JP4749218B2 - 強誘電体素子の製造方法 - Google Patents
強誘電体素子の製造方法 Download PDFInfo
- Publication number
- JP4749218B2 JP4749218B2 JP2006125994A JP2006125994A JP4749218B2 JP 4749218 B2 JP4749218 B2 JP 4749218B2 JP 2006125994 A JP2006125994 A JP 2006125994A JP 2006125994 A JP2006125994 A JP 2006125994A JP 4749218 B2 JP4749218 B2 JP 4749218B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- layer
- temperature
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
20 下地
30 MOSトランジスタ
32 シリコン基板
34 拡散層
36 ゲート酸化膜
38 ゲート電極
39 素子分離膜
40、41 層間絶縁膜
42、44a、44b、46 コンタクトプラグ
50 キャパシタ形成用積層膜
51 強誘電体キャパシタ
52 第1導電層
53 下部電極
54 強誘電体層
55 強誘電体薄膜
56 第2導電層
57 上部電極
60 ビット線(BL)
62 プレート線(PL)
71 窒化チタンアルミニウム(TiAlN)層
73 Ir層
75 IrO2層
77 Pt層
80 ハードマスク
81 ハードマスク形成用積層膜
82 TiAlNマスク層
83 TiAlN層
84 SiO2マスク層
85 SiO2層
86 TiNマスク層
87 TiN層
Claims (7)
- 下地上に、第1導電層、金属酸化物誘電体からなる強誘電体層、及び第2導電層を順次に積層したキャパシタ形成用積層膜を形成する工程と、
該キャパシタ形成用積層膜上に、TiAlNマスク層を含むハードマスクを形成する工程と、
該ハードマスクを用いたエッチングにより、前記第1導電層、前記強誘電体層及び前記第2導電層をそれぞれ下部電極、強誘電体薄膜及び上部電極に加工して、前記キャパシタ形成用積層膜から強誘電体キャパシタを形成する工程と、
窒素雰囲気中での熱処理を行って、前記強誘電体キャパシタ上に残存する前記TiAlNマスク層の結晶構造を回復させる工程と、
酸素雰囲気中での熱処理を行って、前記強誘電体薄膜の結晶構造を回復させる工程と
を順次に行うことを特徴とする強誘電体素子の製造方法。 - 前記窒素雰囲気の温度を、前記酸素雰囲気の温度よりも低く設定する
ことを特徴とする請求項1に記載の強誘電体素子の製造方法。 - 前記窒素雰囲気での熱処理を450〜600℃の範囲内の雰囲気温度で行い、及び
前記酸素雰囲気での熱処理を650〜800℃の範囲内の雰囲気温度で行う
ことを特徴とする請求項1に記載の強誘電体素子の製造方法。 - 前記ハードマスクを形成する工程では、前記ハードマスクをTiAlNマスク層、シリコン酸化膜マスク層及びTiNマスク層を順に積層して形成し、
前記強誘電体キャパシタを形成する工程では、前記第2導電層を高温エッチングにより前記上部電極に加工し、前記強誘電体層を低温エッチングにより前記強誘電体薄膜に加工し、かつ、前記第1導電層を高温エッチングにより前記下部電極に加工し、及び
前記低温エッチングは、雰囲気温度を常温から80℃の範囲内の温度として行われ、前記高温エッチングは、前記低温エッチングよりも高い雰囲気温度で行われる
ことを特徴とする請求項1〜3のいずれか一項に記載の強誘電体素子の製造方法。 - 前記ハードマスクを形成する工程では、前記ハードマスクをTiAlNマスク層及びシリコン酸化膜マスク層を順に積層して形成し、
前記強誘電体キャパシタを形成する工程では、前記第2導電層及び前記強誘電体層を低温エッチングによりそれぞれ前記上部電極及び前記強誘電体薄膜に加工し、かつ、前記第1導電層を高温エッチングにより前記下部電極に加工し、及び
前記低温エッチングは、雰囲気温度を常温から80℃の範囲内の温度として行われ、前記高温エッチングは、前記低温エッチングよりも高い雰囲気温度で行われる
ことを特徴とする請求項1〜3のいずれか一項に記載の強誘電体素子の製造方法。 - 前記ハードマスクを形成する工程では、前記ハードマスクをTiAlNマスク層で形成し、
前記強誘電体キャパシタを形成する工程では、前記第2導電層、前記強誘電体層及び前記第1導電層を高温エッチングによりそれぞれ前記上部電極、前記強誘電体薄膜及び前記下部電極に加工し、及び
前記高温エッチングは、80℃よりも高い雰囲気温度で行われる
ことを特徴とする請求項1〜3のいずれか一項に記載の強誘電体素子の製造方法。 - 前記強誘電体薄膜の結晶構造を回復させる工程の後、さらに
前記下地及び前記強誘電体キャパシタ上に層間絶縁膜を形成する工程と、
前記TiAlNマスク層をバッファ層としてコンタクトホールを開口する工程と、
前記コンタクトホール内に導電性プラグを形成する工程と
を行うことを特徴とする請求項1〜6のいずれか一項に記載の強誘電体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006125994A JP4749218B2 (ja) | 2006-04-28 | 2006-04-28 | 強誘電体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006125994A JP4749218B2 (ja) | 2006-04-28 | 2006-04-28 | 強誘電体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007299889A JP2007299889A (ja) | 2007-11-15 |
JP4749218B2 true JP4749218B2 (ja) | 2011-08-17 |
Family
ID=38769149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006125994A Expired - Fee Related JP4749218B2 (ja) | 2006-04-28 | 2006-04-28 | 強誘電体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4749218B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153850A (ja) * | 2014-02-13 | 2015-08-24 | 株式会社サイオクス | 圧電体薄膜素子、その製造方法、および該圧電体薄膜素子を用いた電子デバイス |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6548343B1 (en) * | 1999-12-22 | 2003-04-15 | Agilent Technologies Texas Instruments Incorporated | Method of fabricating a ferroelectric memory cell |
JP3994017B2 (ja) * | 2002-02-28 | 2007-10-17 | 富士通株式会社 | 半導体装置の製造方法 |
US20030176073A1 (en) * | 2002-03-12 | 2003-09-18 | Chentsau Ying | Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry |
JP2004356464A (ja) * | 2003-05-30 | 2004-12-16 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法、強誘電体素子及びFeRAM |
JP2005057103A (ja) * | 2003-08-06 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-04-28 JP JP2006125994A patent/JP4749218B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007299889A (ja) | 2007-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4827653B2 (ja) | 半導体装置とその製造方法 | |
JP4884104B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP5251864B2 (ja) | 半導体装置及びその製造方法 | |
JP5076890B2 (ja) | 半導体装置及びその製造方法 | |
JP4930371B2 (ja) | 半導体装置及びその製造方法 | |
JP4983172B2 (ja) | 半導体装置及びその製造方法 | |
JP4845624B2 (ja) | 半導体装置とその製造方法 | |
US7547638B2 (en) | Method for manufacturing semiconductor device | |
JP2005183841A (ja) | 半導体装置の製造方法 | |
JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
JP2004356464A (ja) | 強誘電体素子の製造方法、強誘電体素子及びFeRAM | |
JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
JP5018772B2 (ja) | 半導体装置の製造方法 | |
JP2004193280A (ja) | 半導体装置及びその製造方法 | |
JP2002203948A (ja) | 半導体装置 | |
JP4749218B2 (ja) | 強誘電体素子の製造方法 | |
JP4296375B2 (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
JP2003197874A (ja) | 半導体装置の製造方法 | |
JP4578777B2 (ja) | 半導体装置及びその製造方法 | |
JP5277657B2 (ja) | 半導体装置及びその製造方法 | |
JP2009105223A (ja) | 半導体装置及びその製造方法 | |
JP2005093605A (ja) | 半導体装置およびその製造方法 | |
JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JPWO2005081317A1 (ja) | 半導体装置の製造方法 | |
JP5326256B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |