JP3894275B2 - 強誘電体メモリ装置およびその製造方法 - Google Patents
強誘電体メモリ装置およびその製造方法 Download PDFInfo
- Publication number
- JP3894275B2 JP3894275B2 JP2000274513A JP2000274513A JP3894275B2 JP 3894275 B2 JP3894275 B2 JP 3894275B2 JP 2000274513 A JP2000274513 A JP 2000274513A JP 2000274513 A JP2000274513 A JP 2000274513A JP 3894275 B2 JP3894275 B2 JP 3894275B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- memory device
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、強誘電体メモリ装置の製造方法、特に強誘電体膜のパターニングに特徴を有する製造方法、および強誘電体メモリ装置に関する。
【0002】
【背景技術および発明が解決しようとする課題】
強誘電体メモリ(FeRAM)は、キャパシタ部分に強誘電体膜を用いてその自発分極によりデータを保持するものである。
【0003】
従来、キャパシタ部分は、パターン化したフォトレジストをマスクとし、反応性ガスを利用したドライエッチングによって形成されていた。そして、強誘電体膜をパターニングする際には、強誘電体膜の膜厚の不均一性やエッチングの不均一性によって強誘電体膜が部分的に残ってしまうことを防止するために、所定時間オーバーエッチングすることが行われている。このオーバーエッチング時に、エッチングにより生ずる残さ物(電極材料の飛沫あるいは反応生成物)は気相中に除去されずに、強誘電体膜の側壁に付着する。そして、この残さ物は、揮発性が低いためにドライエッチングによって除去することが困難であり、その結果キャパシタの特性を劣化させる問題が生ずる。また、強誘電体膜が緻密でない場合にも、強誘電体膜のエッチング時にエッチャントが強誘電体膜を貫通してしまい、同様の問題が発生する。
【0004】
本発明の目的は、誘電体膜の側壁に対して電極材料に起因する残さ物が付着しにくく、強誘電体膜の良好な微細加工ができる強誘電体メモリ装置の製造方法、および強誘電体メモリ装置を提供することにある。
【0005】
【課題を解決するための手段】
本発明にかかる強誘電体メモリ装置の製造方法は、第1電極、強誘電体膜および第2電極が積層されたキャパシタ構造を含む強誘電体メモリ装置の製造方法であって、以下の工程(a)〜(c)を含む。
【0006】
(a) 前記第1電極のための電極膜上に、強誘電体からなる連続膜を成膜し、その後に、所定パターンのマスク層を形成する工程、
(b) 前記マスク層をマスクとして、前記連続膜を、所定の膜厚の膜を残す状態で異方性エッチングによって選択的に除去する工程、および
(c) 工程(b)で残された前記所定の膜厚の膜を薬液処理によって除去する工程。
【0007】
この製造方法によれば、強誘電体からなる連続膜のパターニングにおいて、まず、工程(b)で、異方性エッチングによって該連続膜のほとんどを選択的に除去し、ついで、工程(c)で、残りの前記所定の膜厚の膜を薬液処理によって除去することができる。したがって、工程(b)で、強誘電体からなる連続膜の下の電極膜が露出することがないので、従来問題となっていた電極膜がエッチングされることによる残さ物が発生しない。その結果、このような残さ物の付着によるキャパシタ特性の劣化が生じない。
【0008】
さらに、本発明にかかる製造方法は、前記工程(b)の後に、前記所定の膜厚の膜に反応種を供給し、該膜を構成する強誘電体と反応種との反応生成物を形成させる工程を有することができる。そして、前記反応種は、反応性が高いイオンあるいはプラズマ状態であることができる。
【0009】
本発明にかかる製造方法は、以下の各種の態様を取りうる。
【0010】
(A)前記工程(b)の前記ドライエッチングは、反応性イオンエッチングおよび高密度プラズマエッチングから選択される方法であることができる。
【0011】
前記異方性エッチングでは、反応性ガスとして、ハロゲン系ガスから選択される少なくとも1種を用いることができる。
【0012】
(B)前記反応種は、前記異方性エッチングに用いられる反応性ガスと同種であることができる。
【0013】
(C)前記工程(c)の薬液処理に用いられる薬液は、pHが5以下であることが望ましい。このような薬液は、塩酸、硝酸、硫酸、弗酸、燐酸、カルボン酸誘導体およびスルホン酸誘導体から選択される少なくとも1種の酸を含むことができる。
【0014】
(D)前記工程(b)において、選択的に除去された強誘電体の膜の側壁に残さ物層が形成される状態で前記異方性エッチングが行われることが望ましい。この残さ物層は、その後に、除去されるべき強誘電体膜に反応種を供給して反応生成物の形成が行われる場合に、反応種がマスク層の下の強誘電体膜と接触するのを妨げる保護膜として機能する。
【0015】
さらに、本発明にかかる強誘電体メモリ装置の製造方法は、第1電極、強誘電体膜および第2電極が積層されたキャパシタ構造を含む強誘電体メモリ装置の製造方法であって、以下の工程(a)〜(c)を含むことができる。
【0016】
(a) 前記第1電極のための電極膜上に、強誘電体からなる連続膜を成膜し、その後に所定パターンのマスク層を形成する工程、
(b)−1 前記マスク層をマスクとして、前記連続膜を、所定の膜厚の膜を残す状態で異方性エッチングによって選択的に除去する工程、
(b)−2 前記工程(b)−1の後に、前記所定の膜厚の膜に反応種を供給し、該膜を構成する強誘電体と反応種との反応生成物を形成させる工程、および(c) 工程(b)−2で形成された前記反応生成物の層を薬液処理によって除去する工程。
【0017】
そして、前記工程(b)−1において、選択的に除去された強誘電体の膜の側壁に残さ物層が形成される状態で前記異方性エッチングが行われることが望ましい。その後、前記工程(c)において、前記反応生成物の層と前記残さ物層とを薬液処理によって同時に除去することが望ましい。
【0018】
また、前記工程(c)での除去工程は、薬液処理の代わりに他の手段、たとえばドライエッチングで行ってもよい。
【0019】
本発明にかかる強誘電体メモリ装置は、請求項1〜14のいずれかに記載の製造方法によって形成されるキャパシタ構造を有する。
【0020】
かかる強誘電体メモリ装置は、
トランジスタ形成領域を構成する基体を含み、該基体上に前記キャパシタ構造を有する、蓄積容量型の装置、あるいは
半導体基板上に形成されたゲート絶縁層に前記キャパシタ構造が接続された、MISトランジスタ型の装置、であることができる。
【0021】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【0022】
[第1の実施の形態]
図1〜図7は、本発明を適用した第1の実施の形態に係る強誘電体メモリ装置の製造方法を模式的に示す断面図である。以下の説明においては、本発明の強誘電体メモリ装置の要部を構成する強誘電体キャパシタの製造方法について述べる。この強誘電体キャパシタは、後述するように、各種の強誘電体メモリ装置に適用することができる。
【0023】
(強誘電体メモリ装置の製造方法)
(1)図1に示すように、基体100上に、強誘電体キャパシタの第1電極(下部電極)のための電極膜20aを形成する。ここで、基体100は、後述するように、例えばトランジスタの形成領域を含む構造など、強誘電体メモリ装置の種類によって異なる構造を有する。
【0024】
電極膜20aの成膜方法としては、特に限定されず、例えば気相法、液相法などを用いることができる。気相法としては、CVD、特にMOCVD(Metal Organic Chemical Vapor Deposition)を適用することが好ましい。また、電極膜20aの形成には、その材料の溶液を液相の状態で基体100上に供給する方法、またはその材料の溶液を超音波等によりミスト化して基体100上に供給するミストデポジション法を採用することもできる。
【0025】
第1電極を構成する材料としては、たとえば、Ir,IrOx,Pt,Ru,RuOx,SrRuOx,LaSrCoOxを挙げることができる。
【0026】
(2)ついで、電極膜20a上に、全面的に強誘電体からなる連続膜30a(以下、これを「強誘電体膜30a」という)を形成する。
【0027】
強誘電体膜30aの成膜方法としては、たとえば、ゾルゲル材料やMOD(Metal Organic Decomposition)材料を用いたスピンコート法やデッピング法、スパッタリング法、MOCVD法、レーザアブレーション法を挙げることができる。
【0028】
強誘電体膜は、特に限定されず、強誘電体性を示してキャパシタ絶縁膜として使用できればよく、その組成は任意のものを適用することができる。このような強誘電体としては、たとえば、PZT(PbZryTi1-yO3)、SBT(SrBi2Ta2O9)、さらに、これらのものに、ニオブ、ニッケル、マグネシウム等の金属を添加したもの等が適用できる。強誘電体としては、具体的には、チタン酸鉛(PbTiO3)、ジルコン酸チタン酸鉛(Pb(Zr,Ti)O3)、ジルコン酸(PbZrO3)、チタン酸鉛ランタン((Pb,La),TiO3)、ジルコン酸チタン酸鉛ランタン((Pb,La)(Zr,Ti)O3)またはマグネシウムニオブ酸ジルコニウムチタン酸鉛(Pb(Zr,Ti)(Mg,Nb)O3)等を使用することができる。
【0029】
MOCVDに用いられる強誘電体材料(プレカーサ)としては、PZTの場合、PbについてはPb(C2H5)4、(C2H5)3PbOCH2C(CH3)3、Pb(C11H19O2)2等を、Zrについては、Zr(n−OC4H9)4、Zr(t−OC4H9)4、Zr(C11H19O2)4、Zr(C11H19O2)4等を、TiについてはTi(i−C3H7)4等をそれぞれ用い、STBの場合、SrについてはSr(C11H10O2)2等を、BiについてはBi(C6H5)3等を、TaについてはTa(OC2H5)5等をそれぞれ用いることができる。
【0030】
(3)図2に示すように、強誘電体膜30a上に、所定パターンのレジスト層40を形成する。
【0031】
(4)図3に示すように、レジスト層40をマスクとして、強誘電体膜30aを異方性のドライエッチングによって選択的に除去する。このエッチングにおいては、エッチャント50は、基体100に対して垂直な方向に印加された電界によって加速される。
【0032】
ドライエッチング法としては、たとえば、反応性イオンエッチング(RIE)、誘導結合型プラズマ(ICP)やエレクトロンサイクロトロン共鳴(ECR)などを利用した高密度プラズマエッチング、イオンビームエッチング(イオンミリング)などのいずれかの方法を用いることができ、特に物理的ならびに化学的な作用を融合してエッチング作用を促進できる高密度プラズマエッチングが好ましい。
【0033】
ドライエッチングに用いられるエッチャントとしては、ハロゲン系ガスから選択される少なくとも1種の反応性ガスを含む。また、エッチャントは、必要に応じて、他のガス、例えば、酸素(O2)やアルゴン(Ar)を含むことができる。
【0034】
ドライエッチングの条件としては、たとえば具体的に、強誘電体膜としてPZTを用い、エッチング方法として高密度プラズマエッチングを用いた場合、エッチングガスとしてCF4とアルゴン(Ar)を用い、ガス流量CF4/Ar=50/50(sccm)、圧力0.4Pa、プラズマソースパワー900W、バイアスパワー450Wを採用できる。
【0035】
この工程では、誘電体膜30a上にレジスト層40が形成されていない部分において、所定の膜厚tの膜(以下、この膜を「残存膜」ともいう)30bが残るように制御される。この残存膜30bの膜厚tは、エッチング工程で電極膜20aが露出せず、かつ、次の工程で行われる強誘電体と反応種との反応が良好に行われることを考慮して設定される。
【0036】
具体的には、強誘電体膜の膜質や次の工程での残存膜の除去方法等により異なるが、残存膜の膜厚が厚すぎると次の工程での反応生物層が形成されにくくなり、また、残存膜の膜厚が薄すぎるとエッチングの不均一性や強誘電体膜の膜厚の不均一性により、その下の電極膜20aがエッチングされてしまう。これらのことを考慮すると、残存膜30bの膜厚tは、通常は、1〜50nmであることが好ましく、さらに好ましくは2〜10nmである。なお、残存膜30bの膜厚tはできる限り均一にすることが好ましい。
【0037】
また、この工程では、強誘電体膜30aおよびレジスト層40の側面に反応生成物が付着し、残さ物層32が形成される。この残さ物層32は、主として、エッチャントに含まれる反応性ガスと強誘電体との反応生成物であって、この反応生成物は揮発性が低いために再付着しやすいものである。そして、この残さ物層32は、次の工程で、強誘電体膜30aと反応種とが接触することを避けることができ、したがって強誘電体膜30aの保護膜として機能する。このことを考慮すると、この工程では、残さ物層32が形成されやすい条件でエッチングが行われることが望ましい。そのために、この工程では、具体的に、化学的作用の強いエッチング条件を採用することが望ましい。
【0038】
(5)上記工程(4)のドライエッチングを停止した後、図4に示すように、反応種、好ましくはイオンあるいはプラズマ状態の反応種52を基体100に向けて供給する。これにより、レジスト層40が形成された領域以外の強誘電体膜(残存膜)30bに反応種が供給され、強誘電体膜30bの強誘電体と反応種との反応生成物層34が形成される。
【0039】
ここで、供給される反応種52は、図3に示すエッチング工程で用いられる反応性ガスと同種であることが好ましい。このような反応種を用いることにより、図3に示す工程で形成された残さ物層32と、この工程で形成される反応生成物層34とは、化学的にほぼ同じ性質を有する。その結果、次の薬液処理による残さ物層32と反応生成物層34の除去工程において、両者の層32,34を同一の薬液処理で容易かつ確実に除去できる。
【0040】
この工程で、反応種を強誘電体膜30bに供給する方法としては、プラズマ発生手段を有する装置を用いたプラズマ処理法、加熱手段を有する装置を用いた熱処理法、レーザ照射手段を有する装置を用いた光処理法などを用いることができる。反応種を強誘電体膜30bに供給する方法としては、例えば、上記工程(4)で用いたエッチング装置をそのまま用いることができる。この場合、強誘電体膜のエッチング機能を停止するために、バイアスなどによる電界の印加をせずに、反応種を強誘電体膜に供給する。
【0041】
また、上記工程(4)で強誘電体膜(残存膜)30bの膜厚tを好適な範囲に設定することにより、この工程で、強誘電体膜(残存膜)30bの全体を確実かつ容易に反応生成物層34に変えることができる。
【0042】
(6)図5に示すように、図3および図4に示す工程で形成された残さ物層32および反応生成物層34を薬液処理により除去する。
【0043】
この工程で用いられる薬液は、強誘電体と反応種との反応生成物を溶解して除去でき、かつ、強誘電体膜の下にある電極膜20aに悪影響を及ぼさないものであれば特に限定されない。このような薬液としては、たとえば酸、具体的には、塩酸、硝酸、硫酸、弗酸、燐酸、カルボン酸誘電体およびスルホン酸誘電体などを例示できる。さらに、この薬液は、pHが5以下の酸性のものを好ましく用いることができる。
【0044】
(7)図6に示すように、レジスト層40をマスクとして引き続き電極膜20aをドライエッチングによって選択的に除去し、第1電極20を形成する。ドライエッチング条件としては、たとえば具体的に、電極膜20aとして白金を用い、エッチング方法として高密度プラズマエッチングを用いた場合、エッチングガスとして塩素(Cl2)とアルゴン(Ar)を用い、ガス流量Cl2/Ar=30/20(sccm)、圧力0.6Pa、プラズマソースパワー900W、バイアスパワー450Wを採用できる。
【0045】
(8)図7に示すように、図6に示す工程で用いられたレジスト層40を溶解あるいはアッシングなどの方法によって除去した後、公知の方法により第2電極(上部電極)22を形成する。第2電極22の材質、成膜方法およびパターニングなどは、第1電極20と同様である。
【0046】
以上の工程によって、基体100上に所定パターンの強誘電体キャパシタC100が形成される。この強誘電体キャパシタC100は、基体100上の所定領域に形成され、第1電極(下部電極)20と、第1電極20上に形成された強誘電体膜30と、強誘電体膜30上に形成された第2電極(上部電極)22と、を有する。
【0047】
(作用効果)
本実施の形態によれば、以下の作用効果を有する。
【0048】
(a) 強誘電体膜30aのパターニングにおいて、まず、異方性のドライエッチングによって強誘電体膜30aのほとんどを選択的に除去し、ついで、残りの薄い残存膜30bを特定の反応種と反応させて反応生成物層34を形成しこれを薬液処理によって除去する。したがって、ドライエッチング工程で、強誘電体膜30aの下の電極膜20aが露出することがないので、従来問題となっていた、電極膜がエッチングされることによる残さ物が発生しない。その結果、このような残さ物の付着によるキャパシタ特性の劣化が生じない。
【0049】
(b) ドライエッチング工程で形成される残さ物層32およびエッチング工程後に形成される反応生成物層34は、同一の薬液処理によって完全に除去できるので、強誘電体膜30aを高い精度で微細加工できる。
【0050】
(c) 強誘電体膜30aの最終的な加工を薬液によって行うので、ドライエッチングを用いる場合のように、強誘電体膜と下地層である電極膜との選択比を考慮する必要がなく、したがって、強誘電体膜のエッチング条件の自由度が増す。
【0051】
(d) ドライエッチング工程で形成される残さ物層32は、その後の反応生成物層34の形成工程において、反応種が強誘電体膜30aと接触するのを妨げる保護膜として機能するので、最終的に得られる強誘電体膜30の寸法精度を高めることができる。
【0052】
なお、本実施の形態では、強誘電体膜30、第1電極20および第2電極22の順にパターニングを行ったが、これに限定されるものではなく、たとえば、第2電極22、強誘電体膜30および第1電極20の順にパターニングを行ってもよい。
【0053】
[第2の実施の形態]
本発明の強誘電体メモリ装置は、上記強誘電体キャパシタC100を含んで形成され、以下に示す各種の態様を取りうる。
【0054】
(第1の強誘電体メモリ装置)
図8は、第1の強誘電体メモリ装置1000を模式的に示す断面図である。この強誘電メモリ装置1000は、強誘電体メモリ装置の制御を行うトランジスタ形成領域を有する。このトランジスタ形成領域が第1の実施の形態で述べた基体100に相当する。
【0055】
基体100は、半導体基板10にトランジスタ12を有する。トランジスタ12は、公知の構成を適用でき、薄膜トランジスタ(TFT)、あるいはMOSFETを用いることができる。図示の例ではMOSFETを用いており、トランジスタ12は、ドレインおよびソース14、16と、ゲート電極18とを有する。ドレインおよびソースの一方14には電極15が形成され、ドレインおよびソースの他方16にはプラグ電極26が形成されている。プラグ電極26は、必要に応じてバリア層を介して強誘電体キャパシタC100の第1電極20に接続されている。そして、各メモリセルは、LOCOSあるいはトレンチアイソレーションなどの素子分離領域17によって分離されている。トランジスタ12などが形成された半導体基板10上には、酸化シリコンなどの絶縁物からなる層間絶縁膜19が形成されている。
【0056】
以上の構成において、強誘電体キャパシタC100より下の構造体が基体100であるトランジスタ形成領域を構成している。このトランジスタ形成領域は、具体的には、半導体基板10に形成されたトランジスタ12、電極15,26、層間絶縁層19などを有する構造体からなる。
【0057】
この強誘電体メモリ装置1000は、DRAMセルと同様に、蓄積容量に情報としての電荷をため込む構造を有する。すなわち、メモリセルは、図9および図10に示すように、トランジスタと強誘電体キャパシタにより構成される。
【0058】
図9は、メモリセルが1つのトランジスタ12と1つの強誘電体キャパシタC100とを有する、いわゆる1T1Cセル方式を示す。このメモリセルは、ワード線WLとビット線BLとの交点に位置し、強誘電体キャパシタC100の一端は、ビット線BLとの接続をオン・オフするトランジスタ12を介してビット線に接続される。また、強誘電体キャパシタC100の他端は、プレート線PLと接続されている。そして、トランジスタ12のゲートはワード線WLに接続されている。ビット線BLは、信号電荷を増幅するセンスアンプ200に接続されている。
【0059】
以下に、1T1Cセルにおける動作の例を簡単に説明する。
【0060】
読み出し動作においては、ビット線BLを0Vに固定した後、ワード線WLに電圧を印加し、トランジスタ12をオンする。その後、プレート線PLを0Vから電源電圧VCC程度まで印加することにより、強誘電体キャパシタC100に記憶した情報に対応した分極電荷量がビット線BLに伝達される。この分極電荷量によって生じた微少電位変化を差動式センスアンプ200で増幅することにより、記憶情報をVCCまたは0Vの2つの情報として読み出すことができる。
【0061】
書き込み動作においては、ワード線WLに電圧を印加し、トランジスタ12をオン状態にした後、ビット線BL−プレート線PL間に電圧を印加し、強誘電体キャパシタC100の分極状態を変更し決定する。
【0062】
図10は、2つのトランジスタ12と2つ強誘電体キャパシタC100とを有する、いわゆる2T2Cセルを示す図である。この2T2Cセルは、前述した1T1Cセルを2個組み合わせて、相補型の情報を保持する構造を有する。すなわち、2T2Cセルでは、センスアンプ200への2つの差動入力として、相補型にデータを書き込んだ2つのメモリセルから相補信号を入力し、データを検出する。このため、2T2Cセル内の2つの強誘電体キャパシタC100,C100は同じ回数の書き込みが行われるため、強誘電体キャパシタC100の強誘電体膜の劣化状態が等しくなり、安定な動作が可能となる。
【0063】
(第2の強誘電体メモリ装置)
図11および図12は、MISトランジスタ型メモリセルを有する強誘電体メモリ装置2000を示す。この強誘電体メモリ装置2000は、ゲート絶縁層13に強誘電体キャパシタC100を直接接続する構造を有する。具体的には、半導体基板10にソースおよびドレイン14,16が形成され、さらに、ゲート絶縁層13上には、フローティングゲート電極(第1電極)20、強誘電体膜30およびゲート電極(第2電極)22からなる強誘電体キャパシタC100が接続されている。この強誘電体メモリ装置2000においては、半導体基板10、ソース,ドレイン14,16およびゲート絶縁層13が、第1の実施の形態で述べた基体100に相当する。
【0064】
また、この強誘電体メモリ装置2000は、図12に示すように、ワード線WLは各セルのゲート電極22に接続され、ドレインはビット線BLに接続されている。この強誘電体メモリ装置においては、データの書き込み動作は、選択するセルのワード線WLとウェル(ソース)間に電界を印加することによって行われる。また、読み出し動作は、選択セルに対応するワード線WLを選択し、選択セルのビット線BLに接続したセンスアンプ200によって各トランジスタを流れる電流量を検出することで行われる。
【0065】
以上、蓄積容量型およびMISトランジスタ型の強誘電体メモリ装置の例について述べたが、本発明の強誘電体メモリ装置はこれらに限定されず、他のタイプのメモリトランジスタにも適用できる。要するに、本発明の強誘電体メモリ装置は、少なくとも第1電極と強誘電体膜とが積層された構造を有するものに適用できる。例えば、本発明の強誘電体メモリ装置は、蓄積容量型では、1T1C、2T2C方式に限定されず、他の方式、例えば、制御用トランジスタを含まず、強誘電体キャパシタのみからなるメモリセルがマトリクス状に配列された単純マトリクス方式を採用できる。
【図面の簡単な説明】
【図1】本発明にかかる強誘電体メモリ装置の製造方法を適用した第1の実施の形態の工程を模式的に示す断面図である。
【図2】第1の実施の形態の工程を模式的に示す断面図である。
【図3】第1の実施の形態の工程を模式的に示す断面図である。
【図4】第1の実施の形態の工程を模式的に示す断面図である。
【図5】第1の実施の形態の工程を模式的に示す断面図である。
【図6】第1の実施の形態の工程を模式的に示す断面図である。
【図7】第1の実施の形態の工程および強誘電体メモリ装置を模式的に示す断面図である。
【図8】本発明にかかる強誘電体メモリ装置が適用された蓄積容量型の強誘電体メモリ装置を模式的に示す断面図である。
【図9】図9に示す強誘電体メモリ装置を適用した1T1C方式のメモリセルを示す図である。
【図10】図9に示す強誘電体メモリ装置を適用した2T2C方式のメモリセルを示す図である。
【図11】本発明にかかる強誘電体メモリ装置が適用されたMISトランジスタ型の強誘電体メモリ装置を模式的に示す断面図である。
【図12】図12に示す強誘電体メモリ装置を適用したメモリセルを示す図である。
【符号の説明】
10 半導体基板
12 トランジスタ
14,16 ソース,ドレイン
19 層間絶縁膜
20 第1電極(下電極,フローティングゲート電極)
20a 電極膜
22 第2電極(上電極,ゲート電極)
30,30a,30b 強誘電体膜
32 残さ物層
34 反応生成物物層
40 レジスト層
100 基体
C100 強誘電体キャパシタ
1000,2000 強誘電体メモリ装置
Claims (7)
- 第1電極、強誘電体膜および第2電極が積層されたキャパシタ構造を含む強誘電体メモリ装置の製造方法であって、以下の工程(a)〜(c)を含む、強誘電体メモリ装置の製造方法。
(a) 前記第1電極のための電極膜上に、強誘電体からなる連続膜を成膜し、その後に所定パターンのマスク層を形成する工程、
(b)−1 前記マスク層をマスクとして、前記連続膜を、所定の膜厚の膜を残す状態となるように異方性エッチングによって選択的に除去する工程であって、選択的に除去された強誘電体の膜の側壁に残さ物層が形成される状態となるように前記異方性エッチングが行われる工程、
(b)−2 前記工程(b)−1の後に、前記所定の膜厚の膜に反応種を供給し、該膜を構成する強誘電体と反応種との反応生成物を形成させる工程、および
(c) 工程(b)−2で形成された前記反応生成物の層と、工程(b)−1で形成された前記残さ物層と、を同時に薬液処理によって除去する工程。 - 請求項1において、
前記反応種は、イオンまたはプラズマ状態である、強誘電体メモリ装置の製造方法。 - 請求項1または請求項2において、
前記工程(b)−1の前記異方性エッチングは、反応性イオンエッチングおよび高密度プラズマエッチングから選択される方法である、強誘電体メモリ装置の製造方法。 - 請求項1ないし請求項3のいずれかにおいて、
前記工程(b)−1の前記異方性エッチングは、反応性ガスとして、ハロゲン系ガスから選択される少なくとも1種を用いる、強誘電体メモリ装置の製造方法。 - 請求項1ないし請求項4のいずれかにおいて、
前記反応種は、前記異方性エッチングに用いられる反応性ガスと同種である、強誘電体メモリ装置の製造方法。 - 請求項1ないし請求項5のいずれかにおいて、
前記工程(c)の薬液処理に用いられる薬液は、pHが5以下である、強誘電体メモリ装置の製造方法。 - 請求項1ないし請求項6のいずれかにおいて、
前記工程(c)の薬液処理に用いられる薬液は、塩酸、硝酸、硫酸、弗酸、燐酸、カルボン酸誘導体およびスルホン酸誘導体から選択される少なくとも1種の酸を含む、強誘電体メモリ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000274513A JP3894275B2 (ja) | 2000-09-11 | 2000-09-11 | 強誘電体メモリ装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000274513A JP3894275B2 (ja) | 2000-09-11 | 2000-09-11 | 強誘電体メモリ装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002094016A JP2002094016A (ja) | 2002-03-29 |
JP3894275B2 true JP3894275B2 (ja) | 2007-03-14 |
Family
ID=18760264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000274513A Expired - Fee Related JP3894275B2 (ja) | 2000-09-11 | 2000-09-11 | 強誘電体メモリ装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3894275B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207791A (ja) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
KR100946056B1 (ko) | 2008-03-11 | 2010-03-09 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조 방법 |
JP2017103267A (ja) | 2015-11-30 | 2017-06-08 | セイコーエプソン株式会社 | 圧電素子、圧電素子の形成方法および超音波装置 |
-
2000
- 2000-09-11 JP JP2000274513A patent/JP3894275B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002094016A (ja) | 2002-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1263048B1 (en) | Ferroelectric memory device and its manufacturing method, and hybrid device | |
US6420190B1 (en) | Method of manufacturing ferroelectric memory device | |
JPH09266200A (ja) | 半導体装置の製造方法 | |
KR100816597B1 (ko) | 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스 | |
US7547638B2 (en) | Method for manufacturing semiconductor device | |
JP2008078416A (ja) | 半導体装置およびその製造方法 | |
JP4678430B2 (ja) | メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置 | |
JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
JP3894275B2 (ja) | 強誘電体メモリ装置およびその製造方法 | |
JP2003298022A (ja) | 強誘電体メモリ及びその製造方法 | |
JP2002198496A (ja) | 強誘電体キャパシタおよびその製造方法ならびに強誘電体メモリ装置 | |
US7371588B2 (en) | Method of manufacturing a semiconductor device | |
JP2003282838A (ja) | 強誘電体キャパシタおよびその製造方法、メモリセルアレイ、誘電体キャパシタの製造方法、ならびに、メモリ装置 | |
JP4243823B2 (ja) | メモリセルアレイの製造方法 | |
JP4314768B2 (ja) | 強誘電体メモリ装置の製造方法 | |
KR100329612B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
JP2003152167A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
JP2006222283A (ja) | 半導体装置の製造方法 | |
JP2003243626A (ja) | 強誘電体メモリ装置の製造方法 | |
US6596645B2 (en) | Method for manufacturing a semiconductor memory device | |
JP2002359361A (ja) | 強誘電体メモリ及びその製造方法 | |
KR100333668B1 (ko) | 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법 | |
JP2002359360A (ja) | 強誘電体メモリ及びその製造方法 | |
JP2007096346A (ja) | 強誘電体キャパシタおよびその製造方法 | |
JP2007049174A (ja) | 強誘電体メモリ素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |