KR100333668B1 - 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법 - Google Patents

백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법 Download PDF

Info

Publication number
KR100333668B1
KR100333668B1 KR1019990024988A KR19990024988A KR100333668B1 KR 100333668 B1 KR100333668 B1 KR 100333668B1 KR 1019990024988 A KR1019990024988 A KR 1019990024988A KR 19990024988 A KR19990024988 A KR 19990024988A KR 100333668 B1 KR100333668 B1 KR 100333668B1
Authority
KR
South Korea
Prior art keywords
etching
sccm
alloy film
gas
mtorr
Prior art date
Application number
KR1019990024988A
Other languages
English (en)
Other versions
KR20010004358A (ko
Inventor
조준희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990024988A priority Critical patent/KR100333668B1/ko
Publication of KR20010004358A publication Critical patent/KR20010004358A/ko
Application granted granted Critical
Publication of KR100333668B1 publication Critical patent/KR100333668B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 건식식각 과정에서 식각마스크에 대한 식각대상막의 식각선택비를 높이고 식각마스크 제거에 따른 하부층 손상을 방지할 수 있는 Pt-Rh 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법에 관한 것으로, Pt-Rh 합금막 상에 포토레지스트 패턴을 형성하고 고밀도 플라즈마를 발생시키는 건식식각 장비에서 소스 전력과 바이어스 전력을 최대한 높게 인가하고, 낮은 챔버 압력 조건에서 Ar 가스와 Cl2가스의 비를 적절히 조절하여 포토마스크에 대한 선택비를 최대화시키는데 특징이 있다.

Description

백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법{METHOD FOR ETCHING PLATINUM AND RHODIUM ALLOY AND METHOD FOR FORMING CAPACITOR USING THE SAME}
본 발명은 반도체 메모리 소자 제조 방법에 관한 것으로, 특히 캐패시터의 전극 물질로 이용되는 Pt-Rh 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
FeRAM 소자의 축전물질로는 SrBi2Ta2O9(SBT)와 Pb(Zr,Ti)O3(PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
하부전극/강유전체/상부전극으로 이루어지는 강유전체 캐패시터에서 강유전체로서 SrBi2Ta2O9등과 같은 Y-1 계열을 적용할 경우 상, 하부전극은 주로 귀금속(noble metal)인 Pt를 사용하는데, 이러한 귀금속은 하부 절연막과 접착력(adhesion)이 취약하고 또한 단일 귀금속막을 사용할 경우 후속 공정에서금속이 열화되어 그 형태가 변형되는 문제가 발생한다.
최근에 이와 같은 문제를 해결하기 위하여 기존의 귀금속과 또 다른 금속의 합금을 사용하는 방법이 검토되고 있다. 이러한 첨가 합금으로 우선 고려되는 것이 Rh이다. 현재까지는 두 종류의 적층금속(hybrid metal)의 식각 공정은 알려져 있으나 합금의 식각 공정에 대해서는 알려져 있는 것이 없는 실정이다.
새로운 합금의 건식식각에서 식각선택비 문제 및 패턴 측면에 중합체(polymer)가 재증착되는 문제를 해결하기 위해서 포토레지스트 패턴이 아닌 금속 물질로 형성된 하드 마스크(hard mask)를 사용한 건식식각 방법이 효과가 있으나 이 방법은 건식식각 후에 다시 하드 마스크로 사용된 물질의 제거가 불가피하며 이 과정에서 하드 마스크 하부의 식각 물질에 손상을 주는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 건식식각 과정에서 식각마스크에 대한 식각대상막의 식각선택비를 높이고 식각마스크 제거에 따른 하부층 손상을 방지할 수 있는 Pt-Rh 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법을 제공하는데 그 목적이 있다.
도1 내지 도3은 본 발명의 일실시예에 따른 강유전체 캐패시터의 상부전극 형성 공정 단면도,
도4는 도3과 같은 상부전극 형성 공정이 완료된 상태를 보이는 SEM 사진.
*도면의 주요 부분에 대한 도면부호의 설명*
11: Pt막 12: 강유전체막
13: Pt-Rh 합금막
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따르면, Pt-Rh 합금막 식각 방법에 있어서, 기판 상에 형성된 Pt-Rh 합금막 상에 식각마스크로서 포토레지스트 패턴을 형성하는 제1 단계; 플라즈마를 발생하는 식각장비에서 600 W 내지 900 W의 소스 전력과 100 W 내지 300 W의 바이어스 전력을 인가하고, 2 mTorr 내지 5 mTorr의 챔버 압력 조건 하에서 40 sccm 내지 80 sccm의 Ar 가스 및 5 sccm 내지 10 sccm의 Cl2가스를 플로우시켜 상기 Pt-Rh 합금막을 식각하는 제2 단계; 및 상기 포토레지스트 패턴을 제거하는 제3 단계를 포함하는 Pt-Rh 합금막 식각 방법이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 캐패시터 형성 방법에 있어서, 기판 상에 하부전극을 이룰 제1 전도막, 유전막 및 상부전극을 이룰 Pt-Rh 합금막을 형성하는 제1 단계; 상기 Pt-Rh 합금막 상에 식각마스크로서 포토레지스트 패턴을 형성하는 제2 단계; 플라즈마를 발생하는 식각장비에서 600 W 내지 900 W의 소스 전력과 100 W 내지 300 W의 바이어스 전력을 인가하고, 2 mTorr 내지 5 mTorr의 챔버 압력 조건 하에서 40 sccm 내지 80 sccm의 Ar 가스 및 5 sccm 내지 10 sccm의 Cl2가스를 플로우시켜 상기 Pt-Rh 합금막을 식각하는 제3 단계; 및 상기 포토레지스트 패턴을 제거하는 제4 단계를 포함하는 캐패시터 형성 방법이 제공된다.
본 발명은 포토레지스트 패턴을 식각마스크로 이용하여 포토레지스트 패턴에 대한 Pt-Rh 합금막의 식각선택비를 높이고, 식각마스크 제거에 따른 하부층의 손상을 효과적으로 방지할 수 있는 Pt와 Rh의 합금막 식각 방법을 제시한다.
건식식각에서 문제가 되는 포토레지스트 패턴에 대한 선택비 향상을 위하여 본 발명에서는 Pt-Rh 합금막을 고밀도 플라즈마(high density plasma)를 발생시키는 건식식각 장비에서 소스 전력(source power)과 바이어스 전력(bias power)을 최대한 높게 인가하고, 낮은 챔버 압력(low chamber pressure) 조건에서 Ar 가스와 Cl2가스의 비를 적절히 조절하여 포토마스크에 대한 선택비를 최대화시키는데 특징이 있다.
이하, 첨부된 도1 내지 도3 그리고 도4를 참조하여 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 방법을 상세히 설명한다.
먼저, 도1에 도시한 바와 같이 반도체 기판(도시하지 않음) 상에 하부전극을 이룰 Pt막(11)막, Y1계열의 강유전체막(12) 및 상부전극을 이룰 약 2000 Å 두께의 Pt-Rh 합금막(13)을 형성하고, Pt-Rh 합금막(13) 상에 포토레지스트 패턴(PR)을 형성한다.
다음으로, 도2에 도시한 바와 같이 포토레지스트 패턴(PR)을 식각마스크로 이용하여 Pt-Rh 합금막(13)과 강유전체막(12)을 선택적으로 건식식각한다. 이때, 건식식각은 고밀도 플라즈마(high density plasma)를 발생시키는 건식식각 장비에서 600 W 내지 900 W의 소스 전력(source power)과 100 W 내지 300 W의 바이어스 전력(bias power) 등 최대한의 전력을 인가하고, 2 mTorr 내지 5 mTorr의 낮은 챔버 압력(low chamber pressure) 조건에서 실시하며, 40 sccm 내지 80 sccm의 Ar 가스와 5 sccm 내지 10 sccm의 Cl2가스를 이용한다.
이어서, 포토레지스트 패턴(PR)을 제거한다.
이와 같은 건식식각 공정에서 Pt-Rh 합금막 측벽에 중합체가 재증착되어 사이드월(side wall)을 갖는 Pt-Rh 합금막 패턴(13A)이 형성된다.
다음으로, 도3에 도시한 바와 같이 상기 사이드월 제거를 위한 건식식각 공정을 실시한다. 이때, 건식식각은 고밀도 플라즈마를 발생시키는 건식식각 장비에서 400 W 내지 500 W의 소스 전력과 100 W 이하의 바이어스 전력(바이어스 전력은 인가하지 않을 수도 있다)을 인가하고, 10 mTorr 내지 20 mTorr의 챔버 압력 조건에서 실시하며, 10 sccm 내지 20 sccm의 Ar 가스와 10 sccm 내지 15 sccm의 Cl2가스를 이용하고, 과도식각 비율을 30 % 내지 40 %로 설정한다. 이와 같은 중합체 제거를 위한 식각 과정에서 챔버 온도는 70 ℃ 내지 80 ℃가 되도록 하여 식각 부산물(etch by product)의 휘발성(volatility)을 높여 배출이 원활해지도록 한다.
이와 같은 식각과정에 따라 Pt-Rh 합금 상부전극(13B)이 형성된다.
도4는 전술한 공정으로 형성된 Pt-Rh 합금 상부전극(13B)의 단면을 보이는 SEM 사진으로서, 식각마스크에 대한 식각대상막의 식각선택비가 높고 식각마스크 제거에 따른 하부층 손상을 방지할 수 있어 양호한 식각 형상(etch profile)의 Pt-Rh 합금 상부전극(13B)이 형성된 상태를 보이고 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 FeRAM 소자에 적용 예정인 PZT, Y1 등의강유전체 물질과 Pt, RuO2, IrO2등으로 이루어지는 전극의 식각 공정은 개발 초기 단계에 있다고 할 수 있다. 그러므로, 조기에 우수한 식각특성을 갖는 식각공정(etching process)을 개발하는 것은 중요한 과제이다. 본 발명에서는 FeRAM 캐패시터에서 최근 전극 물질로 고려되고 있는 금속합금의 식각 방법을 개발함으로써 FeRAM 소자 개발을 앞당기는 효과를 거둘 수 있다.

Claims (10)

  1. 청구항1는 삭제 되었습니다.
  2. 청구항2는 삭제 되었습니다.
  3. Pt-Rh 합금막 식각 방법에 있어서,
    기판 상에 형성된 Pt-Rh 합금막 상에 식각마스크로서 포토레지스트 패턴을 형성하는 제1 단계;
    플라즈마를 발생하는 식각장비에서 600 W 내지 900 W의 소스 전력과 100 W 내지 300 W의 바이어스 전력을 인가하고, 2 mTorr 내지 5 mTorr의 챔버 압력 조건 하에서 40 sccm 내지 80 sccm의 Ar 가스 및 5 sccm 내지 10 sccm의 Cl2가스를 플로우시켜 상기 Pt-Rh 합금막을 식각하는 제2 단계; 및
    상기 포토레지스트 패턴을 제거하는 제3 단계
    를 포함하는 Pt-Rh 합금막 식각 방법.
  4. 제 3 항에 있어서,
    상기 제3 단계 후,
    상기 Pt-Rh 합금막 측벽에 잔류하는 중합체 제거를 위한 식각공정을 실시하는 제4 단계를 더 포함하는 것을 특징으로 하는 Pt-Rh 합금막 식각 방법.
  5. 제 4 항에 있어서,
    상기 제4 단계는,
    플라즈마를 발생하는 식각장비에서 400 W 내지 500 W의 소스 전력을 인가하고,
    챔버 압력을 10 mTorr 내지 20 mTorr로 유지하고,
    챔버 온도를 70 ℃ 내지 80 ℃로 유지하고,
    10 sccm 내지 20 sccm의 Ar 가스 및 10 sccm 내지 15 sccm의 Cl2가스를 주입하는 것을 특징으로 하는 Pt-Rh 합금막 식각 방법.
  6. 청구항6는 삭제 되었습니다.
  7. 캐패시터 형성 방법에 있어서,
    기판 상에 하부전극을 이룰 제1 전도막, 유전막 및 상부전극을 이룰 Pt-Rh 합금막을 형성하는 제1 단계;
    상기 Pt-Rh 합금막 상에 식각마스크로서 포토레지스트 패턴을 형성하는 제2 단계;
    플라즈마를 발생하는 식각장비에서 600 W 내지 900 W의 소스 전력과 100 W 내지 300 W의 바이어스 전력을 인가하고, 2 mTorr 내지 5 mTorr의 챔버 압력 조건 하에서 40 sccm 내지 80 sccm의 Ar 가스 및 5 sccm 내지 10 sccm의 Cl2가스를 플로우시켜 상기 Pt-Rh 합금막을 식각하는 제3 단계; 및
    상기 포토레지스트 패턴을 제거하는 제4 단계
    를 포함하는 캐패시터 형성 방법.
  8. 제 7 항에 있어서,
    상기 제4 단계 후,
    상기 Pt-Rh 합금막 측벽에 잔류하는 중합체 제거를 위한 식각공정을 실시하는 제5 단계를 더 포함하는 것을 특징으로 하는 캐패시터 형성 방법.
  9. 제 8 항에 있어서,
    상기 제5 단계는,
    플라즈마를 발생하는 식각장비에서 400 W 내지 500 W의 소스 전력을 인가하고,
    챔버 압력을 10 mTorr 내지 20 mTorr로 유지하고,
    챔버 온도를 70 ℃ 내지 80 ℃로 유지하고,
    10 sccm 내지 20 sccm의 Ar 가스 및 10 sccm 내지 15 sccm의 Cl2가스를 주입하는 것을 특징으로 하는 캐패시터 형성 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 유전막은 강유전체 박막인 것을 특징으로 하는 캐패시터 형성 방법.
KR1019990024988A 1999-06-28 1999-06-28 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법 KR100333668B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024988A KR100333668B1 (ko) 1999-06-28 1999-06-28 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024988A KR100333668B1 (ko) 1999-06-28 1999-06-28 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법

Publications (2)

Publication Number Publication Date
KR20010004358A KR20010004358A (ko) 2001-01-15
KR100333668B1 true KR100333668B1 (ko) 2002-04-24

Family

ID=19596457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024988A KR100333668B1 (ko) 1999-06-28 1999-06-28 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법

Country Status (1)

Country Link
KR (1) KR100333668B1 (ko)

Also Published As

Publication number Publication date
KR20010004358A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6338994B1 (en) Semiconductor device and method of fabricating thereof
US20010041416A1 (en) Method of fabricating semiconductor device
KR20010109610A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
JPWO2006080276A1 (ja) キャパシタンス素子製造方法、エッチング方法
KR100321728B1 (ko) 플라즈마 펄스를 이용한 강유전체 메모리 소자 제조 방법
KR100333668B1 (ko) 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법
KR100329759B1 (ko) 강유전체 캐패시터 형성 방법
KR100333660B1 (ko) 강유전체 캐패시터 형성 방법
KR100333641B1 (ko) 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법
KR100353805B1 (ko) 반도체 소자의 캐패시터 형성방법
JP3894275B2 (ja) 強誘電体メモリ装置およびその製造方法
KR100390833B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
KR20020014229A (ko) 백금 전극을 구비하는 캐패시터 형성 방법
KR20010109622A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100321695B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
KR100329786B1 (ko) 강유전체 메모리 소자 제조 방법
KR100275337B1 (ko) 에프.이.디램.의 캐패시터 형성방법
KR20010004293A (ko) 상하부 전극간 단락을 방지할 수 있는 강유전체 캐패시터 형성방법
KR100656945B1 (ko) 커패시터 형성 방법
KR20020046780A (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR20010108748A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100273680B1 (ko) 백금막을사용한실린더형전자저장전극형성방법
KR100333661B1 (ko) 강유전체 캐패시터의 전극 형성 방법
KR20020009696A (ko) 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee