KR20020046780A - 강유전체 메모리 소자의 캐패시터 제조방법 - Google Patents

강유전체 메모리 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR20020046780A
KR20020046780A KR1020000077111A KR20000077111A KR20020046780A KR 20020046780 A KR20020046780 A KR 20020046780A KR 1020000077111 A KR1020000077111 A KR 1020000077111A KR 20000077111 A KR20000077111 A KR 20000077111A KR 20020046780 A KR20020046780 A KR 20020046780A
Authority
KR
South Korea
Prior art keywords
film
platinum film
memory device
capacitor
platinum
Prior art date
Application number
KR1020000077111A
Other languages
English (en)
Inventor
서충원
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000077111A priority Critical patent/KR20020046780A/ko
Publication of KR20020046780A publication Critical patent/KR20020046780A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 공정을 단순화시키도록 한 강유전체 메모리 소자의 캐패시터 제조방법에 관한 것으로서, 절연 기판상에 제 1 백금막을 증착하고 선택적으로 제거하여 하부 전극을 형성하는 단계와, 상기 하부 전극을 포함한 절연 기판의 전면에 강유전체 박막 및 제 2 백금막을 차례로 증착하는 단계와, 상기 제 2 백금막 및 강유전체 박막을 동시에 식각하여 상부 전극을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

강유전체 메모리 소자의 캐패시터 제조방법{method for manufacturing capacitor of ferroelectric memory device}
본 발명은 강유전체 메모리 소자(Ferroelectric RAM)의 캐패시터 제조방법에 관한 것으로, 특히 제조 공정을 단순화시키는데 적당한 강유전체 메모리 소자의 캐패시터 제조방법에 관한 것이다.
FeRAM(Ferroelectric Random Access Memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
FeRAM의 축전 물질로는 SBT(SriBijTa2O9), PZT(Pb(Zr,Ti)O3) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnat polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자에 응용하고 있다.
강유전체 박막을 이용하는 비휘발성 메모리 소자는 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아 있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
이하, 첨부된 도면을 참고하여 종래의 강유전체 메모리 소자의 캐패시터 제조방법을 설명하면 다음과 같다.
도 1은 종래의 강유전체 메모리 소자의 캐패시터 제조방법을 나타낸 공정단면도이다.
도 1에 도시한 바와 같이, 절연 기판(11)상에 하부 전극용 제 1 백금막(12)과 상부 전극용 제 2 백금막(14)이 차례로 적층되어 있고, 상기 제 1 백금막(12)과제 2 백금막(14) 사이에 SBT 또는 PZT와 같은 고유전율 물질을 강유전체 박막(13)을 형성하고 있다.
여기서 백금(Pt)으로 하부 전극과 상부 전극을 형성할 경우 아르곤 가스 플라즈마(argon gas plasma)를 이용하여 순수한 Pt 금속 타겟(target)을 스퍼터링(sputtering)하여 박막 증착한다.
한편, 상기와 같은 상부 전극(Pt)/강유전체 박막(SBT)/하부 전극(Pt) 구조를 갖는 캐패시터 제조방법은 하부 전극용 제 1 백금막(12)과 강유전체 박막(13) 및 상부 전극용 제 2 백금막(14)을 차례로 증착한 다음, 반응성 이온 에칭(Reactive Ion Etching)법으로서 제 2 백금막(14), 강유전체 박막(13), 제 1 백금막(12)을 패터닝하여 형성한다.
이어, 플라즈마에 의한 에치 손상(etch damage)을 제거하기 위해 600 ~ 850℃에서 회복 열처리 공정을 거친다.
즉, 절연 기판(11)상에 캐패시터 하부전극 형성을 위한 제 1 백금막(12)을 증착하고, 상기 제 1 백금막(12)상에 강유전체 박막(13)으로서 SBT 또는 PZT를 증착한 후, 결정화를 위한 열처리를 산소 분위기에서 실시한다.
이어, 상기 강유전체 박막(13)상에 같이 캐패시터 상부전극 형성을 위한 제 2 백금막(14)을 증착한다.
이어, 상기 제 2 백금막(14)상에 소정의 캐패시터 상부전극 형성을 위한 마스크 패턴(도시하지 않음)을 형성하고, 이를 식각 마스크로 이용하여 상기 제 2 백금막(14)을 선택적으로 식각한다.
이어, 상기 제 1 백금막(12)과 금속 라인(metal line)(15)의 콘택을 위해 상기 강유전체 박막(13)을 식각한 후, 강유전체의 특성 열화를 막기 위하여 산소 분위기에서 열처리를 실시한다.
그리고 상기 제 1 백금막(12)을 선택적으로 식각한다.
따라서 종래의 강유전체 메모리 소자의 제조방법은 제 2 백금막(14)을 에치하고, 하부 전극과의 콘택(Contact)을 위한 강유전체 박막(13)을 에치한 다음, 제 1 백금막(12)을 에치하는 3단계의 패터닝 공정을 거친다.
도 2는 도 1의 강유전체 메모리 소자의 캐패시터를 90°측면에서 보았을 때의 구조단면도이다.
도 2에서와 같이, 절연 기판(11)상의 일정 영역에 형성되는 하부 전극용 제 1 백금막(12)과, 상기 제 1 백금막(12)의 표면이 소정부분 노출되도록 상기 제 1 백금막(12)상의 일정 영역에 형성되는 강유전체 박막(13)과, 상기 강유전체 박막(13)상의 일정 영역에 형성되는 상부 전극용 제 2 백금막(14)으로 이루어져 있고, 상기 제 1 백금막(12)과 제 2 백금막(14)에 콘택되는 금속 라인(15)이 형성되어 있다.
여기서 상기 금속 라인(15)과 제 1 백금막(12) 및 제 2 백금막(14)은 절연 물질(도시되지 않음)에 의해 절연되어 있다.
그러나 상기와 같은 종래의 강유전체 메모리 소자의 캐패시터 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 제 1 백금막/강유전체 박막/제 2 백금막으로 적층된 캐패시터를 패터닝하는 종래의 방법은 복잡한 여러 단계의 공정을 거친다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 공정을 단순화시키도록 한 강유전체 메모리 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 강유전체 메모리 소자의 캐패시터 제조방법을 나타낸 공정단면도
도 2는 도 1의 강유전체 메모리 소자의 캐패시터를 90°측면에서 보았을 때의 구조단면도
도 3은 본 발명에 의한 강유전체 메모리 소자의 캐패시터 제조방법을 나타낸 공정단면도
도 4는 도 3의 강유전체 메모리 소자의 캐패시터를 90°측면에서 보았을 때의 구조단면도
도면의 주요 부분에 대한 부호의 설명
21 : 절연 기판 22 : 제 1 백금막
23 : 강유전체 박막 24 : 제 2 백금막
25 : 금속 라인
상기와 같은 목적을 달성하기 위한 본 발명에 의한 강유전체 메모리 소자의 캐패시터 제조방법은 절연 기판상에 제 1 백금막을 증착하고 선택적으로 제거하여 하부 전극을 형성하는 단계와, 상기 하부 전극을 포함한 절연 기판의 전면에 강유전체 박막 및 제 2 백금막을 차례로 증착하는 단계와, 상기 제 2 백금막 및 강유전체 박막을 동시에 식각하여 상부 전극을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 강유전체 메모리 소자의 캐패시터 제조방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 강유전체 메모리 소자의 캐패시터 제조방법을 나타낸 공정단면도이다.
도 3에 도시한 바와 같이, 절연 기판(21)상에 하부 전극용 제 1 백금막(22)을 증착하고, 상기 제 1 백금막(22)상에 캐패시터 하부 전극 형성을 위한 마스크 패턴(도시하지 않음)을 형성한 후, 이를 식각 마스크로 이용하여 상기 제 1 백금막(22)을 선택적으로 식각하여 하부 전극을 형성한다.
여기서 상기 제 1 백금막(22) 대신에 Ir, Ru, Re, Rh 등을 단독 또는 이들의 합금으로 사용할 수 있다.
이어, 상기 제 1 백금막(22)을 포함한 절연 기판(21)의 전면에 SBT 또는 PZT와 같은 강유전체 박막(23) 및 상부 전극용 제 2 백금막(24)을 차례로 증착한다.
그리고 상기 제 2 백금막(24)상에 캐패시터 상부 전극 형성을 위한 마스크 패턴(도시하지 않음)을 형성하고, 이를 식각 마스크로 이용하여 상기 제 2 백금막(24) 및 강유전체 박막(23)을 동시에 식각하여 상부 전극을 형성한다.
따라서 본 발명은 종래의 3단계 식각 공정을 2단계의 식각 공정으로 단순화시킨 공정으로서, 상부 전극용 제 2 백금막(24)과 강유전체 박막(23)을 동시에 식각함으로서 이후 금속 라인(metal line)(25)이 하부 전극용 제 1 백금막(22)과 콘택을 위해 진행되는 강유전체 박막(23)의 식각 공정을 생략할 수 있다.
도 4는 도 3의 강유전체 메모리 소자의 캐패시터를 90°측면에서 보았을 때의 구조단면도이다.
도 4에서와 같이, 절연 기판(21)상에 1차로 식각된 하부 전극용 제 1 백금막(23)과, 상기 제 1 백금막(22)의 일측면상에 차례로 적층되어 형성되는 강유전체 박막(23) 및 상부 전극용 제 2 백금막(24)과, 상기 제 1 백금막(22)과 제 2 백금막(24)에 콘택되는 금속 라인(25)으로 이루어져 있다.
여기서 상기 금속 라인(25)과 제 1 백금막(22) 및 제 2 백금막(24)은 절연 물질(도시되지 않음)에 의해 절연되어 있다.
이상에서 설명한 바와 같이 본 발명에 의한 강유전체 메모리 소자의 캐패시터 제조방법은 다음과 같은 효과가 있다.
즉, 2번의 식각 공정에 의해 캐패시터를 형성함으로서 고유전율 물질을 캐패시터의 유전체로 사용할 때 캐패시터 구조상 공정이 보다 단순화되고 용이해짐으로서 낮은 생산비 및 안정된 메모리 소자를 제작할 수 있다.

Claims (3)

  1. 절연 기판상에 제 1 백금막을 증착하고 선택적으로 제거하여 하부 전극을 형성하는 단계;
    상기 하부 전극을 포함한 절연 기판의 전면에 강유전체 박막 및 제 2 백금막을 차례로 증착하는 단계;
    상기 제 2 백금막 및 강유전체 박막을 동시에 식각하여 상부 전극을 형성하는 단계를 포함하여 형성함을 특징으로 하는 강유전체 메모리 소자의 캐패시터 제조방법.
  2. 제 1 항에 있어서, 상기 강유전체 박막은 SBT 또는 PZT를 사용하는 것을 특징으로 하는 강유전체 메모리 소자의 캐패시터 제조방법.
  3. 제 1 항에 있어서, 상기 제 1 백금막 대신에 Ir, Ru, Re, Rh 등을 단독 또는 이들의 합금을 사용하는 것을 특징으로 하는 강유전체 메모리 소자의 캐패시터 제조방법.
KR1020000077111A 2000-12-15 2000-12-15 강유전체 메모리 소자의 캐패시터 제조방법 KR20020046780A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000077111A KR20020046780A (ko) 2000-12-15 2000-12-15 강유전체 메모리 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000077111A KR20020046780A (ko) 2000-12-15 2000-12-15 강유전체 메모리 소자의 캐패시터 제조방법

Publications (1)

Publication Number Publication Date
KR20020046780A true KR20020046780A (ko) 2002-06-21

Family

ID=27682293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000077111A KR20020046780A (ko) 2000-12-15 2000-12-15 강유전체 메모리 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR20020046780A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761378B1 (ko) * 2004-07-30 2007-09-27 주식회사 하이닉스반도체 강유전체 메모리 장치 및 그 제조 방법
KR101101529B1 (ko) * 2009-08-05 2012-01-04 김일두 곡물분말기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761378B1 (ko) * 2004-07-30 2007-09-27 주식회사 하이닉스반도체 강유전체 메모리 장치 및 그 제조 방법
KR101101529B1 (ko) * 2009-08-05 2012-01-04 김일두 곡물분말기

Similar Documents

Publication Publication Date Title
US6338994B1 (en) Semiconductor device and method of fabricating thereof
US6495413B2 (en) Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US20010041416A1 (en) Method of fabricating semiconductor device
KR20000076957A (ko) 반도체 기억장치 및 그 제조방법
US6475860B2 (en) Method for manufacturing a ferroelectric random access memory device
US6258608B1 (en) Method for forming a crystalline perovskite ferroelectric material in a semiconductor device
KR100436059B1 (ko) 강유전체 캐패시터 형성 방법
JP2001036024A (ja) 容量及びその製造方法
KR20020046780A (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR100349687B1 (ko) 강유전체 캐패시터 및 그의 제조 방법
KR100384869B1 (ko) 캐패시터의 제조 방법
US6596645B2 (en) Method for manufacturing a semiconductor memory device
KR100333661B1 (ko) 강유전체 캐패시터의 전극 형성 방법
KR20020043914A (ko) 강유전체 캐패시터 및 그의 제조 방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR20040085805A (ko) 반도체소자의 하부전극 형성방법
KR100333668B1 (ko) 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법
KR100293716B1 (ko) 반도체 장치의 커패시터 형성 방법_
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010061630A (ko) 반도체 소자의 캐패시터 형성방법
KR20030001083A (ko) 강유전체 메모리 소자의 제조 방법
KR20010061314A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR20010004306A (ko) 에스비티엔 캐패시터 제조 방법
KR20010004293A (ko) 상하부 전극간 단락을 방지할 수 있는 강유전체 캐패시터 형성방법
KR20020014229A (ko) 백금 전극을 구비하는 캐패시터 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination