KR100293716B1 - 반도체 장치의 커패시터 형성 방법_ - Google Patents

Abstract

본 발명은 접착막으로서 티타늄 대신 플라티늄실리사이드를 사용한 반도체 장치의 커패시터을 제공하여, 후속 고온 산소분위기 열공정 중에도 표면 이외에는 산화되지 않기 때문에 부피팽창에 의한 압축응력의 염려가 없는 반도체 장치의 커패시터을 제공하기 위하여, 반도체 장치의 커패시터 형성 방법에 있어서, 층간 절연막이 증착된 하부 구조의 상부에 다결정 실리콘막을 형성하는 단계; 상기 다결정 실리콘막의 상부에 제 1 플라티늄막을 형성하는 단계; 산소 분위기에서 열처리를 실시하여 상기 다결정 실리콘막과 상기 제 1 플라티늄막이 플라티늄실리사이드로 형성되도록 하는 단계; 상기 플라티늄실리사이드 상부에 제 2 플라티늄막을 형성하는 단계; 상기 제 2 플라티늄막 상부에 강유전체막을 형성하는 단계; 상기 강유전체막 상부에 상부 전극막을 형성하는 단계를 포함하는 반도체 장치의 커패시터 형성방법을 제공한다.

Description

반도체 장치의 커패시터 형성 방법

본 발명은 강유전체 기억소자의 커패시터 제조 방법에 관한 것이며, 특히 강유전체 기억 소자의 특성에 크게 영향 미치는 하부전극 형성방법에 관한 것이다.

강유전체 기억 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하고 있는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM (Dynamic Random Access Memory)에 필적하여 차세대 기억소자로 각광받고 있다. 상기 강유전체 기억소자의 커패시터에 사용되는 강유전체로는 SrBi₂Ta₂O₉(이하, "SBT")와 Pb(Zr_xTi1-x)O₃(이하, "PZT") 박막이 주로 사용된다. 상기와 같은 강유전체가 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다. 특히, 하부 전극이 강유전체 특성에 미치는 영향이 지대하다. 전극물질로는 내산화성이 뛰어난 플라티늄(Pt)과 전도성 산화물인 lrO₂, RuO₂또는 금속 lr, Ru와 같은 물질이 사용된다. 하부 전극은 일반적으로 실리콘 산화막인 층간 절연막 상부에 증착되고 그 위에 강유전체박막이 형성된다.

강유전체 박막이 고유의 특성을 나타내기 위해서는 강유전체 박막 증착 이후 산소 분위기에서 650℃이상의 고온 공정이 필수적으로 요구된다. 그러나 플라티늄(Pt)이나 lr과 같은 박막은 그 특성상 하지 실리콘산화막과의 접착성이 불량하기 때문에, 산소 분위기의 고온 열공정과, 커패시터 패터닝 (patterning)을 위한 식각 공정 및 그후의 세정 공정 등을 거치면서 하부의 실리콘 산화막으로부터 박리되는 현상이 발생한다. 종래에는, 이러한 박리현상을 억제하기 위하여, 하부 전극과 실리콘 산화막 사이에 접착층으로서 약 200Å 두께의 티타늄막을 형성하여, 백금막과 티타늄막의 복층막으로 구성된 하부 전극을 사용하였다. 즉, 상기 티타늄막은 하부의 실리콘 산화막과 상부의 플라티늄막 모두와의 접착력이 우수하기 때문에, 접착막으로서 사용되었다.

그러나, 강유전체막의 증착뿐만 아니라 수차례의 후속 산소분위기 고온 열공정을 거치면서 플라티늄과 티타늄막 TKD호간의 심한 상호확산과 동시에 티타늄이 산화되어 티타늄산화물(TiO₂)로 변화한다. 이렇게 되면, 티타늄원자의 대부분은 상부 플라티늄막으로 이동하여 티타늄과 실리콘산화막간의 계면이 취약해지며, 모든 티타늄은 티타늄산화물로 변화함으로서 체적이 팽창하여 하부전극막에 큰 압축응력이 발생한다. 따라서, 플라티늄과 티타늄의 복층막인 하부 전극은 접착력을 상실하고 다시 박리되는 현상이 발생한다. 또한, 압축응력의 해소과정에서 하부전극 표면에 힐락 (hillock)이 다량 발생하여 표면 거칠기 특성이 매우 취약해진다. 이것은 강유전체 박막의 누설전류를 증가시키며, 심한 경우에는 단락이 발생하여 소자의 수율에 치명적인 영향을 끼친다.

따라서, 본 발명의 목적은 접착막으로서 티타늄 대신 플라티늄실리사이드를 사용한 반도체 장치의 커패시터을 제공하여, 후속 고온 산소분위기 열공정 중에도 표면 이외에는 산화되지 않기 때문에 부피팽창에 의한 압축응력의 염려가 없는 반도체 장치의 커패시터을 제공하는 것이다.

제 1a도 내지 제 1g도는 본 발명의 커패시터 형성 방법의 일실시예에 따른 각 공정 단계를 도시한 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 하부 구조 20 : 다결정 실리콘막

30 : 플라티늄막 40 : 플라티늄실리사이드

50 : 하부 전극 60 : 강유전체막

70 : 상부 전극

상기 목적을 달성하기 위하여 본 발명은, 반도체 장치의 커패시터 형성 방법에 있어서, 층간 절연막이 증착된 하부 구조의 상부에 다결정 실리콘막을 형성하는 단계; 상기 다결정 실리콘막의 상부에 제 1 플라티늄막을 형성하는 단계; 산소 분위기에서 열처리를 실시하여 상기 다결정 실리콘막과 상기 제 1 플라티늄막이 플라티늄실리사이드로 형성되도록 하는 단계; 상기 플라티늄실리사이드 상부에 제 2 플라티늄막을 형성하는 단계; 상기 제 2 플라티늄막 상부에 강유전체막을 형성하는 단계; 상기 강유전체막 상부에 상부 전극막을 형성하는 단계를 포함하는 반도체 장치의 커패시터 형성방법을 제공한다.

이하 도 1a 내지 도 1g를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

먼저, 도 1a를 참조하면, 소정의 하부 구조(10)가 형성된 기판 상부에 다결정 실리콘막(20)을 화학기상증착법을 사용하여 약 100Å 내지 약 200Å 두께로 증착한 후, 다시 그 상부에 스퍼터링을 사용하여 플라티늄막(30)을 증착한다. 상기 플라티늄막(30)은 상기 다결정 실리콘막(20)의 두께보다 50% 큰 두께로 증착한다.

다음으로, 도 1b를 참조하면, 전기로를 사용하여 산소 분위기, 약 500℃ 내지 약 700℃ 온도에서 열처리를 실시하여, 상기 다결정 실리콘막(20)과 플라티늄막(30)을 상호반응시켜 플라티늄실리사이드막(40)을 형성시킨다. 이때 상기 플라티늄실리사이드막(40)은 PtSi 구조를 가지며 일부 미반응의 플라티늄이 섞여 있을 수 있다. 또한, 산소 분위기에서 열처리를 실시하였기 때문에 상기 플라티늄실리사이드막(40)의 표면이 산화된다. 그러나, 상기 플라티늄실리사이드막(40)의 내부는 산화되지 않는다.

다음으로, 도 1c를 참조하면, 상기 플라티늄실리사이드막(40)의 상부에 다시 플라티늄막(50)을 증착하여 하부 전극을 형성한다.

다음으로, 도 1d를 참조하면, 상기와 같은 구조의 하부 전극(50)의 상부에 강유전체막(60)을 형성하기 위하여, 먼저 솔-젤(Sol-Gel) 방법으로 약 1000Å 두께의 강유전체막을 증착한 후, 급속열처리 장치에서 산소 분위기, 약 700℃ 내지 약 750℃, 바람직하게는 약 725℃의 온도에서, 약 30초간 열처리를 실시한다. 그 다음에, 다시 한 번 동일한 방법으로 약 1000Å의 강유전체막을 증착한 후, 상기한 바와 동일한 조건에서 열처리를 실시한다. 상기한 바와 같이 증착된 강유전체막(60)을 다시 전기로에서 산소 분위기, 약 800℃, 약 1 시간동안 열처리를 실시하여 강유전체막(60)을 완성한다.

다음으로, 도 1e를 참조하면, 상기 강유전체막(60)의 상부에 상부 전극용 플라티늄막(70)을 약 1500Å 두께로 증착한다.

다음으로, 도 1f를 참조하면, 소정 형상의 커패시터을 형성하기 위하여, 통상적인 포토마스크와 식각법을 사용하여, 원하는 부위 이외의 상부 전극용 플라티늄막(70)을 제거한다.

다음으로, 도 1g를 참조하면, 다시 통상적인 포토마스크와 식각법을 사용하여 원하는 부위 이외의 강유전체막(60), 하부 전극용 플라티늄막(50), 플라티늄실리사이드막(40)을 제거한다. 그 다음에, 식각 플라즈마에 의하여 발생한 막의 열화를 회복시키기 위하여, 전기로를 사용하여 산소 분위기에서 약 600℃ 내지 약 800℃ 온도에서 약 1시간동안 열처리를 실시하여 최종적으로 커패시터을 완성한다.

상술한 바와 같은 방법으로 하부전극막과 접착막을 형성하면 하부전극과 산화막간의 접착력이 우수하여 후속 산소분위기 고온 열공정과 식각공정을 거치더라도 박리현상이 발생하지 않을 뿐만 아니라 하부전극막의 힐락 (hillock) 발생이 억제되어 강유전체막의 누설전류특성을 크게 향상시키기 때문에 소자의 특성 및 신뢰도가 크게 향상되는 효과가 있다.

Claims (7)

1. 반도체 장치의 커패시터 형성 방법에 있어서,

   층간 절연막이 증착된 하부 구조의 상부에 다결정 실리콘막을 형성하는 단계;

   상기 다결정 실리콘막의 상부에 제 1 플라티늄막을 형성하는 단계;

   열처리를 실시하여 상기 다결정 실리콘막과 상기 제 1 플라티늄막이 플라티늄실리사이드막으로 형성되도록 하는 단계;

   상기 플라티늄실리사이드막 상부에 제 2 플라티늄막을 형성하는 단계;

   상기 제 2 플라티늄막 상부에 강유전체막을 형성하는 단계; 및

   상기 강유전체막 상부에 상부 전극막을 형성하는 단계

   를 포함하는 반도체 장치의 커패시터 형성방법.
2. 제 1 항에 있어서,

   포토마스크 및 건식비등방성식각법을 이용하여 커패시터으로 사용될 부위 이외의 상기 상부 전극막을 제거하는 단계;

   포토 마스크 및 건식비등방성식각법을 이용하여 커패시터으로 사용될 부위 이외의 상기 강유전체막, 하부 전극막 및 플라티늄실리사이드막을 제거하는 단계; 및

   상기 패터닝된 커패시터을 열처리하는 단계

   를 더 포함하는 반도체 장치의 커패시터 형성방법.
3. 제 2 항에 있어서,

   상기 패터닝된 커패시터을 열처리하는 단계는,

   전기로를 사용하여 약 600℃ 내지 약 800℃ 온도에서 산소분위기 열처리를 실시하여 수행되는 반도체 장치의 커패시터 형성방법.
4. 제 1 항에 있어서,

   상기 제 1 플라티늄막은 스퍼터링 방법을 사용하여 증착하며, 그 두께는 그 하부의 상기 다결정 실리콘막의 두께보다 50% 큰 두께로 증착하는 반도체 장치의 커패시터 형성방법.
5. 제 1 항에 있어서,

   상기 플라티늄실리사이드막을 형성하는 단계는,

   전기로를 사용하여 약 500℃ 내지 약 700℃ 온도에서 산소 분위기 열처리를 실시하여 수행되는 반도체 장치의 커패시터 형성방법.
6. 제 1 항에 있어서,

   상기 강유전체막은 SrBi₂Ta₂O₉이며, 그 두께를 약 1000Å 내지 약 3000Å으로 형성하는 반도체 장치의 커패시터 형성방법.
7. 제 1 항에 있어서,

   상기 상부전극막은 플라티늄이며, 그 두께를 약 1000Å 내지 약 3000Å으로 형성하는 반도체 장치의 커패시터 형성방법.