JP4925494B2 - 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 - Google Patents
高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 Download PDFInfo
- Publication number
- JP4925494B2 JP4925494B2 JP28397398A JP28397398A JP4925494B2 JP 4925494 B2 JP4925494 B2 JP 4925494B2 JP 28397398 A JP28397398 A JP 28397398A JP 28397398 A JP28397398 A JP 28397398A JP 4925494 B2 JP4925494 B2 JP 4925494B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heat treatment
- capacitor
- high dielectric
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 101
- 239000003990 capacitor Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 238000010438 heat treatment Methods 0.000 claims description 109
- 239000000758 substrate Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 34
- 229910045601 alloy Inorganic materials 0.000 claims description 33
- 239000000956 alloy Substances 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 30
- 239000012298 atmosphere Substances 0.000 claims description 29
- 229910052719 titanium Inorganic materials 0.000 claims description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 23
- 239000010410 layer Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910052746 lanthanum Inorganic materials 0.000 claims description 12
- 229910052745 lead Inorganic materials 0.000 claims description 12
- 229910052726 zirconium Inorganic materials 0.000 claims description 12
- 229910004121 SrRuO Inorganic materials 0.000 claims description 11
- 229910052741 iridium Inorganic materials 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- 229910052707 ruthenium Inorganic materials 0.000 claims description 11
- 239000010936 titanium Substances 0.000 description 16
- 239000012299 nitrogen atmosphere Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置のキャパシタ製造方法に係り、特に高誘電率の誘電膜(以下、"高誘電膜"と称する)を有する半導体装置のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
半導体装置、例えばＤＲＡＭ半導体装置の集積度が増えるに伴なって制限されたセル面積内でキャパシタとして使われる面積が次第に減少され酸化膜、窒化膜等のような誘電膜を使用し半導体装置の動作に必要なキャパシタンスを得るのが難しくなっている。したがって、キャパシタンスを増やすため、キャパシタのストレージ電極を３次元構造で形成する方法が提案されている。しかし、前記従来の誘電膜ではストレージＮＯＤＥを３次元構造で形成する場合にも高集積半導体装置の素子に必要なキャパシタンスを得るのが難しくなっている。
【０００３】
このような問題を解決するため半導体装置のキャパシタに利用される誘電膜を高誘電膜、例えばＢａＳｒＴｉＯ3 (以下、"ＢＳＴ"と称する)膜に代替する方法が提案された。前記高誘電膜をキャパシタとして採用する場合、後続工程の間に高誘電膜と上下部電極間の反応を抑制して高誘電膜から高いキャパシタンスを得るため上下部電極に貴金属電極を使用すべきである。そして、前記貴金属電極はシリコンと反応性が強いため貴金属電極と高誘電膜間にバリヤ膜を形成すべきである。しかし、前記高誘電膜を実際の半導体装置に採用する時、前記バリヤ膜が後続される工程の間で酸化され電極が短絡されたり漏れ電流が増える問題点がある。
【０００４】
【発明が解決しようとする課題】
したがって、本発明が果たそうとする技術的課題は、高誘電膜をキャパシタに採用する時バリヤ膜の酸化を抑制して漏れ電流を省くことができる半導体装置のキャパシタ製造方法を提供することである。
【０００５】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明は、半導体基板上にバリヤ膜を形成する段階と、前記バリヤ膜上に下部電極、ペロブスカイト構造を有する高誘電膜、上部電極及び層間絶縁膜が順次に形成される半導体装置のキャパシタ製造方法において、前記高誘電膜形成後、前記上部電極形成後または前記層間絶縁膜を形成した後、前記半導体基板を不活性雰囲気の第１温度、例えば６００〜９００℃で後続熱処理をする段階と、前記第１温度で後続熱処理された半導体基板を前記第１温度より低い第２温度、例えば１００〜６００℃の温度で酸素雰囲気において後続熱処理をする段階をさらに含み、前記高誘電膜は（Ｓｒ、Ｔｉ）Ｏ ３ 、（Ｂａ、Ｓｒ）ＴｉＯ ３ 、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ ３ 及び（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ ３ でなされた一群から選択された一つである。
【０００６】
また、本発明は半導体基板上にバリヤ膜、下部電極、ペロブスカイト構造を有する高誘電膜、上部電極及び層間絶縁膜が順次に形成される半導体装置のキャパシタ製造方法において、前記高誘電膜が形成された半導体基板を不活性雰囲気の第１温度、例えば６００〜９００℃で後続熱処理をし、前記上部電極が形成された後半導体基板を前記第１温度で後続熱処理された半導体基板を前記第１温度より低い第２温度、例えば１００〜６００℃の温度で酸素雰囲気において後続熱処理をする段階をさらに含み、前記高誘電膜は（Ｓｒ、Ｔｉ）Ｏ ３ 、（Ｂａ、Ｓｒ）ＴｉＯ ３ 、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ ３ 及び（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ ３ でなされた一群から選択された一つである。
【０００７】
前記高誘電膜は(Ｓｒ、Ｔｉ)Ｏ3 、(Ｂａ、Ｓｒ)ＴｉＯ3 、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3 または(Ｐｂ、Ｌａ)(ＺｒＴｉ)Ｏ3 等のペロブスカイト構造を有する誘電体で形成することができる。前記上部電極及び下部電極はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、ＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金などのペロブスカイト構造を有する伝導体で形成することができる。前記第１温度及び第２温度における後続熱処理は各々別に遂行するか単一工程で遂行できる。
【０００８】
本発明の半導体装置のキャパシタ製造方法によれば、高誘電膜蒸着後、上部電極形成後または層間絶縁膜形成後に不活性雰囲気の高温で後熱処理をした後低温で再び後熱処理をしたり、高誘電膜形成後高温で熱処理をして上部電極形成後低温で後熱処理をして前記高誘電膜の誘電率を増やしながらバリヤ膜の酸化を抑制して漏れ電流を省くことができる。
【０００９】
【発明の実施の形態】
図１ないし図４は本発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図で、図５は本発明の第１実施例による半導体キャパシタの製造方法を説明するための流れ図である。
図１を参照すれば、トランジスタ(図示せず)が形成された半導体基板１、例えばシリコン基板上にコンタクトホール２を有する第１層間絶縁膜３を形成する(ステップ１００)。前記コンタクトホール２は半導体基板１の所定部分、例えば前記トランジスタのソース領域が露出されるように形成される。
【００１０】
図２を参照すれば、前記コンタクトホール２が形成された半導体基板１全面に燐のような不純物がドーピングされた多結晶シリコン膜を蒸着した後、化学機械的研磨をして前記コンタクトホール２に埋没される埋没層５を形成する。次に、前記埋没層５及び第１層間絶縁膜３が形成された基板の全面に金属膜、例えばチタンを蒸着した後熱処理及び蝕刻することによって前記埋没層５上に選択的に金属シリサイド７を形成する。こうすれば、前記コンタクトホール２には埋没層５及び金属シリサイド７でなされたプラグが形成される(ステップ１０５)。
【００１１】
図３を参照すれば、前記プラグが形成された半導体基板１の全面にバリヤ膜９を形成する。前記バリヤ膜９は、前記プラグの構成物質であるシリコンと後に形成される下部電極用第１導電膜１１と反応することを防止する役割をすることであって、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＮ、ＴａＡＬＮまたはＴａＳｉＮなどを用いて形成する。次に、前記バリヤ膜９上に半導体装置のキャパシタの下部電極用第１導電膜１１を形成する(ステップ１１０)。
【００１２】
前記第１導電膜１１は、Ｐｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金、またはＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 等のペロブスカイト構造を有する伝導体で形成する。前記下部電極用第１導電膜１１の構成物質として非酸化性金属を使用する理由は、高温で高誘電膜を形成する時、第１導電膜が酸化されない不活性材料であるためである。次に、前記下部電極用第１導電膜１１上に酸化膜でマスクパターン１３を形成する。
【００１３】
図４を参照すれば、前記マスクパターン１３をマスクとして前記第１導電膜１１及びバリヤ膜９をプラズマ蝕刻してバリヤ膜パターン９ａ及び第１導電膜パターン１１ａを形成する。これで、前記第１導電膜パターン１１ａはキャパシタの下部電極になる（ステップ１１５）。続いて、前記マスクパターン１３を取り除く。続けて、前記下部電極が形成された半導体基板１の全面に高誘電膜１５を４００〜５１０℃の温度条件でスパッタリング方法で４００〜５００Åの厚さに形成する（ステップ１２０）。前記高誘電膜１５は（Ｓｒ、Ｔｉ）Ｏ３、（Ｂａ、Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３または（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ３などのペロブスカイト構造を有する誘電体で形成する。
【００１４】
次に、後述されるようにキャパシタの高いキャパシタンスと低い漏れ電流を得るために高誘電膜１５が形成された半導体基板を多段階の工程で後続熱処理(post anneal)を実施する(ステップ１２５)。これを詳細に説明すれば、先に高誘電膜１５が形成された半導体基板１を１次で第１温度、例えば６００〜９００℃で後続熱処理を遂行する。前記第１温度における後続熱処理は不活性雰囲気、例えば酸素が１００ｐｐｍ以下の窒素雰囲気の炉または急速真空熱処理装置（装備）で遂行する。
【００１５】
次に、前記１次で後続熱処理された半導体基板１を前記第１温度より低い第２温度、例えば１００〜６００℃の酸素雰囲気で２次後続熱処理を実施する。前記第２温度における後続熱処理は炉または急速真空熱処理装置（装備）で遂行する。そして、前記第１温度及び第２温度における後続熱処理は各々別に遂行したりインサイチュで遂行できる。
なお、インサイチュとは、従来別工程として行なわれていた処理を他の工程に組み込み、単一工程として扱うことをいう。
【００１６】
本実施例で、前記多段階の後続熱処理を第１温度と前記第１温度より低い第２温度とで二段階に遂行すると説明したが、前記多段階の後続熱処理を第１温度、第１温度より低い第２温度、第２温度より低い第３温度などの３段階以上に遂行する場合もある。
【００１７】
次に、前記高誘電膜１５上に上部電極用第２導電膜１７を形成してキャパシタを完成する(ステップ１３０)。前記第２導電膜１７は、上部電極としてＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金、またはＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 などのペロブスカイト構造を有する伝導体で形成する。続けて、前記上部電極１７が形成された半導体基板１の全面に第２層間絶縁膜１９を形成する(ステップ１３５)。
以後の製造工程は一般的な半導体装置製造工程に従う。
【００１８】
図６は本発明の第２実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。
図６で第１実施例の図１ないし図５と同一な参照番号は同一な部材を示す。本発明の第２実施例は、多段階熱処理段階を上部電極を形成した後遂行することを除いては第１実施例と同一である。具体的に、半導体基板１上に第１実施例の図１ないし図４と同一なステップ１００〜１２０を遂行して下部電極、高誘電膜１５などを同一に形成する。前記高誘電膜１５は(Ｓｒ、Ｔｉ)Ｏ3 、(Ｂａ、Ｓｒ)ＴｉＯ3 、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3 または(Ｐｂ、Ｌａ)(ＺｒＴｉ)Ｏ3 などのペロブスカイト構造を有する誘電体で形成する。
【００１９】
次に、前記高誘電膜１５上に第１実施例のステップ１３０のように上部電極１７を形成する(ステップ１４０)。前記上部電極１７はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、ＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金などのペロブスカイト構造を有する伝導体で形成する。
【００２０】
次に、後述されるようにキャパシタの高いキャパシタンスと低い漏れ電流を得るために上部電極１７が形成された半導体基板１を多段階の工程で後続熱処理を実施する(ステップ１４５)。これを詳細に説明すれば、先に上部電極１７が形成された半導体基板１を１次で第１温度、例えば６００〜９００℃で後続熱処理を遂行する。前記第１温度における後続熱処理は不活性雰囲気、例えば酸素が１００ｐｐｍ以下の窒素雰囲気で炉または急速真空熱処理装置で遂行する。次に、前記１次で後続熱処理された半導体基板１を前記第１温度より低い第２温度、例えば１００〜６００℃で２次後続熱処理を実施する。前記第２温度における後続熱処理は炉または急速真空熱処理装置で遂行する。そして、前記第１温度及び第２温度における後続熱処理は各々別に遂行したりインサイチュで遂行できる。本実施例で、前記多段階の後続熱処理を第１温度と前記第１温度より低い第２温度で二段階に遂行すると説明したが、前記多段階の後続熱処理を第１温度、第１温度より低い第２温度、第２温度より低い第３温度などの３段階以上に遂行する場合もある。
【００２１】
続けて、前記下部電極、高誘電膜１５及び上部電極１７が形成された半導体基板１の全面に第２層間絶縁膜１９を形成する(ステップ１５０)。以後の製造工程は一般的な半導体装置製造工程に従う。
【００２２】
図７は、本発明の第３実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。図７で第１実施例の図１ないし図５と同一な参照番号は同一な部材を示す。本発明の第３実施例は多段階熱処理を第２層間絶縁膜を形成した後遂行することを除いては第１実施例と同一である。
【００２３】
具体的に、半導体基板１上に第１実施例の図１ないし図４の工程ステップ１００〜１２０のように下部電極、高誘電膜１５などを形成する(ステップ１２０)。次に、前記高誘電膜１５上に第１実施例のステップ１３０のように上部電極１７を形成する(ステップ１５５)。前記高誘電膜１５は(Ｓｒ、Ｔｉ)Ｏ3 、(Ｂａ、Ｓｒ)ＴｉＯ3 、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3 または(Ｐｂ、Ｌａ)(ＺｒＴｉ)Ｏ3 などのペロブスカイト構造を有する誘電体で形成する。また、前記上部電極１７はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、ＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金などのペロブスカイト構造を有する伝導体で形成する。
【００２４】
続けて、前記上部電極１７が形成された半導体基板１の全面に第２層間絶縁膜１９を形成する(ステップ１６０)。次に、後述されるようにキャパシタの高いキャパシタンスと低い漏れ電流を得るために第２層間絶縁膜１９が形成された半導体基板１を多段階の工程で後続熱処理を実施する(ステップ１６５)。これを詳細に説明すれば、先に第２層間絶縁膜１９が形成された半導体基板１を１次で第１温度、例えば６００〜９００℃で後続熱処理を遂行する。前記第１温度における後続熱処理は不活性雰囲気、例えば酸素が１００ｐｐｍ以下の窒素雰囲気で炉または急速真空熱処理装置で遂行する。
【００２５】
次に、前記１次で後続熱処理された半導体基板を前記第１温度より低い第２温度、例えば１００〜６００℃で２次後続熱処理を実施する。前記第２温度における後続熱処理は酸素が含まれた雰囲気で炉または急速真空熱処理装置で遂行する。そして、前記第１温度及び第２温度における後続熱処理は各々別に遂行したりインサイチュで遂行できる。本実施例で、前記多段階の後続熱処理を第１温度と前記第１温度より低い第２温度で二段階に遂行すると説明したが、前記多段階の後続熱処理を第１温度、第１温度より低い第２温度、第２温度より低い第３温度などの３段階以上に遂行する場合もある。以後の製造工程は一般的な半導体装置製造工程に従う。
【００２６】
図８は本発明の第４実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。図８で第１実施例の図１ないし図５と同一な参照番号は同一な部材を示す。本発明の第４実施例は、熱処理を高誘電膜を形成した第１温度で熱処理をした後に、上部電極を形成した後第２温度で熱処理をすることを除いては第１実施例と同一である。
【００２７】
具体的に、半導体基板１上に第１実施例の図１ないし図４及び工程ステップ１００〜１２０のように下部電極、高誘電膜１５などを形成する(ステップ１２０)。次に、高誘電膜１５が形成された半導体基板１を１次で第１温度、例えば６００〜９００℃で後続熱処理を遂行する(ステップ１７０)。前記第１温度における後続熱処理は不活性雰囲気、例えば酸素が１００ｐｐｍ以下の窒素雰囲気で炉または急速真空熱処理装備で遂行する。次に、前記高誘電膜１５上に第１実施例のステップ１３０のように上部電極１７を形成する(ステップ１７５)。前記高誘電膜１５は(Ｓｒ、Ｔｉ)Ｏ3 、(Ｂａ、Ｓｒ)ＴｉＯ3 、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3 または(Ｐｂ、Ｌａ)(ＺｒＴｉ)Ｏ3 などのペロブスカイト構造を有する誘電体で形成する。また、前記上部電極１７は、Ｐｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、ＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金などのペロブスカイト構造を有する伝導体で形成する。
【００２８】
次に、前記上部電極形成後、１次で後続熱処理された半導体基板１を前記第１温度より低い第２温度、例えば１００〜６００℃の酸素雰囲気で２次後続熱処理を実施する(ステップ１８０)。前記第２温度における後続熱処理は炉または急速真空熱処理装置で遂行する。本実施例で、前記多段階の後続熱処理を第１温度と前記第１温度より低い第２温度で二段階で遂行すると説明したが、前記多段階の後続熱処理を第１温度、第１温度より低い第２温度、第２温度より低い第３温度などの３段階以上に遂行する場合もある。
【００２９】
続けて、前記上部電極１７が形成された半導体基板１の全面に第２層間絶縁膜１９を形成する(ステップ１８５)。以後の製造工程は一般的な半導体装置製造工程に従う。
【００３０】
ここで、本発明の一例によって半導体装置のキャパシタを製造する場合キャパシタンス及び漏れ電流特性を説明する。
図９は従来の後続熱処理方法にともなう半導体装置のキャパシタのキャパシタンスを説明するために示したグラフである。
【００３１】
具体的に、図９は高誘電膜の一例でＢＳＴ膜を４００℃で４００Åの厚さで蒸着した場合でありセル当キャパシタンスを示したグラフである。特に参照符号ａはキャパシタ形成(図６のステップ１４０)直後に、ｂは酸素が含まれた雰囲気の５５０℃炉で後続熱処理した後、ｃは酸素が含まれた雰囲気の６５０℃の炉で後続熱処理をした場合である。
【００３２】
これを詳細に説明すれば、キャパシタを形成した直後にキャパシタのキャパシタンスａは約５ｆＦ/セルであったが、５５０℃の酸素雰囲気で後続熱処理をした場合のキャパシタンスｂは１６.５ｆＦ/セルに増える。しかし、６５０℃の酸素雰囲気で後続熱処理をした場合のキャパシタンスｃはバリヤ膜が酸化されてキャパシタンスが１ｆＦ/セル以下に現れるために高誘電膜キャパシタの固有な特性が現れない。
【００３３】
これにより、バリヤ膜が酸化されない温度における後続熱処理はキャパシタンスがある程度増えるが、バリヤ膜が酸化される高温の後続熱処理はバリヤ膜の酸化のためキャパシタンスが減少する。それゆえに、実際のキャパシタに高誘電膜を適用する場合には、バリヤ膜の酸化を抑制できる高温熱処理方法が必要である。
【００３４】
図１０は本発明の後続熱処理方法に伴う半導体装置のキャパシタのキャパシタンスを説明するために示したグラフである。
具体的に、図１０は高誘電膜の一例でＢＳＴ膜を４５０℃で４００Åを蒸着した場合のキャパシタのセル当りのキャパシタンスを示す。ここで、参照符号ａはキャパシタ形成直後、ｂは酸素が１００ｐｐｍ以下の窒素雰囲気の７００℃の炉で後続熱処理をした場合であり、ｃはｂのように１次で窒素雰囲気の７００℃高温の炉で後続熱処理をした後再びキャパシタを酸素が含まれた４００℃低温の炉で２次で後続熱処理をした本発明の場合である。
【００３５】
これを詳細に説明すれば、図１０に説明されたＢＳＴ膜の蒸着温度が図９に説明されたキャパシタ蒸着温度に比べて高くてキャパシタ形成直後キャパシタンスａは図９の場合より増えて７.５ｆＦ/セルの値を見せる。また、酸素が含まれない窒素雰囲気で後続熱処理をしたキャパシタのキャパシタンスｂはバリヤ膜が酸化されず２１ｆＦ/セルと大きい値を示す。以上で見るように、ＢＳＴ膜を実際キャパシタに適用する過程ではバリヤ膜の酸化が起きない雰囲気で後続熱処理をすることによって高いキャパシタンス値を得ることができる。
【００３６】
しかし、本発明者は参照符号ｂのように高温でキャパシタを熱処理する場合にはキャパシタンスは増えるものの、後の図１１に説明されるように漏れ電流の値が大きくて信頼性のあるキャパシタンスを得られない短所がわかった。このような漏れ電流増加は、高温熱処理過程でＢＳＴ膜と上下部電極間のストレス変化によるストレスミスマッチング(mismatching)によったことに見なされる。したがって、本発明者はストレスミスマッチングを解決するために、１次で窒素雰囲気で高温熱処理後に再び低温で２次熱処理をしてストレスを緩和させようと多段階熱処理を遂行した。すなわち、参照符号ｃに示したように１次で７００℃高温の窒素雰囲気で後続熱処理をした後、再び酸素が含まれた雰囲気の４００℃低温で２次後続熱処理を遂行した。このように多段階後続熱処理をした場合のキャパシタンスｃはｂと誤差範囲で似た２１ｆＦ/セルであって、２次後続熱処理によってはキャパシタンスの変化はないことが分かる。そして、漏れ電流特性は図１０で見るように多段階熱処理をした場合に１Ｖ基準で５〜６次数(order)が減少する優秀な効果を示す。
【００３７】
図１１は本発明の後続熱処理に伴う半導体装置のキャパシタの漏れ電流特性を説明するためのグラフである。
具体的に、図１１はキャパシタを製作した後、後続熱処理をした場合の漏れ電流特性である。特に、参照符号ａは７００℃で後続熱処理をした場合であり、ｂは窒素雰囲気の７００℃高温の炉で１次で後続熱処理をし、再び酸素が含まれた４００℃の低温の炉で２次後続熱処理をした本発明の場合である。漏れ電流は図１１で見るように、多段階後続熱処理をした場合ｂが窒素雰囲気で高温でのみ後続熱処理をした場合ａに比べ１Ｖ基準に５〜６次数が減少する優秀な効果を示す。
【００３８】
図１２は本発明に伴う半導体装置のキャパシタの漏れ電流特性を説明するためのグラフである。
具体的に、図１２は第２層間絶縁膜を形成した後、後続熱処理をした場合のキャパシタの漏れ電流特性であり、参照符号ａは６５０℃高温の窒素雰囲気で後続熱処理をした場合であり、ｂは６５０℃高温の窒素雰囲気の炉で１次で後続熱処理をし、酸素が含まれた４００℃低温の炉で２次後続熱処理をした本発明の場合である。これを詳細に説明すれば、第２層間絶縁膜蒸着後の後続熱処理もキャパシタ形成直後(図６のステップ１４０直後）の後続熱処理と同じく多段階に渡り進行する場合ｂが窒素雰囲気における後続熱処理をする場合ａに比べ漏れ電流が減少することが分かる。
【００３９】
以上、実施例を通じて本発明を具体的に説明したが、本発明はこれに限らず、本発明の技術的思想内で当分野で通常の知識でその変形や改良が可能である。
【００４０】
【発明の効果】
前述したように本発明の半導体装置のキャパシタ製造方法によれば、高誘電膜蒸着後、上部電極形成後または層間絶縁膜形成後不活性の高温で１次で後続熱処理をして２次で低温で後続熱処理をしたり、前記高誘電膜蒸着後１次で不活性の高温で後続熱処理をして前記上部電極形成後２次で後続熱処理をする多段階後続熱処理を通じて高誘電膜の誘電率を増やしながらバリヤ膜の酸化を抑制して漏れ電流を省くことができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図である。
【図２】 本発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図である。
【図３】 本発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図である。
【図４】 ．発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図である。
【図５】 本発明の第１実施例による半導体キャパシタの製造方法を説明するための流れ図である。
【図６】 本発明の第２実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。
【図７】 本発明の第３実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。
【図８】 本発明の第４実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。
【図９】 従来の後続熱処理方法にともなう半導体装置のキャパシタのキャパシタンスを説明するために示したグラフである。
【図１０】 本発明の後続熱処理方法にともなう半導体装置のキャパシタのキャパシタンスを説明するために示したグラフである。
【図１１】 本発明の後続熱処理にともなう半導体装置のキャパシタの漏れ電流特性を説明するためのグラフである。
【図１２】 本発明にともなう半導体装置のキャパシタの漏れ電流特性を説明するためのグラフである。
【符号の説明】
１…半導体基板
３…第１層間絶縁膜
５…埋没層
７…金属シリサイド
９ａ…バリヤ膜パターン
１１ａ…第１導電膜パターン
１５…高誘電膜
１７…第２導電膜
１９…第２層間絶縁膜
【発明の属する技術分野】
本発明は半導体装置のキャパシタ製造方法に係り、特に高誘電率の誘電膜(以下、"高誘電膜"と称する)を有する半導体装置のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
半導体装置、例えばＤＲＡＭ半導体装置の集積度が増えるに伴なって制限されたセル面積内でキャパシタとして使われる面積が次第に減少され酸化膜、窒化膜等のような誘電膜を使用し半導体装置の動作に必要なキャパシタンスを得るのが難しくなっている。したがって、キャパシタンスを増やすため、キャパシタのストレージ電極を３次元構造で形成する方法が提案されている。しかし、前記従来の誘電膜ではストレージＮＯＤＥを３次元構造で形成する場合にも高集積半導体装置の素子に必要なキャパシタンスを得るのが難しくなっている。
【０００３】
このような問題を解決するため半導体装置のキャパシタに利用される誘電膜を高誘電膜、例えばＢａＳｒＴｉＯ3 (以下、"ＢＳＴ"と称する)膜に代替する方法が提案された。前記高誘電膜をキャパシタとして採用する場合、後続工程の間に高誘電膜と上下部電極間の反応を抑制して高誘電膜から高いキャパシタンスを得るため上下部電極に貴金属電極を使用すべきである。そして、前記貴金属電極はシリコンと反応性が強いため貴金属電極と高誘電膜間にバリヤ膜を形成すべきである。しかし、前記高誘電膜を実際の半導体装置に採用する時、前記バリヤ膜が後続される工程の間で酸化され電極が短絡されたり漏れ電流が増える問題点がある。
【０００４】
【発明が解決しようとする課題】
したがって、本発明が果たそうとする技術的課題は、高誘電膜をキャパシタに採用する時バリヤ膜の酸化を抑制して漏れ電流を省くことができる半導体装置のキャパシタ製造方法を提供することである。
【０００５】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明は、半導体基板上にバリヤ膜を形成する段階と、前記バリヤ膜上に下部電極、ペロブスカイト構造を有する高誘電膜、上部電極及び層間絶縁膜が順次に形成される半導体装置のキャパシタ製造方法において、前記高誘電膜形成後、前記上部電極形成後または前記層間絶縁膜を形成した後、前記半導体基板を不活性雰囲気の第１温度、例えば６００〜９００℃で後続熱処理をする段階と、前記第１温度で後続熱処理された半導体基板を前記第１温度より低い第２温度、例えば１００〜６００℃の温度で酸素雰囲気において後続熱処理をする段階をさらに含み、前記高誘電膜は（Ｓｒ、Ｔｉ）Ｏ ３ 、（Ｂａ、Ｓｒ）ＴｉＯ ３ 、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ ３ 及び（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ ３ でなされた一群から選択された一つである。
【０００６】
また、本発明は半導体基板上にバリヤ膜、下部電極、ペロブスカイト構造を有する高誘電膜、上部電極及び層間絶縁膜が順次に形成される半導体装置のキャパシタ製造方法において、前記高誘電膜が形成された半導体基板を不活性雰囲気の第１温度、例えば６００〜９００℃で後続熱処理をし、前記上部電極が形成された後半導体基板を前記第１温度で後続熱処理された半導体基板を前記第１温度より低い第２温度、例えば１００〜６００℃の温度で酸素雰囲気において後続熱処理をする段階をさらに含み、前記高誘電膜は（Ｓｒ、Ｔｉ）Ｏ ３ 、（Ｂａ、Ｓｒ）ＴｉＯ ３ 、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ ３ 及び（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ ３ でなされた一群から選択された一つである。
【０００７】
前記高誘電膜は(Ｓｒ、Ｔｉ)Ｏ3 、(Ｂａ、Ｓｒ)ＴｉＯ3 、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3 または(Ｐｂ、Ｌａ)(ＺｒＴｉ)Ｏ3 等のペロブスカイト構造を有する誘電体で形成することができる。前記上部電極及び下部電極はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、ＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金などのペロブスカイト構造を有する伝導体で形成することができる。前記第１温度及び第２温度における後続熱処理は各々別に遂行するか単一工程で遂行できる。
【０００８】
本発明の半導体装置のキャパシタ製造方法によれば、高誘電膜蒸着後、上部電極形成後または層間絶縁膜形成後に不活性雰囲気の高温で後熱処理をした後低温で再び後熱処理をしたり、高誘電膜形成後高温で熱処理をして上部電極形成後低温で後熱処理をして前記高誘電膜の誘電率を増やしながらバリヤ膜の酸化を抑制して漏れ電流を省くことができる。
【０００９】
【発明の実施の形態】
図１ないし図４は本発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図で、図５は本発明の第１実施例による半導体キャパシタの製造方法を説明するための流れ図である。
図１を参照すれば、トランジスタ(図示せず)が形成された半導体基板１、例えばシリコン基板上にコンタクトホール２を有する第１層間絶縁膜３を形成する(ステップ１００)。前記コンタクトホール２は半導体基板１の所定部分、例えば前記トランジスタのソース領域が露出されるように形成される。
【００１０】
図２を参照すれば、前記コンタクトホール２が形成された半導体基板１全面に燐のような不純物がドーピングされた多結晶シリコン膜を蒸着した後、化学機械的研磨をして前記コンタクトホール２に埋没される埋没層５を形成する。次に、前記埋没層５及び第１層間絶縁膜３が形成された基板の全面に金属膜、例えばチタンを蒸着した後熱処理及び蝕刻することによって前記埋没層５上に選択的に金属シリサイド７を形成する。こうすれば、前記コンタクトホール２には埋没層５及び金属シリサイド７でなされたプラグが形成される(ステップ１０５)。
【００１１】
図３を参照すれば、前記プラグが形成された半導体基板１の全面にバリヤ膜９を形成する。前記バリヤ膜９は、前記プラグの構成物質であるシリコンと後に形成される下部電極用第１導電膜１１と反応することを防止する役割をすることであって、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＮ、ＴａＡＬＮまたはＴａＳｉＮなどを用いて形成する。次に、前記バリヤ膜９上に半導体装置のキャパシタの下部電極用第１導電膜１１を形成する(ステップ１１０)。
【００１２】
前記第１導電膜１１は、Ｐｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金、またはＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 等のペロブスカイト構造を有する伝導体で形成する。前記下部電極用第１導電膜１１の構成物質として非酸化性金属を使用する理由は、高温で高誘電膜を形成する時、第１導電膜が酸化されない不活性材料であるためである。次に、前記下部電極用第１導電膜１１上に酸化膜でマスクパターン１３を形成する。
【００１３】
図４を参照すれば、前記マスクパターン１３をマスクとして前記第１導電膜１１及びバリヤ膜９をプラズマ蝕刻してバリヤ膜パターン９ａ及び第１導電膜パターン１１ａを形成する。これで、前記第１導電膜パターン１１ａはキャパシタの下部電極になる（ステップ１１５）。続いて、前記マスクパターン１３を取り除く。続けて、前記下部電極が形成された半導体基板１の全面に高誘電膜１５を４００〜５１０℃の温度条件でスパッタリング方法で４００〜５００Åの厚さに形成する（ステップ１２０）。前記高誘電膜１５は（Ｓｒ、Ｔｉ）Ｏ３、（Ｂａ、Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３または（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ３などのペロブスカイト構造を有する誘電体で形成する。
【００１４】
次に、後述されるようにキャパシタの高いキャパシタンスと低い漏れ電流を得るために高誘電膜１５が形成された半導体基板を多段階の工程で後続熱処理(post anneal)を実施する(ステップ１２５)。これを詳細に説明すれば、先に高誘電膜１５が形成された半導体基板１を１次で第１温度、例えば６００〜９００℃で後続熱処理を遂行する。前記第１温度における後続熱処理は不活性雰囲気、例えば酸素が１００ｐｐｍ以下の窒素雰囲気の炉または急速真空熱処理装置（装備）で遂行する。
【００１５】
次に、前記１次で後続熱処理された半導体基板１を前記第１温度より低い第２温度、例えば１００〜６００℃の酸素雰囲気で２次後続熱処理を実施する。前記第２温度における後続熱処理は炉または急速真空熱処理装置（装備）で遂行する。そして、前記第１温度及び第２温度における後続熱処理は各々別に遂行したりインサイチュで遂行できる。
なお、インサイチュとは、従来別工程として行なわれていた処理を他の工程に組み込み、単一工程として扱うことをいう。
【００１６】
本実施例で、前記多段階の後続熱処理を第１温度と前記第１温度より低い第２温度とで二段階に遂行すると説明したが、前記多段階の後続熱処理を第１温度、第１温度より低い第２温度、第２温度より低い第３温度などの３段階以上に遂行する場合もある。
【００１７】
次に、前記高誘電膜１５上に上部電極用第２導電膜１７を形成してキャパシタを完成する(ステップ１３０)。前記第２導電膜１７は、上部電極としてＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金、またはＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 などのペロブスカイト構造を有する伝導体で形成する。続けて、前記上部電極１７が形成された半導体基板１の全面に第２層間絶縁膜１９を形成する(ステップ１３５)。
以後の製造工程は一般的な半導体装置製造工程に従う。
【００１８】
図６は本発明の第２実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。
図６で第１実施例の図１ないし図５と同一な参照番号は同一な部材を示す。本発明の第２実施例は、多段階熱処理段階を上部電極を形成した後遂行することを除いては第１実施例と同一である。具体的に、半導体基板１上に第１実施例の図１ないし図４と同一なステップ１００〜１２０を遂行して下部電極、高誘電膜１５などを同一に形成する。前記高誘電膜１５は(Ｓｒ、Ｔｉ)Ｏ3 、(Ｂａ、Ｓｒ)ＴｉＯ3 、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3 または(Ｐｂ、Ｌａ)(ＺｒＴｉ)Ｏ3 などのペロブスカイト構造を有する誘電体で形成する。
【００１９】
次に、前記高誘電膜１５上に第１実施例のステップ１３０のように上部電極１７を形成する(ステップ１４０)。前記上部電極１７はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、ＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金などのペロブスカイト構造を有する伝導体で形成する。
【００２０】
次に、後述されるようにキャパシタの高いキャパシタンスと低い漏れ電流を得るために上部電極１７が形成された半導体基板１を多段階の工程で後続熱処理を実施する(ステップ１４５)。これを詳細に説明すれば、先に上部電極１７が形成された半導体基板１を１次で第１温度、例えば６００〜９００℃で後続熱処理を遂行する。前記第１温度における後続熱処理は不活性雰囲気、例えば酸素が１００ｐｐｍ以下の窒素雰囲気で炉または急速真空熱処理装置で遂行する。次に、前記１次で後続熱処理された半導体基板１を前記第１温度より低い第２温度、例えば１００〜６００℃で２次後続熱処理を実施する。前記第２温度における後続熱処理は炉または急速真空熱処理装置で遂行する。そして、前記第１温度及び第２温度における後続熱処理は各々別に遂行したりインサイチュで遂行できる。本実施例で、前記多段階の後続熱処理を第１温度と前記第１温度より低い第２温度で二段階に遂行すると説明したが、前記多段階の後続熱処理を第１温度、第１温度より低い第２温度、第２温度より低い第３温度などの３段階以上に遂行する場合もある。
【００２１】
続けて、前記下部電極、高誘電膜１５及び上部電極１７が形成された半導体基板１の全面に第２層間絶縁膜１９を形成する(ステップ１５０)。以後の製造工程は一般的な半導体装置製造工程に従う。
【００２２】
図７は、本発明の第３実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。図７で第１実施例の図１ないし図５と同一な参照番号は同一な部材を示す。本発明の第３実施例は多段階熱処理を第２層間絶縁膜を形成した後遂行することを除いては第１実施例と同一である。
【００２３】
具体的に、半導体基板１上に第１実施例の図１ないし図４の工程ステップ１００〜１２０のように下部電極、高誘電膜１５などを形成する(ステップ１２０)。次に、前記高誘電膜１５上に第１実施例のステップ１３０のように上部電極１７を形成する(ステップ１５５)。前記高誘電膜１５は(Ｓｒ、Ｔｉ)Ｏ3 、(Ｂａ、Ｓｒ)ＴｉＯ3 、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3 または(Ｐｂ、Ｌａ)(ＺｒＴｉ)Ｏ3 などのペロブスカイト構造を有する誘電体で形成する。また、前記上部電極１７はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、ＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金などのペロブスカイト構造を有する伝導体で形成する。
【００２４】
続けて、前記上部電極１７が形成された半導体基板１の全面に第２層間絶縁膜１９を形成する(ステップ１６０)。次に、後述されるようにキャパシタの高いキャパシタンスと低い漏れ電流を得るために第２層間絶縁膜１９が形成された半導体基板１を多段階の工程で後続熱処理を実施する(ステップ１６５)。これを詳細に説明すれば、先に第２層間絶縁膜１９が形成された半導体基板１を１次で第１温度、例えば６００〜９００℃で後続熱処理を遂行する。前記第１温度における後続熱処理は不活性雰囲気、例えば酸素が１００ｐｐｍ以下の窒素雰囲気で炉または急速真空熱処理装置で遂行する。
【００２５】
次に、前記１次で後続熱処理された半導体基板を前記第１温度より低い第２温度、例えば１００〜６００℃で２次後続熱処理を実施する。前記第２温度における後続熱処理は酸素が含まれた雰囲気で炉または急速真空熱処理装置で遂行する。そして、前記第１温度及び第２温度における後続熱処理は各々別に遂行したりインサイチュで遂行できる。本実施例で、前記多段階の後続熱処理を第１温度と前記第１温度より低い第２温度で二段階に遂行すると説明したが、前記多段階の後続熱処理を第１温度、第１温度より低い第２温度、第２温度より低い第３温度などの３段階以上に遂行する場合もある。以後の製造工程は一般的な半導体装置製造工程に従う。
【００２６】
図８は本発明の第４実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。図８で第１実施例の図１ないし図５と同一な参照番号は同一な部材を示す。本発明の第４実施例は、熱処理を高誘電膜を形成した第１温度で熱処理をした後に、上部電極を形成した後第２温度で熱処理をすることを除いては第１実施例と同一である。
【００２７】
具体的に、半導体基板１上に第１実施例の図１ないし図４及び工程ステップ１００〜１２０のように下部電極、高誘電膜１５などを形成する(ステップ１２０)。次に、高誘電膜１５が形成された半導体基板１を１次で第１温度、例えば６００〜９００℃で後続熱処理を遂行する(ステップ１７０)。前記第１温度における後続熱処理は不活性雰囲気、例えば酸素が１００ｐｐｍ以下の窒素雰囲気で炉または急速真空熱処理装備で遂行する。次に、前記高誘電膜１５上に第１実施例のステップ１３０のように上部電極１７を形成する(ステップ１７５)。前記高誘電膜１５は(Ｓｒ、Ｔｉ)Ｏ3 、(Ｂａ、Ｓｒ)ＴｉＯ3 、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3 または(Ｐｂ、Ｌａ)(ＺｒＴｉ)Ｏ3 などのペロブスカイト構造を有する誘電体で形成する。また、前記上部電極１７は、Ｐｔ、Ｒｕ、Ｉｒ、ＩｒＯ2 、ＲｕＯ2 、ＳｒＲｕＯ3 、ＣａＳｒＲｕＯ3 、ＢａＳｒＲｕＯ3 、Ｐｔを含む合金、Ｒｕを含む合金またはＩｒを含む合金などのペロブスカイト構造を有する伝導体で形成する。
【００２８】
次に、前記上部電極形成後、１次で後続熱処理された半導体基板１を前記第１温度より低い第２温度、例えば１００〜６００℃の酸素雰囲気で２次後続熱処理を実施する(ステップ１８０)。前記第２温度における後続熱処理は炉または急速真空熱処理装置で遂行する。本実施例で、前記多段階の後続熱処理を第１温度と前記第１温度より低い第２温度で二段階で遂行すると説明したが、前記多段階の後続熱処理を第１温度、第１温度より低い第２温度、第２温度より低い第３温度などの３段階以上に遂行する場合もある。
【００２９】
続けて、前記上部電極１７が形成された半導体基板１の全面に第２層間絶縁膜１９を形成する(ステップ１８５)。以後の製造工程は一般的な半導体装置製造工程に従う。
【００３０】
ここで、本発明の一例によって半導体装置のキャパシタを製造する場合キャパシタンス及び漏れ電流特性を説明する。
図９は従来の後続熱処理方法にともなう半導体装置のキャパシタのキャパシタンスを説明するために示したグラフである。
【００３１】
具体的に、図９は高誘電膜の一例でＢＳＴ膜を４００℃で４００Åの厚さで蒸着した場合でありセル当キャパシタンスを示したグラフである。特に参照符号ａはキャパシタ形成(図６のステップ１４０)直後に、ｂは酸素が含まれた雰囲気の５５０℃炉で後続熱処理した後、ｃは酸素が含まれた雰囲気の６５０℃の炉で後続熱処理をした場合である。
【００３２】
これを詳細に説明すれば、キャパシタを形成した直後にキャパシタのキャパシタンスａは約５ｆＦ/セルであったが、５５０℃の酸素雰囲気で後続熱処理をした場合のキャパシタンスｂは１６.５ｆＦ/セルに増える。しかし、６５０℃の酸素雰囲気で後続熱処理をした場合のキャパシタンスｃはバリヤ膜が酸化されてキャパシタンスが１ｆＦ/セル以下に現れるために高誘電膜キャパシタの固有な特性が現れない。
【００３３】
これにより、バリヤ膜が酸化されない温度における後続熱処理はキャパシタンスがある程度増えるが、バリヤ膜が酸化される高温の後続熱処理はバリヤ膜の酸化のためキャパシタンスが減少する。それゆえに、実際のキャパシタに高誘電膜を適用する場合には、バリヤ膜の酸化を抑制できる高温熱処理方法が必要である。
【００３４】
図１０は本発明の後続熱処理方法に伴う半導体装置のキャパシタのキャパシタンスを説明するために示したグラフである。
具体的に、図１０は高誘電膜の一例でＢＳＴ膜を４５０℃で４００Åを蒸着した場合のキャパシタのセル当りのキャパシタンスを示す。ここで、参照符号ａはキャパシタ形成直後、ｂは酸素が１００ｐｐｍ以下の窒素雰囲気の７００℃の炉で後続熱処理をした場合であり、ｃはｂのように１次で窒素雰囲気の７００℃高温の炉で後続熱処理をした後再びキャパシタを酸素が含まれた４００℃低温の炉で２次で後続熱処理をした本発明の場合である。
【００３５】
これを詳細に説明すれば、図１０に説明されたＢＳＴ膜の蒸着温度が図９に説明されたキャパシタ蒸着温度に比べて高くてキャパシタ形成直後キャパシタンスａは図９の場合より増えて７.５ｆＦ/セルの値を見せる。また、酸素が含まれない窒素雰囲気で後続熱処理をしたキャパシタのキャパシタンスｂはバリヤ膜が酸化されず２１ｆＦ/セルと大きい値を示す。以上で見るように、ＢＳＴ膜を実際キャパシタに適用する過程ではバリヤ膜の酸化が起きない雰囲気で後続熱処理をすることによって高いキャパシタンス値を得ることができる。
【００３６】
しかし、本発明者は参照符号ｂのように高温でキャパシタを熱処理する場合にはキャパシタンスは増えるものの、後の図１１に説明されるように漏れ電流の値が大きくて信頼性のあるキャパシタンスを得られない短所がわかった。このような漏れ電流増加は、高温熱処理過程でＢＳＴ膜と上下部電極間のストレス変化によるストレスミスマッチング(mismatching)によったことに見なされる。したがって、本発明者はストレスミスマッチングを解決するために、１次で窒素雰囲気で高温熱処理後に再び低温で２次熱処理をしてストレスを緩和させようと多段階熱処理を遂行した。すなわち、参照符号ｃに示したように１次で７００℃高温の窒素雰囲気で後続熱処理をした後、再び酸素が含まれた雰囲気の４００℃低温で２次後続熱処理を遂行した。このように多段階後続熱処理をした場合のキャパシタンスｃはｂと誤差範囲で似た２１ｆＦ/セルであって、２次後続熱処理によってはキャパシタンスの変化はないことが分かる。そして、漏れ電流特性は図１０で見るように多段階熱処理をした場合に１Ｖ基準で５〜６次数(order)が減少する優秀な効果を示す。
【００３７】
図１１は本発明の後続熱処理に伴う半導体装置のキャパシタの漏れ電流特性を説明するためのグラフである。
具体的に、図１１はキャパシタを製作した後、後続熱処理をした場合の漏れ電流特性である。特に、参照符号ａは７００℃で後続熱処理をした場合であり、ｂは窒素雰囲気の７００℃高温の炉で１次で後続熱処理をし、再び酸素が含まれた４００℃の低温の炉で２次後続熱処理をした本発明の場合である。漏れ電流は図１１で見るように、多段階後続熱処理をした場合ｂが窒素雰囲気で高温でのみ後続熱処理をした場合ａに比べ１Ｖ基準に５〜６次数が減少する優秀な効果を示す。
【００３８】
図１２は本発明に伴う半導体装置のキャパシタの漏れ電流特性を説明するためのグラフである。
具体的に、図１２は第２層間絶縁膜を形成した後、後続熱処理をした場合のキャパシタの漏れ電流特性であり、参照符号ａは６５０℃高温の窒素雰囲気で後続熱処理をした場合であり、ｂは６５０℃高温の窒素雰囲気の炉で１次で後続熱処理をし、酸素が含まれた４００℃低温の炉で２次後続熱処理をした本発明の場合である。これを詳細に説明すれば、第２層間絶縁膜蒸着後の後続熱処理もキャパシタ形成直後(図６のステップ１４０直後）の後続熱処理と同じく多段階に渡り進行する場合ｂが窒素雰囲気における後続熱処理をする場合ａに比べ漏れ電流が減少することが分かる。
【００３９】
以上、実施例を通じて本発明を具体的に説明したが、本発明はこれに限らず、本発明の技術的思想内で当分野で通常の知識でその変形や改良が可能である。
【００４０】
【発明の効果】
前述したように本発明の半導体装置のキャパシタ製造方法によれば、高誘電膜蒸着後、上部電極形成後または層間絶縁膜形成後不活性の高温で１次で後続熱処理をして２次で低温で後続熱処理をしたり、前記高誘電膜蒸着後１次で不活性の高温で後続熱処理をして前記上部電極形成後２次で後続熱処理をする多段階後続熱処理を通じて高誘電膜の誘電率を増やしながらバリヤ膜の酸化を抑制して漏れ電流を省くことができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図である。
【図２】 本発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図である。
【図３】 本発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図である。
【図４】 ．発明の第１実施例による高誘電膜を有する半導体装置のキャパシタ製造方法を説明するための断面図である。
【図５】 本発明の第１実施例による半導体キャパシタの製造方法を説明するための流れ図である。
【図６】 本発明の第２実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。
【図７】 本発明の第３実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。
【図８】 本発明の第４実施例による半導体装置のキャパシタ製造方法を説明するための流れ図である。
【図９】 従来の後続熱処理方法にともなう半導体装置のキャパシタのキャパシタンスを説明するために示したグラフである。
【図１０】 本発明の後続熱処理方法にともなう半導体装置のキャパシタのキャパシタンスを説明するために示したグラフである。
【図１１】 本発明の後続熱処理にともなう半導体装置のキャパシタの漏れ電流特性を説明するためのグラフである。
【図１２】 本発明にともなう半導体装置のキャパシタの漏れ電流特性を説明するためのグラフである。
【符号の説明】
１…半導体基板
３…第１層間絶縁膜
５…埋没層
７…金属シリサイド
９ａ…バリヤ膜パターン
１１ａ…第１導電膜パターン
１５…高誘電膜
１７…第２導電膜
１９…第２層間絶縁膜
Claims (13)
- 半導体基板上にバリヤ膜を形成する段階と、
前記バリヤ膜上に下部電極を形成する段階と、
前記下部電極上にペロブスカイト構造を有する高誘電膜を形成する段階と、
前記下部電極及び高誘電膜が形成された半導体基板を不活性雰囲気において６００〜９００℃の第１温度で後続熱処理をする段階と、
前記第１温度で後続熱処理された半導体基板を前記第１温度より低い１００〜６００℃の第２温度で酸素雰囲気において後続熱処理をする段階と、
前記第１温度及び第２温度で後続熱処理された半導体基板の高誘電膜上に上部電極を形成する段階と、を含み、
前記高誘電膜は（Ｓｒ、Ｔｉ）Ｏ３、（Ｂａ、Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３及び（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ３でなされた一群から選択された一つである、半導体装置のキャパシタ製造方法。 - 前記上部電極及び下部電極はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、ＣａＳｒＲｕＯ３、ＢａＳｒＲｕＯ３、Ｐｔを含む合金、Ｒｕを含む合金及びＩｒを含む合金でなされた一群から選択された一つである、請求項１に記載の半導体装置のキャパシタ製造方法。
- 前記第１温度及び第２温度における後続熱処理は各々別に遂行するか単一工程で遂行する、請求項１または２に記載の半導体装置のキャパシタ製造方法。
- 半導体基板上にバリヤ膜を形成する段階と、
前記バリヤ膜上に下部電極を形成する段階と、
前記下部電極上にペロブスカイト構造を有する高誘電膜を形成する段階と、
前記高誘電膜上に上部電極を形成する段階と、
前記上部電極が形成された半導体基板を不活性雰囲気において６００〜９００℃の第１温度で後続熱処理する段階と、
前記第１温度で後続熱処理された半導体基板を前記第１温度より低い１００〜６００℃の第２温度で酸素雰囲気において後続熱処理する段階と、を含み、
前記高誘電膜は（Ｓｒ、Ｔｉ）Ｏ３、（Ｂａ、Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３及び（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ３でなされた一群から選択された一つである、半導体装置のキャパシタ製造方法。 - 前記上部電極及び下部電極はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、ＣａＳｒＲｕＯ３、ＢａＳｒＲｕＯ３、Ｐｔを含む合金、Ｒｕを含む合金及びＩｒを含む合金でなされた一群から選択された一つである、請求項４に記載の半導体装置のキャパシタ製造方法。
- 前記第１温度及び第２温度における後続熱処理は各々別に遂行するか単一工程で遂行する、請求項４または５に記載の半導体装置のキャパシタ製造方法。
- 半導体基板上にバリヤ膜を形成する段階と、
前記バリヤ膜上に下部電極を形成する段階と、
前記下部電極上にペロブスカイト構造を有する高誘電膜を形成する段階と、
前記高誘電膜上に上部電極を形成する段階と、
前記上部電極上に層間絶縁膜を形成する段階と、
前記層間絶縁膜が形成された半導体基板を不活性雰囲気において６００〜９００℃の第１温度で後続熱処理する段階と、
前記第１温度で後続熱処理された半導体基板を前記第１温度より低い１００〜６００℃の第２温度で酸素雰囲気において後続熱処理する段階と、を含み、
前記高誘電膜は（Ｓｒ、Ｔｉ）Ｏ３、（Ｂａ、Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３及び（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ３でなされた一群から選択された一つである、半導体装置のキャパシタ製造方法。 - 前記上部電極及び下部電極はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、ＣａＳｒＲｕＯ３、ＢａＳｒＲｕＯ３、Ｐｔを含む合金、Ｒｕを含む合金及びＩｒを含む合金でなされた一群から選択された一つである、請求項７に記載の半導体装置のキャパシタ製造方法。
- 前記第１温度及び第２温度における後続熱処理は各々別に遂行するか単一工程で遂行する、請求項７または８に記載の半導体装置のキャパシタ製造方法。
- 半導体基板上にバリヤ膜、下部電極、ペロブスカイト構造を有する高誘電膜、上部電極及び層間絶縁膜が順次に形成される半導体装置のキャパシタ製造方法において、
前記高誘電膜形成後、前記上部電極形成後または前記層間絶縁膜を形成した後前記半導体基板を不活性雰囲気において６００〜９００℃の第１温度で後続熱処理する段階と、
前記第１温度で後続熱処理された半導体基板を前記第１温度より低い１００〜６００℃の第２温度で酸素雰囲気において後続熱処理する段階と、を含み、
前記高誘電膜は（Ｓｒ、Ｔｉ）Ｏ３、（Ｂａ、Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３及び（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ３でなされた一群から選択された一つである、半導体装置のキャパシタ製造方法。 - 前記上部電極及び下部電極はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、ＣａＳｒＲｕＯ３、ＢａＳｒＲｕＯ３、Ｐｔを含む合金、Ｒｕを含む合金及びＩｒを含む合金でなされた一群から選択された一つであることを特徴とする請求項１０に記載の半導体装置のキャパシタ製造方法。
- 半導体基板上にバリヤ膜を形成する段階と、
前記バリヤ膜上に下部電極を形成する段階と、
前記下部電極上にペロブスカイト構造を有する高誘電膜を形成する段階と、
前記下部電極及び高誘電膜が形成された半導体基板を不活性雰囲気において６００〜９００℃の第１温度で後続熱処理する段階と、
前記高誘電膜上に上部電極を形成する段階と、
前記上部電極が形成された半導体基板を前記第１温度より低い１００〜６００℃の第２温度で酸素雰囲気において後続熱処理する段階と、
前記上部電極上に層間絶縁膜を形成する段階と、を含み、
前記高誘電膜は（Ｓｒ、Ｔｉ）Ｏ３、（Ｂａ、Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３及び（Ｐｂ、Ｌａ）（ＺｒＴｉ）Ｏ３でなされた一群から選択された一つである、半導体装置のキャパシタ製造方法。 - 前記上部電極及び下部電極はＰｔ、Ｒｕ、Ｉｒ、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、ＣａＳｒＲｕＯ３、ＢａＳｒＲｕＯ３、Ｐｔを含む合金、Ｒｕを含む合金及びＩｒを含む合金でなされた一群から選択された一つであることを特徴とする請求項１２に記載の半導体装置のキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980010584A KR100284737B1 (ko) | 1998-03-26 | 1998-03-26 | 고유전율의유전막을갖는반도체장치의커패시터제조방법 |
| KR98P10584 | 1998-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297964A JPH11297964A (ja) | 1999-10-29 |
| JP4925494B2 true JP4925494B2 (ja) | 2012-04-25 |
Family
ID=19535450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28397398A Expired - Fee Related JP4925494B2 (ja) | 1998-03-26 | 1998-10-06 | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6828190B2 (ja) |
| JP (1) | JP4925494B2 (ja) |
| KR (1) | KR100284737B1 (ja) |
| CN (1) | CN1159763C (ja) |
| DE (1) | DE19841402B4 (ja) |
| GB (1) | GB2335790B (ja) |
| TW (1) | TW408449B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3317295B2 (ja) | 1999-12-16 | 2002-08-26 | 日本電気株式会社 | 容量素子の製造方法 |
| KR100349693B1 (ko) * | 1999-12-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 형성 방법 |
| JP2001217403A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR100360413B1 (ko) * | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
| DE10132430B4 (de) * | 2001-07-04 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche |
| US6794238B2 (en) * | 2001-11-07 | 2004-09-21 | Micron Technology, Inc. | Process for forming metallized contacts to periphery transistors |
| KR100798788B1 (ko) * | 2001-12-14 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 루테늄 전하저장전극 형성 방법 |
| EP1516355A2 (en) * | 2002-05-28 | 2005-03-23 | Kabushiki Kaisha Toshiba | Ferroelectric capacitor and method of manufacturing the same |
| KR100450681B1 (ko) * | 2002-08-16 | 2004-10-02 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 및 그 제조 방법 |
| US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
| KR100601959B1 (ko) | 2004-07-28 | 2006-07-14 | 삼성전자주식회사 | Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 |
| CN109192653B (zh) * | 2018-08-16 | 2020-12-22 | 华南师范大学 | 一种高介电氧化镧薄膜及其制备方法和应用 |
| KR102314131B1 (ko) * | 2020-01-16 | 2021-10-18 | 한양대학교 산학협력단 | 강유전체 커패시터 소자 및 그 제조 방법 |
| KR20220164862A (ko) | 2021-06-04 | 2022-12-14 | 한양대학교 산학협력단 | 강유전체 박막을 포함하는 3차원 반도체 메모리 장치 및 이의 제조 방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| US5614018A (en) * | 1991-12-13 | 1997-03-25 | Symetrix Corporation | Integrated circuit capacitors and process for making the same |
| JP3219856B2 (ja) * | 1992-07-17 | 2001-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
| JP3141553B2 (ja) * | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH08502859A (ja) * | 1992-10-23 | 1996-03-26 | シメトリックス・コーポレイション | 層状の超格子物質を有する集積回路およびその製造方法 |
| JP2845727B2 (ja) * | 1993-08-05 | 1999-01-13 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| JPH0982915A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
| KR0165484B1 (ko) | 1995-11-28 | 1999-02-01 | 김광호 | 탄탈륨산화막 증착 형성방법 및 그 장치 |
| KR100189982B1 (ko) * | 1995-11-29 | 1999-06-01 | 윤종용 | 고유전체 캐패시터의 제조방법 |
| JPH09232536A (ja) * | 1996-02-27 | 1997-09-05 | Nec Corp | 半導体記憶装置の製造方法 |
| US5721171A (en) * | 1996-02-29 | 1998-02-24 | Micron Technology, Inc. | Method for forming controllable surface enhanced three dimensional objects |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| JPH09321237A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Corp | 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 |
| US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
| JP3543916B2 (ja) * | 1997-12-24 | 2004-07-21 | シャープ株式会社 | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 |
| JP3225913B2 (ja) * | 1998-01-28 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
-
1998
- 1998-03-26 KR KR1019980010584A patent/KR100284737B1/ko not_active IP Right Cessation
- 1998-08-20 GB GB9818206A patent/GB2335790B/en not_active Expired - Fee Related
- 1998-08-28 CN CNB981185118A patent/CN1159763C/zh not_active Expired - Fee Related
- 1998-09-01 TW TW087114458A patent/TW408449B/zh not_active IP Right Cessation
- 1998-09-10 DE DE19841402A patent/DE19841402B4/de not_active Expired - Fee Related
- 1998-10-06 JP JP28397398A patent/JP4925494B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-26 US US09/276,803 patent/US6828190B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020177273A1 (en) | 2002-11-28 |
| GB2335790B (en) | 2003-02-05 |
| US6828190B2 (en) | 2004-12-07 |
| KR19990075997A (ko) | 1999-10-15 |
| CN1230784A (zh) | 1999-10-06 |
| TW408449B (en) | 2000-10-11 |
| CN1159763C (zh) | 2004-07-28 |
| GB2335790A (en) | 1999-09-29 |
| KR100284737B1 (ko) | 2001-03-15 |
| DE19841402A1 (de) | 1999-09-30 |
| DE19841402B4 (de) | 2007-12-06 |
| GB9818206D0 (en) | 1998-10-14 |
| JPH11297964A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144060A (en) | Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature | |
| US6744092B2 (en) | Semiconductor memory device capable of preventing oxidation of plug and method for fabricating the same | |
| JP4925494B2 (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| KR100379527B1 (ko) | 커패시터의 제조방법 | |
| US6180482B1 (en) | Method for manufacturing high dielectric capacitor | |
| KR20000045865A (ko) | 플러그를 갖는 커패시터의 하부전극 형성방법 | |
| JP3242732B2 (ja) | キャパシタ | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100624904B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| KR100358063B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100359785B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100646947B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JP2017123388A (ja) | 半導体装置及びその製造方法 | |
| KR100209377B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100604668B1 (ko) | 콘케이브형 캐패시터를 포함하는 반도체소자 및 그 제조방법 | |
| KR100685631B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100580747B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| KR100503963B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100671634B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2927252B2 (ja) | 薄膜キャパシタの製造方法 | |
| KR19990006057A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20020053967A (ko) | 캐패시터 제조 방법 | |
| KR20030060154A (ko) | 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110727 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |