CN1159763C - 具有高介电常数介质层的半导体器件电容器的制造方法 - Google Patents
具有高介电常数介质层的半导体器件电容器的制造方法 Download PDFInfo
- Publication number
- CN1159763C CN1159763C CNB981185118A CN98118511A CN1159763C CN 1159763 C CN1159763 C CN 1159763C CN B981185118 A CNB981185118 A CN B981185118A CN 98118511 A CN98118511 A CN 98118511A CN 1159763 C CN1159763 C CN 1159763C
- Authority
- CN
- China
- Prior art keywords
- temperature
- annealing
- dielectric layer
- high dielectric
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000003990 capacitor Substances 0.000 title claims description 62
- 238000000034 method Methods 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000003860 storage Methods 0.000 claims abstract description 22
- 238000000137 annealing Methods 0.000 claims description 105
- 238000002360 preparation method Methods 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 229910004121 SrRuO Inorganic materials 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910000575 Ir alloy Inorganic materials 0.000 claims 1
- 229910001260 Pt alloy Inorganic materials 0.000 claims 1
- 229910000929 Ru alloy Inorganic materials 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 3
- 239000011261 inert gas Substances 0.000 abstract description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 28
- 229910045601 alloy Inorganic materials 0.000 description 18
- 239000000956 alloy Substances 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 16
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- 229910052757 nitrogen Inorganic materials 0.000 description 14
- 239000010936 titanium Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
制造半导体器件电容器的方法，其中在半导体衬底上相继制备有存储电极，高介质层，平板电极和中间介质层，该方法的步骤为：淀积高介质层，制备平板电极或中间介质层后对半导体衬底在第一温度惰性气氛下后退火，然后对半导体衬底在第二温度下后退火，或者制备高介质层后对半导体衬底在第一温度下后退火，然后制备平板电极后在第二温度下后退火。第一温度为600～900℃，第二温度为100～600℃。因此增加了高介质层的介电常数，降低了漏电流。
Description
本发明涉及制造电容器的方法，更具体的涉及制造具有高介电常数的介质层(高介质层)的电容器的方法。
随着动态随机存取存储器半导体器件的集成度的增加，用作电容器的区域减小至限定的单元面积，采用诸如氧化层和氮化层作为介质层难于获得为半导体器件工作所需的电容量。为了增加电容量，已经提出了以三维结构制备电容器的存储电极的方法。然而，即使采用了三维存储电极，利用常规介质层仍然难于获得高集成半导体器件所需的电容量。
为解决上述问题，对半导体器件电容器已提出采用高介质层，例如(Ba，Sr)TiO3[BST]层的方法。如果为电容器提供高介质层，必须采用稀有金属电极作为平板和存储电极，这是为了在连续加工过程中借助于抑制高介质层与平板和存储电极的反应而获得高电容量。稀有金属电极还与硅有强烈反应，所以在稀有金属电极与高介质层之间必须制备阻挡层。然而，若为半导体器件提供高介质层，在连续加工过程中阻挡层被氧化因而使电极短路或使漏电流增大。
为解决上述问题，本发明的目的是提供制造半导体器件电容器的方法，其中在为电容器提供高介质层时避免阻挡层被氧化并减小漏电流。
因此，为达到上述目的，制造半导体器件电容器(其中在半导体衬底上相继形成存储电极，高介质层，平板电极以及中间介质层)的方法包括以下步骤：制备高介质层，平板电极或中间介质层，之后在惰性气氛下于第一温度，例如600～900℃进行半导体衬底的后退火；然后于低于第一温度的第二温度，例如100～600℃进行半导体衬底的后退火。
另外，制造半导体器件电容器(其中在半导体衬底上相继形成存储电极，高介质层，平板电极以及中间介质层)的方法包括以下步骤：对制备有高介质层的半导体衬底在惰性气氛下于第一温度，例如600～900℃进行后退火；然后在制备平板电极后于低于第一温度的第二温度，例如100～600℃进行半导体衬底的后退火。
高介质层可用具有钙钛矿结构诸如(Sr，Ti)O3，(Ba，Sr)TiO3，Pb(Zr，Ti)O3或(Pb，La)(ZrTi)O3的介质材料制备。平板电极和存储电极可用Pt，Ru，Ir，IrO2，RuO2，具有钙钛矿结构诸如SrRuO3，CaSrRuO3，BaSrRuO3的导电材料，含Pt的合金，含有Ru的合金，或含有Ir的合金制备。在第一和第二温度的后退火可分别执行或者在原位进行。另外，在第一和第二温度的后退火也可在炉子中进行或者在快速真空热退火装置中进行。
按照本发明制造半导体器件电容器的方法，淀积高介质层，制备平板电极或中间介质层后在惰性气氛下进行高温后退火，然后进行低温后退火，或者是制备高介质层后进行高温后退火，然后在制备平板电极后进行低温后退火，以此来增大高介质层的介电常数并抑制阻挡层的氧化，从而降低漏电流。
借助于参照附图来详细描述本发明的最佳实施例将使本发明的上述目的和优点变得更清楚，其中：
图1至图4为按照本发明第一实施例说明制造半导体器件电容器的方法的剖面图。
图5为按照本发明第一实施例说明制造半导体器件电容器的方法的流程。
图6为按照本发明第二实施例说明制造半导体器件电容器的方法的流程。
图7为按照本发明第三实施例说明制造半导体器件电容器的方法的流程。
图8为按照本发明第四实施例说明制造半导体器件电容器的方法的流程。
图9图示说明由常规后退火方法制备的半导体器件电容器的电容量。
图10图示说明由本发明后退火方法制备的半导体器件电容器的电容量。
图11图示说明按照本发明后退火方法的半导体器件电容器的漏电流特性。
图12图示说明按照本发明的半导体器件电容器的漏电流特性。
图1至图4为按照本发明第一实施例说明具有高介质层的半导体器件电容器的制造方法的剖面图。图5为按照本发明第一实施例说明制造半导体器件电容器的方法的流程。
参照图1，在制备有晶体管(未示出)的半导体衬底1，例如硅衬底上制备带有接触孔2的第一中间介质层3(步骤100)。接触孔2制备成使半导体衬底1的预定部位例如晶体管的源区暴露。
参照图2，在制备有接触孔2的半导体衬底1的整个表面上淀积掺诸如杂质磷的多晶硅层，然后对已淀积多晶硅层的所得结构进行化学/机械抛光从而形成接触孔2中的隐埋层5。然后，在制备有第一中间介质层3和隐埋层5的衬底的整个表面上淀积金属层，例如钛，对已淀积钛的所得结构进行退火和腐蚀，从而选择性地在隐埋层5上形成金属硅化物7。这样，在接触孔2中制备了由隐埋层5和金属硅化物7组成的栓(步骤105)。
参照图3，在制备有栓的半导体衬底1的整个表面上制备阻挡层9。阻挡层9防止栓的硅与用于制备存储电极的第一导电层11发生反应。阻挡层9由Ti，TiN，TiAlN，TiSiN，TaN，TaAlN或TaSiN形成。然后，在阻挡层9上制备用于半导体器件的存储电极的第一导电层11(步骤110)。第一导电层11由Pt，Ru，Ir，IrO2，RuO2，具有钙钛矿结构诸如SrRuO3，CaSrRuO3，BaSrRuO3的导电材料，含有Pt的合金，含有Ru的合金，或含有Ir的合金形成。这是因为上述非氧化的金属是惰性材料，当在高温下制备高介质层时能防止第一导电层11氧化。然后，在用于存储电极的第一导电层11上制备氧化层掩模图形13。
参照图4，用掩模图形13作为掩模对第一导电层11和阻挡层9进行等离子体刻蚀从而形成阻挡层图形9a和第一导电层图形11a。这样，阻挡层图形9a和第一导电层图形11a成为电容器的存储电极14(步骤115)。接着，去除掩模图形13。利用400～510℃温度下的溅射在制备有存储电极的半导体衬底1的整个表面上制备厚度为400～500埃的高介质层15(步骤120)。高介质层15由具有钙钛矿结构，诸如(Sr，Ti)O3，(Ba，Sr)TiO3，Pb(Zr，Ti)O3，或(Pb，La)(ZrTi)O3的介质材料形成。
然后，为了获得高电容量和低漏电流的电容器，对制备有高介质层15的半导体衬底进行后退火(步骤125)。详细而言，对制备有高介质层15的半导体衬底1在第一温度，例如600～900℃下进行第一次后退火。这个在第一温度下的初始后退火是在一种惰性气氛，例如含有≤100ppm氧的氮气氛下于炉子或快速真空热退火装置中进行的。然后，经初始后退火的半导体衬底1在温度低于第一温度的第二温度，例如100～600℃的氧气氛下再次后退火。这个在第二温度的二次后退火也在炉子或快速真空热退火装置中进行。另外，在第一和第二温度的后退火为分别进行或在原位进行。本实施例中在二个温度作为两步进行的后退火也可在三个或更多个温度下进行多步，那三个温度为第一温度，低于第一温度的第二温度，以及低于第二温度的第三温度。
然后，在高介质层15上制备用于平板电极的第二导电层17，从而完成电容器(步骤130)。用于平板电极的第二导电层17由Pt，Ru，Ir，IrO2，RuO2，具有钙钛矿结构诸如SrRuO3，CaSrRuO3，BaSrRuO3的导电材料，含有Pt的合金，含有Ru的合金或含有Ir的合金形成。接着，在制备有平板电极17的半导体衬底1的整个表面上制备第二中间介质层19(步骤135)。然后，用与制造半导体器件的常规方法相同的方式进行后续加工。
图6为按照本发明第二实施例说明制造半导体器件电容器的方法的流程。
与图1至图5中相同的参考数代表相同的元件。除了在形成平板电极后进行多步退火以外，本发明的第二实施例与第一实施例是相同的。详细而言，在半导体衬底1上进行第一实施例图1至图4的步骤100～120，从而制备与第一实施例相同的存储电极和高介质层15。高介质层15由具有钙钛矿结构诸如(Sr，Ti)O3，(Ba，Sr)TiO3，Pb(Zr，Ti)O3，或(Pb，La)(ZrTi)O3的介质材料形成。
然后，以与第一实施例的步骤130相同的方法在高介质层15上制备平板电极17(步骤140)。平板电极17由Pt，Ru，Ir，IrO2，RuO2，具有钙钛矿结构诸如SrRuO3，CaSrRuO3，BaSrRuO3的导电材料，含有Pt的合金，含有Ru的合金或含有Ir的合金形成。
为了获得高电容量和低漏电流的电容器，对制备有平板电极17的半导体衬底1进行多步后退火(步骤145)。详细而言，制备有平板电极17的半导体衬底1在第一温度，例如600～900℃进行第一次后退火。在第一温度下的初始后退火是在一种惰性气氛，例如含有≤100ppm氧的氮气氛下于炉子或快速真空热退火装置中进行的。然后，经初始后退火的半导体衬底1在温度低于第一温度的第二温度，例如100～600℃下再次进行后退火。在第二温度下的二次后退火是在炉子或快速真空热退火装置中进行的。另外，在第一和第二温度的后退火为分别进行或在原位进行。本实施例中在第一温度和低于第一温度的第二温度作为两步进行的多步后退火也可在第一温度，低于第一温度的第二温度及低于第二温度的第三温度作为多步进行。
其后，在制备有存储电极14，高介质层15及平板电极17的半导体衬底的整个表面上制备第二中间介质层19(步骤150)。接着，用与制造半导体器件的常规方法相同的方式进行后续加工。
图7为按照本发明第三实施例说明制造半导体器件电容器的方法的流程。与图1至图5中相同的参考数代表相同的元件。除了在形成第二中间介质层以后进行多步退火以外，本发明的第三实施例与第二实施例是相同的。
详细而言，在半导体衬底1上用与第一实施例图1至图4的步骤100至120相同的方法制备存储电极和高介质层15(步骤120)。然后，用与第一实施例步骤130相同的方法制备平板电极17(步骤155)。高介质层15由具有钙钛矿结构，诸如(Sr，Ti)O3，(Ba，Sr)TiO3，Pb(Zr，Ti)O3，或(Pb，La)(ZrTi)O3的介质材料形成。此外，平板电极17由Pt，Ru，Ir，IrO2，RuO2，具有钙钛矿结构诸如SrRuO3，CaSrRuO3，BaSrRuO3的导电材料，含Pt的合金，含Ru的合金或含Ir的合金形成。
其后，在制备有平板电极17的半导体衬底的整个表面上制备第二中间介质层19(步骤160)。然后，为了获得高电容量和低漏电流的电容器，对制备有第二中间介质层19的半导体衬底1进行后退火(步骤165)。详细而言，制备有第二中间介质层19的半导体衬底1在第一温度，例如600～900℃进行第一次后退火。在第一温度下的初始后退火是在一种惰性气氛，例如含有≤100ppm氧的氮气氛下于炉子或快速真空热退火装置中进行的。然后，经初始后退火的半导体衬底在低于第一温度的第二温度，例如100～600℃下再次进行后退火。于第二温度的二次后退火是在氧气氛下在炉子或快速真空热退火装置中进行的。在第一和第二温度的后退火可分别进行或在原位进行。本实施例中在第一温度和低于第一温度的第二温度作为两步进行的多步后退火也可在第一温度，低于第一温度的第二温度及低于第二温度的第三温度作为多步进行。
图8为按照本发明第四实施例说明制造半导体器件电容器的方法的流程。与第一实施例图1至图5中相同的参考数代表相同的元件。除了在制备高介质层时的第一温度进行后退火，再在制备平板电板后在第二温度进行后退火以外，本发明的第四实施例与第一实施例是相同的。
详细而言，在半导体衬底上用与第一实施例的图1至图4的步骤100至120相同的方法制备存储电极14和高介质层15(步骤120)。然后，对制备有高介质层15的半导体衬底1在第一温度例如600～900℃进行第一次后退火(步骤170)。在第一温度下的初始后退火是在一种惰性气氛，例如含有≤100ppm氧的氮气氛下于炉子或快速真空热退火装置中进行的。然后，用与第一实施例步骤130相同的方法在高介质层15上制备平板电极17(步骤175)。高介质层15由Pt，Ru，Ir，IrO2，RuO2，具有钙钛矿结构诸如SrRuO3，CaSrRuO3，BaSrRuO3的导电材料，含有Pt的合金，含有Ru的合金或含有Ir的合金形成。
形成平板电极17，然后经初始后退火的半导体衬底1在温度低于第一温度的第二温度，例如100～600℃的氧气氛下再次进行后退火(步骤180)。在第二温度的后退火在炉子或快速真空退火装置中进行。本实施例中在第一温度和低于第一温度的第二温度进行的多步后退火也可在第一温度，低于第一温度的第二温度和低于第二温度的第三温度作为多步进行。
其后，在制备有平板电极17的半导体衬底1的整个表面上制备第二中间介质层19(步骤185)。用与制造半导体器件的常规方法相同的方式进行后续加工。
此处，为了按照本发明的第一实施例制造半导体器件电容器，电容量和漏电流描述如下。
图9图示说明按照常规退火方法制备的半导体器件电容器的电容量。
详细而言，图9表示具有在400℃淀积的厚度为400埃的高介电BST层的每单元电容器的电容量。此处，参考符号a代表形成电容器后(图6步骤140)的电容量，参考符号b代表在炉子中550℃氧气氛下进行后退火以后的电容量，参考符号c代表在炉子中650℃氧气氛下后退火以后的电容量。
详细而言，形成电容器后电容器的电容量a接近5fF/单元，而在氧气氛下后退火以后的电容量b增加到16.5fF/单元。然而，在650℃氧气氛下后退火以后的电容量c由于阻挡层的氧化为≤1fF/单元，故未表现出高介质层电容器的性能。
根据上述结果，在阻挡层不氧化的温度下后退火使电容量增加至预定等级，但在阻挡层氧化的温度下由于阻挡层的氧化而使电容量降低。因此，为了将高介质层用于电容器，需要在高温退火的同时抑制阻挡层的氧化。
图10图示说明按照本发明后退火半导体器件电容器的电容量。
详细而言，图10表示具有在450℃淀积的厚度为400埃的高介电BST层的电容器每单元的电容量。此处，参考符号a代表形成电容器后的电容量，参考符号b代表在炉子中700℃的含氧≤100ppm的氮气氛下后退火后的电容量，参考符号c代表在炉子中700℃的氮气氛下初始后退火，然后在炉子中400℃含氧下二次后退火后的电容量。
详细而言，图10的BST层淀积温度高于图9电容器的BST层淀积温度，故而形成电容器后的电容量a为7.5fF/单元，高于图9的电容量a。另外，在不含氧的氮气氛下后退火的电容器的电容量b的值为21fF/单元。如上所述，在将BST层用于电容器的加工过程中，为了获得高的电容量，后退火必须在阻挡层不氧化的气氛下进行。
然而，如果电容器在类似参考符号b那样进行高温下后退火，电容量是增加了，但如图11所示漏电流增加了，因而不能获得可靠的电容量。漏电流的增加是高温退火时BST层与平板和存储电极之间应力变化产生的应力失配引起的。为要解决应力失配，进行了多步退火，即在氮气氛下的高温初始退火及低温下二次退火。如参考符号c所表示，在700℃氮气氛下进行初始后退火，然后在400℃氧气氛下进行二次后退火。此处，借助于多步退火的电容器的电容量c为21fF/单元，与电容量b相同。按此结果，借助于多步退火的电容器的电容量没有改变。同样，在多级退火后，如图10所示，在1V偏压下，漏电流降低5～6个数量级。
图11图示说明按照本发明后退火的半导体器件电容器的漏电流。
详细而言，图11表示对制成的电容器进行后退火以后电容器的漏电流。具体说，参考符号a代表700℃后退火后的电容量，参考符号b代表在炉子中700℃氮气氛下初始后退火，然后在炉子中400℃含氧下二次后退火后的电容量。如曲线b所示，后退火的漏电流与在氮气氛下只经高温退火的电容量a相比较，在1V偏压下降低5～6个数量级。
图12图示说明按照本发明的半导体器件电容器的漏电流。
详细而言，图12表示形成第二中间介质层及后退火后电容器的漏电流。参考符号a代表在650℃氮气氛下后退火的电容器的电容量，参考符号b代表在650℃氮气氛下的炉子中进行初始后退火，然后在400℃含氧的炉子中进行二次后退火的电容器的电容量。在淀积第二中间介质层后的多步后退火的电容器的曲线b中，对于形成电容器(图6步骤140)的后退火电容器，与在氮气氛下对电容器后退火的曲线a相比较，漏电流下降了。
按照本发明的半导体器件电容器的制造方法进行了多步后退火，其中淀积高介质层，制备平板电极或中间介质层后在高温惰性气氛下进行初始后退火，并在低温下进行二次后退火，或者淀积高介质层后在高温惰性气体下进行初始后退火并在制备平板电极后进行二次后退火，因而使高介质层的介电常数增加并抑制阻挡层的氧化从而降低漏电流。
应该了解本发明不限于说明的实施例，本领域的熟练人员可以在本发明的范围内作出许多的变更和修改。
Claims (8)
1.制造半导体器件电容器的方法，其中在半导体衬底上相继制备有存储电极，具有钙钛矿结构的高介质层，平板电极和中间介质层，该方法包括以下步骤：
在制备从高介质层，平板电极和中间介质层组成的组中的一种后，对半导体衬底在第一温度惰性气氛下后退火；以及
对在第一温度下后退火的半导体衬底在低于第一温度的第二温度下后退火。
2.权利要求1的方法，其中高介质层是由从(Sr，Ti)O3，(Ba，Sr)TiO3，Pb(Zr，Ti)O3和(Pb，La)(ZrTi)O3组成的组中选择之一形成。
3.权利要求1的方法，其中平板电极和存储电极是由从Pt，Ru，Ir，IrO2，RuO2，SrRuO3，CaSrRuO3，BaSrRuO3，含Pt合金，含Ru合金和含Ir合金组成的组中选择之一形成。
4.权利要求1的方法，其中第一温度为600～900℃。
5.权利要求1的方法，其中第二温度为100～600℃。
6.权利要求1的方法，其中，在存储电极上制备高介质层之后，对制备有存储电极和高介质层的半导体衬底进行所述第一温度惰性气氛下的后退火；在高介质层上制备平板电极之后，对制备有平板电极的半导体衬底进行所述低于第一温度的第二温度下的后退火。
7.权利要求1的方法，其中在第一和第二温度的后退火分别进行或在原位进行。
8.权利要求1的方法，其中在第一和第二温度的后退火在炉子中或在快速真空热退火装置中进行。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980010584A KR100284737B1 (ko) | 1998-03-26 | 1998-03-26 | 고유전율의유전막을갖는반도체장치의커패시터제조방법 |
| KR10584/1998 | 1998-03-26 | ||
| KR10584/98 | 1998-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1230784A CN1230784A (zh) | 1999-10-06 |
| CN1159763C true CN1159763C (zh) | 2004-07-28 |
Family
ID=19535450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981185118A Expired - Fee Related CN1159763C (zh) | 1998-03-26 | 1998-08-28 | 具有高介电常数介质层的半导体器件电容器的制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6828190B2 (zh) |
| JP (1) | JP4925494B2 (zh) |
| KR (1) | KR100284737B1 (zh) |
| CN (1) | CN1159763C (zh) |
| DE (1) | DE19841402B4 (zh) |
| GB (1) | GB2335790B (zh) |
| TW (1) | TW408449B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3317295B2 (ja) | 1999-12-16 | 2002-08-26 | 日本電気株式会社 | 容量素子の製造方法 |
| KR100349693B1 (ko) * | 1999-12-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 형성 방법 |
| JP2001217403A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR100360413B1 (ko) * | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
| DE10132430B4 (de) * | 2001-07-04 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche |
| US6794238B2 (en) * | 2001-11-07 | 2004-09-21 | Micron Technology, Inc. | Process for forming metallized contacts to periphery transistors |
| KR100798788B1 (ko) * | 2001-12-14 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 루테늄 전하저장전극 형성 방법 |
| KR100611707B1 (ko) * | 2002-05-28 | 2006-08-11 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| KR100450681B1 (ko) * | 2002-08-16 | 2004-10-02 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 및 그 제조 방법 |
| US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
| KR100601959B1 (ko) | 2004-07-28 | 2006-07-14 | 삼성전자주식회사 | Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 |
| CN109192653B (zh) * | 2018-08-16 | 2020-12-22 | 华南师范大学 | 一种高介电氧化镧薄膜及其制备方法和应用 |
| KR102314131B1 (ko) * | 2020-01-16 | 2021-10-18 | 한양대학교 산학협력단 | 강유전체 커패시터 소자 및 그 제조 방법 |
| KR102712151B1 (ko) * | 2021-06-04 | 2024-10-02 | 삼성전자주식회사 | 강유전체 박막을 포함하는 3차원 반도체 메모리 장치 및 이의 제조 방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| US5614018A (en) * | 1991-12-13 | 1997-03-25 | Symetrix Corporation | Integrated circuit capacitors and process for making the same |
| JP3219856B2 (ja) * | 1992-07-17 | 2001-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
| JP3141553B2 (ja) * | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| WO1994010704A1 (en) * | 1992-10-23 | 1994-05-11 | Symetrix Corporation | Integrated circuit with layered superlattice material and method of fabricating same |
| JP2845727B2 (ja) * | 1993-08-05 | 1999-01-13 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| JPH0982915A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
| KR0165484B1 (ko) | 1995-11-28 | 1999-02-01 | 김광호 | 탄탈륨산화막 증착 형성방법 및 그 장치 |
| KR100189982B1 (ko) * | 1995-11-29 | 1999-06-01 | 윤종용 | 고유전체 캐패시터의 제조방법 |
| JPH09232536A (ja) * | 1996-02-27 | 1997-09-05 | Nec Corp | 半導体記憶装置の製造方法 |
| US5721171A (en) * | 1996-02-29 | 1998-02-24 | Micron Technology, Inc. | Method for forming controllable surface enhanced three dimensional objects |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| JPH09321237A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Corp | 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 |
| US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
| JP3543916B2 (ja) * | 1997-12-24 | 2004-07-21 | シャープ株式会社 | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 |
| JP3225913B2 (ja) * | 1998-01-28 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
-
1998
- 1998-03-26 KR KR1019980010584A patent/KR100284737B1/ko not_active IP Right Cessation
- 1998-08-20 GB GB9818206A patent/GB2335790B/en not_active Expired - Fee Related
- 1998-08-28 CN CNB981185118A patent/CN1159763C/zh not_active Expired - Fee Related
- 1998-09-01 TW TW087114458A patent/TW408449B/zh not_active IP Right Cessation
- 1998-09-10 DE DE19841402A patent/DE19841402B4/de not_active Expired - Fee Related
- 1998-10-06 JP JP28397398A patent/JP4925494B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-26 US US09/276,803 patent/US6828190B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2335790A (en) | 1999-09-29 |
| DE19841402A1 (de) | 1999-09-30 |
| TW408449B (en) | 2000-10-11 |
| US6828190B2 (en) | 2004-12-07 |
| KR19990075997A (ko) | 1999-10-15 |
| US20020177273A1 (en) | 2002-11-28 |
| JPH11297964A (ja) | 1999-10-29 |
| JP4925494B2 (ja) | 2012-04-25 |
| GB2335790B (en) | 2003-02-05 |
| GB9818206D0 (en) | 1998-10-14 |
| KR100284737B1 (ko) | 2001-03-15 |
| CN1230784A (zh) | 1999-10-06 |
| DE19841402B4 (de) | 2007-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243285B1 (ko) | 고유전 커패시터 및 그 제조방법 | |
| CN1159763C (zh) | 具有高介电常数介质层的半导体器件电容器的制造方法 | |
| CN1148805C (zh) | 铁电电容器、铁电/cmos集成结构及其制造方法 | |
| KR100420847B1 (ko) | 박막커패시터의 제조방법 | |
| KR100355585B1 (ko) | 박막커패시터 | |
| CN1873917A (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
| CN1120524C (zh) | 制造半导体器件的电容器的方法 | |
| KR19990072931A (ko) | 박막커패시터및그제조방법 | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| CN1155054C (zh) | 处理单晶半导体晶片的方法 | |
| US6902983B2 (en) | Method for manufacturing semiconductor device and capacitor | |
| CN1677621A (zh) | 金属－绝缘体－金属电容器之电极的制造方法 | |
| CN1630085A (zh) | 半导体器件的电容器及其制造方法 | |
| KR20030047372A (ko) | 반도체소자의 캐패시터 형성방법 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| US20030077874A1 (en) | Versatile system for chromium based diffusion barriers in electrode structures | |
| US6706627B2 (en) | Method of manufacturing capacitor with a diffusion barrier containing ruthenium, titanium and nitrogen | |
| KR100507865B1 (ko) | 반도체소자의 캐패시터 제조 방법 | |
| KR100388203B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100268792B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100325458B1 (ko) | 반도체메모리소자의제조방법 | |
| KR20010113111A (ko) | 초고압 열처리를 이용한 커패시터 형성방법 | |
| KR100580747B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| CN1185025A (zh) | 低压化学气相沉积Ta2O5的低漏电流薄膜的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040728 Termination date: 20150828 |
|
| EXPY | Termination of patent right or utility model |