KR102314131B1 - 강유전체 커패시터 소자 및 그 제조 방법 - Google Patents
강유전체 커패시터 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102314131B1 KR102314131B1 KR1020200005815A KR20200005815A KR102314131B1 KR 102314131 B1 KR102314131 B1 KR 102314131B1 KR 1020200005815 A KR1020200005815 A KR 1020200005815A KR 20200005815 A KR20200005815 A KR 20200005815A KR 102314131 B1 KR102314131 B1 KR 102314131B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide thin
- ferroelectric capacitor
- capacitor element
- quenching
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 155
- 238000000034 method Methods 0.000 title claims description 57
- 239000010409 thin film Substances 0.000 claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 claims abstract description 58
- 238000010791 quenching Methods 0.000 claims description 65
- 230000000171 quenching effect Effects 0.000 claims description 65
- 238000001816 cooling Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 36
- 230000010287 polarization Effects 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 28
- 230000005684 electric field Effects 0.000 claims description 26
- 229910052718 tin Inorganic materials 0.000 claims description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 229910052712 strontium Inorganic materials 0.000 claims description 10
- 229910052727 yttrium Inorganic materials 0.000 claims description 10
- 229910052726 zirconium Inorganic materials 0.000 claims description 10
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 9
- 229910004166 TaN Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 229910052691 Erbium Inorganic materials 0.000 claims description 7
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 6
- 229910052789 astatine Inorganic materials 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 230000005621 ferroelectricity Effects 0.000 description 7
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 239000002243 precursor Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- NPEOKFBCHNGLJD-UHFFFAOYSA-N ethyl(methyl)azanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C NPEOKFBCHNGLJD-UHFFFAOYSA-N 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000008213 purified water Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910002902 BiFeO3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 산화물 강유전 박막을 포함하는 강유전체 커패시터 소자의 강유전 특성을 향상하기 위한 강유전체 커패시터 소자의 제조 기술에 관한 것으로, 강유전체 커패시터 소자를 제조함에 있어, 후속 열처리 후 급냉을 통해 강유전 특성이 향상되는 강유전체 커패시터 소자를 제조하는 기술에 관한 것이다.
Description
본 발명은 산화물 강유전 박막을 포함하는 강유전체 커패시터 소자의 강유전 특성을 향상하기 위한 강유전체 커패시터 소자의 제조 기술에 관한 것으로, 강유전체 커패시터 소자를 제조함에 있어, 후속 열처리 후 급냉을 통해 강유전 특성이 향상되는 강유전체 커패시터 소자를 제조하는 기술에 관한 것이다.
일부 유전체는 외부 전계의 인가가 끝나도 분극이 남는 경우가 있는데, 이러한 성질을 강유전성이라 하며 강유전성을 갖춘 재료를 강유전체라고 한다. 또한, 외부 전계 인가가 끝난 상태에서 남은 분극을 잔류 분극이라고 한다.
잔류 분극의 방향은 외부 전계의 방향에 의존한다. 강유전체 박막 표면에 수직으로 미치는 전계의 방향을 180도 바꿔 논리 값이 1과 0에 대응하는 잔류 분극을 일으킬 수 있다. 이 원리는 비휘발성 메모리에 적용될 수 있다.
강 유전체 비휘발성 메모리의 메모리 셀은 1개의 트랜지스터와 1개의 강유전체 캐패시터로 구성 된다. DRAM(Dynamic Random Access Memory) 메모리 셀과 비슷한 구조를 갖는다. DRAM 메모리 셀은 1개의 트랜지스터와 1개의 상 유전체 커패시터로 구성되며 트랜지스터의 상 유전체를 강 유전체로 대체하여 1개의 트랜지스터로 메모리 셀을 구성하기도 한다.
이에 따라 강유전체를 적용하기 위한 반도체 메모리 산업에 많은 연구가 진행되어 왔다.
하지만 기존에 연구된 강유전체인 PZT, SBT 소재 등은 작은 밴드갭으로 인해 누설전류 혹은 절연파괴에 취약하여 비교적 두꺼운 두께가 필요했다.
또한, Si 기판과 열역학적으로 불안정하여 확산 방지 층이 필요하는 등 여러가지 문제점들이 있었다.
이에 반해, HfO2 또는 도핑된 HfO2 기반 박막은 수 nm의 낮은 두께에서도 강 유전성을 나타내며 Si 기판과 비교적 열역학적으로 안정될 수 있다.
이런 특성은 CMOS 공정에 친화적으로 공정 변화 없이 바로 적용이 가능하며 고집적화, 저전력화, 고성능화를 기대할 수 있는 소재이다. 이에 따라, HfO2 또는 도핑된 HfO2 강유전체를 현 메모리 반도체 산업에 적용하려는 연구가 많이 진행되고 있다.
기존에 많은 논문에서 잔류 분극 값과 향 전계 값의 향상을 위해 HfO2 기반 박막에 다양한 원소 (Al, Zr, La, Si, Sr, Y, Gd 등)를 도핑하였고, 향상된 결과가 보고되었다.
따라서, 이러한 도핑된 HfO2 강유전체 박막은 메모리 산업에 사용하기 위한 가능성이 있으나 여전히 잔류 분극 및 항 전계 값 향상에 관한 연구가 필수적으로 요구된다.
기존의 도핑된 HfO2 강 유전체의 강 유전성 향상을 위한 방법으로 캐패시터 구조 변경, 열처리 온도 및 시간 제어, 도핑 원소의 종류 및 함량 제어, 강유전체 및 전극의 두께 제어 등을 통해 강유전성 특성을 향상시켜왔다.
하지만, 강 유전성 특성을 얻기 위해 고온 공정이 필요하며 그마저도 낮은 잔류 분극과 항 전계 값을 보여준다. 따라서 강유전성 특성이 아직 메모리 반도체 소자에 적용하기에 낮은 수준에 머물러 추가 공정이나 기존 공정의 개선이 필수적인 상태이다.
T.S Boscke, et al. "Ferroelectricity in hafnium oxide thin films" 2011 American Institute of Physics, 08 September 2011
T.S Boscke, et al. "Phase transitions in ferroelectric silicon doped hafnium oxide" 2011 American Institute of Physics, 15 September 2011
본 발명은 산화물 박막을 강 유전체를 원자층 방식으로 형성 후 후속 열처리와 급냉 공정 방식을 적용하여 사방정상(orthorhombic phase) 구조를 유지시켜 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 증가시키는 것을 목적으로 한다.
본 발명은 강유전체 커패시터의 나노미터 두께에서 강 유전성 특성을 유지하면서, CMOS(complementary metal-oxide semiconductor) 공정에 매우 친화적으로 스케일링다운(scaling down) 한계를 극복하기 위해 적합하고, 대량의 데이터를 처리하기 위한 고집적, 저전력 메모리 소자를 제공하는 것을 목적으로 한다.
본 발명은 CTF(Charge Trap Flash) 3D VNAND 메모리에 적용될 경우 전하 트랩 층인 ONO(Oixde-Nitrid-Oxide)구조가 겪는 스케일링다운(scaling down) 한계를 산화물 박막의 강 유전체로 대체하여 고집적, 저전력 메모리 소자를 제공하는 것을 목적으로 한다.
본 발명은 후속 열처리 후 공냉(air cooling)함에 따라 시간 편차 및 원자재배열 등의 불규칙적인 반응에 따라 다른 특성이 확인되는 신뢰성의 한계를 열처리 후 급냉을 통해 산화물 박막 내에 형성된 사방정계 결정 구조를 유지시켜 극복하는 것을 목적으로 한다.
본 발명은 고온에서 얻을 수 있었던 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 상대적으로 저온에서 얻을 수 있으며 특성 균일도를 향상 시킬 수 있고, 이에 따라 산화물이 도핑되어 형성되는 강유전체 커패시터를 메모리 반도체 산업에 바로 적용 가능하도록 하는 것을 목적으로 한다.
본 발명의 일실시예에 따르면 강유전체 커패시터 소자의 제조 방법은 기판 상에 산화물 박막을 형성하는 단계, 상기 형성된 산화물 박막 상에 상부 전극을 형성하는 단계, 상기 기판, 상기 형성된 산화물 박막 및 상기 형성된 상부 전극을 포함하는 커패시터 소자를 후속 열처리하는 단계 및 상기 후속 열처리된 커패시터 소자를 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉하여 강유전체 커패시터 소자를 제조하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따르면 강유전체 커패시터 소자의 제조 방법은 상기 기판과 상기 산화물 박막 사이에 하부 전극을 형성하는 단계 및 상기 기판, 상기 형성된 하부 전극, 상기 형성된 산화물 박막 및 상기 형성된 상부 전극을 포함하는 커패시터 소자를 후속 열처리하는 단계를 더 포함할 수 있다.
상기 기판 상에 산화물 박막을 형성하는, 단계는 상기 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착하고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)를 첨가하여 상기 산화물 박막을 형성하는 단계를 포함할 수 있다.
상기 커패시터 소자를 후속 열처리하는 단계는, N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 상기 커패시터 소자를 후속 열처리하는 단계를 포함할 수 있다.
상기 기판과 상기 산화물 박막 사이에 하부 전극을 형성하는 단계는, TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상기 하부 전극을 형성하는 단계를 포함할 수 있다.
상기 형성된 산화물 박막 상에 상부 전극을 형성하는 단계는, TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상기 상부 전극을 형성하는 단계를 포함할 수 있다.
상기 산화물 박막은 상기 담금질(quenching) 기반 급냉에 기반하여 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.
상기 산화물 박막은 상기 담금질(quenching) 기반 급냉에서 상기 상부 전극과 상기 산화물 박막 사이의 열팽창 계수의 차이에 의해 상기 상부 전극에 압축 응력(compressive stress)이 작용되고, 상기 산화물 박막에 인장 응력(tensile stress)이 작용되어 상기 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.
상기 제조된 강유전체 커패시터 소자는, 상기 담금질(quenching) 기반 급냉과 같은 냉각의 시간과 반비례하여 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값이 증가될 수 있다.
본 발명의 일실시예에 따른 강유전체 커패시터 소자는 기판, 상기 기판 상에 형성된 산화물 박막, 상기 형성된 산화물 박막 상에 형성된 상부 전극을 포함하는 커패시터 소자를 포함하고, 상기 커패시터 소자는 N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 후속 열처리되고, 상기 후속 열처리된 커패시터 소자를 상기 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉되어 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.
상기 커패시터 소자는 상기 담금질(quenching) 기반 급냉에서 상기 상부 전극과 상기 산화물 박막 사이의 열팽창 계수의 차이에 의해 상기 상부 전극에 압축 응력(compressive stress)이 작용되고, 상기 산화물 박막에 인장 응력(tensile stress)이 작용되어 상기 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.
본 발명의 일실시예에 따른 강유전체 커패시터 소자는 상기 기판과 상기 산화물 박막 사이에 형성되는 하부 전극을 더 포함할 수 있다.
상기 산화물 박막은 상기 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착되고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)가 첨가되어 형성되고, 상기 상부 전극 및 상기 하부 전극은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 형성될 수 있다.
본 발명은 산화물 박막을 강 유전체를 원자층 방식으로 형성 후 후속 열처리와 급냉 공정 방식을 적용하여 사방정상(orthorhombic phase) 구조를 유지시켜 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 증가시킬 수 있다.
본 발명은 강유전체 커패시터의 나노미터 두께에서 강 유전성 특성을 유지하면서, CMOS(complementary metal-oxide semiconductor) 공정에 매우 친화적으로 스케일링다운(scaling down) 한계를 극복하기 위해 적합하고, 대량의 데이터를 처리하기 위한 고집적, 저전력 메모리 소자를 제공할 수 있다.
본 발명은 CTF(Charge Trap Flash) 3D VNAND 메모리에 적용될 경우 전하 트랩 층인 ONO(Oixde-Nitrid-Oxide)구조가 겪는 스케일링다운(scaling down) 한계를 산화물 박막의 강 유전체로 대체하여 고집적, 저전력 메모리 소자를 제공할 수 있다.
본 발명은 후속 열처리 후 공냉(air cooling)함에 따라 시간 편차 및 원자재배열 등의 불규칙적인 반응에 따라 다른 특성이 확인되는 신뢰성의 한계를 열처리 후 급냉을 통해 산화물 박막 내에 형성된 사방정계 결정 구조를 유지시켜 극복할 수 있다.
본 발명은 고온에서 얻을 수 있었던 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 상대적으로 저온에서 얻을 수 있으며 특성 균일도를 향상 시킬 수 있고, 이에 따라 산화물이 도핑되어 형성되는 강유전체 커패시터를 메모리 반도체 산업에 바로 적용 가능하도록 할 수 있다.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법을 설명하는 도면이다.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 구성 변화를 설명하는 도면이다.
도 3은 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.
도 4는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.
도 5a 내지 도 5c는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.
도 6a 및 도 6b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.
도 7a 및 도 7b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.
도 8은 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.
도 9는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.
도 10a 내지 도 10c는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.
도 11a 및 도 11b는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.
도 12는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 구성 변화를 설명하는 도면이다.
도 3은 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.
도 4는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.
도 5a 내지 도 5c는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.
도 6a 및 도 6b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.
도 7a 및 도 7b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.
도 8은 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.
도 9는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.
도 10a 내지 도 10c는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.
도 11a 및 도 11b는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.
도 12는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법을 설명하는 도면이다.
도 1a는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 제조 방법을 예시한다.
도 1a를 참고하면, 단계(S101)에서 강유전체 커패시터 소자의 제조 방법은 기판 상에 산화물 박막을 생성한다.
즉, 강유전체 커패시터 소자의 제조 방법은 1x10-3~1x10-2 토르(torr) 압력 280도에서 Atomic layer deposition(ALD) 공정으로 도핑된 산화물 박막을 기판 상에 생성한다.
다시 말해, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착하고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)를 첨가하여 산화물 박막을 형성할 수 있다.
본 발명의 일실시예에 따르면 기판은 Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC 등의 반도체 소자를 포함한다.
단계(S103)에서 강유전체 커패시터 소자의 제조 방법은 산화물 박막 상에 상부 전극을 생성한다.
즉, 강유전체 커패시터 소자의 제조 방법은 스퍼터(Sputter) (2x10-6torr) 또는 Plasma enhanced ALD (1x10-3~1x10- 2torr) 공정으로 금속을 증착하여 상부 전극을 생성한다.
다시 말해, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상부 전극을 형성한다.
단계(S105)에서 강유전체 커패시터 소자의 제조 방법은 기판, 산화물 박막, 상부 전극을 포함하는 커패시터 소자를 후속 열처리한다.
즉, 강유전체 커패시터 소자의 제조 방법은 N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 커패시터 소자를 후속 열처리할 수 있다.
단계(S107)에서 강유전체 커패시터 소자의 제조 방법은 후속 열처리된 커패시터 소자를 담금질 기반 급냉한다.
즉, 강유전체 커패시터 소자의 제조 방법은 후속 열처리된 커패시터 소자를 물에 담궈서 담금질 기반 급냉한다.
따라서, 산화물 박막은 담금질(quenching) 기반 급냉에 기반하여 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.
또한, 산화물 박막은 담금질(quenching) 기반 급냉에서 상부 전극과 산화물 박막 사이의 열팽창 계수의 차이에 의해 상부 전극에 압축 응력(compressive stress)가 작용되고, 산화물 박막에 인장 응력(tensile stress)이 작용되어 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.
도 1b는 본 발명의 일실시예에 따른 상하부 전극을 모두 포함하는 강유전체 커패시터 소자의 제조 방법을 예시한다.
도 1b를 참고하면, 단계(S111)에서 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 기판 상에 하부 전극을 생성한다.
즉, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 하부 전극을 형성한다.
단계(S113)에서 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 하부 전극 상에 산화물 박막을 생성한다.
즉, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 하부 전극 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착하고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)를 첨가하여 산화물 박막을 형성할 수 있다.
본 발명의 일실시예에 따르면 기판은 Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC 등의 반도체 소자를 포함한다.
단계(S115)에서 강유전체 커패시터 소자의 제조 방법은 산화물 박막 상에 상부 전극을 생성한다.
즉, 강유전체 커패시터 소자의 제조 방법은 스퍼터(Sputter) (2x10-6torr) 또는 Plasma enhanced ALD (1x10-3~1x10- 2torr) 공정으로 금속을 증착하여 상부 전극을 생성한다.
다시 말해, 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 제조 방법은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상부 전극을 형성한다.
단계(S117)에서 강유전체 커패시터 소자의 제조 방법은 기판, 하부 전극, 산화물 박막, 상부 전극을 포함하는 커패시터 소자를 후속 열처리한다.
즉, 강유전체 커패시터 소자의 제조 방법은 N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 커패시터 소자를 후속 열처리할 수 있다.
단계(S119)에서 강유전체 커패시터 소자의 제조 방법은 후속 열처리된 커패시터 소자를 담금질 기반 급냉한다.
즉, 강유전체 커패시터 소자의 제조 방법은 후속 열처리된 커패시터 소자를 물에 담궈서 담금질 기반 급냉한다.
따라서, 산화물 박막은 담금질(quenching) 기반 급냉에 기반하여 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.
또한, 산화물 박막은 담금질(quenching) 기반 급냉에서 상부 전극과 산화물 박막 사이의 열팽창 계수의 차이에 의해 상부 전극에 압축 응력(compressive stress)가 작용되고, 산화물 박막에 인장 응력(tensile stress)이 작용되어 사방정상(orthorhombic phase) 구조를 나타낼 수 있다.
따라서, 본 발명은 산화물 박막을 강 유전체를 원자층 방식으로 형성 후 후속 열처리와 급냉 공정 방식을 적용하여 사방정상(orthorhombic phase) 구조를 유지시켜 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 증가시킬 수 있다.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 강유전체 커패시터 소자의 구성 변화를 설명하는 도면이다.
도 2a는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 구성 변화를 설명하는 도면이다.
도 2a를 참고하면, 단계(S201)에서 강유전체 커패시터 소자의 제조 방법은 Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC 등의 반도체 소재로 구성된 기판을 BOE (buffered oxide etcher) 용액으로 불순물(native oxide)을 제거 후 초순수 정제수(DI-water)로 남아있는 BOE 용액을 제거하고 아세톤, 메틸알코올 그리고 초순수 정제수 순으로 세척한다.
단계(S202)에서 강유전체 커패시터 소자의 제조 방법은 원자층 증착(Atomic layer deposition, ALD)를 이용하여 대략 6.4mol% (Al/[Al + Hf]) 도핑된 Al:HfO2 기반 강유전체를 증착한다.
단계(S203) 및 단계(S204)에서 강유전체 커패시터 소자의 제조 방법은 ALD 전구체(Precursor) 종류를 TEMAHf[Tetrakis(ethylmethylamino)Hafnium], TMA(Trimethylaluminum)가 사용되고, 텅스텐(W)을 이용하여 캐핑층(cappling layer)를 형성하고, 상부 전극은 쉐도우 마스크(Shadow mask)로 패턴을 형성하여 Ti와 N2를 코-스퍼터링(co-sputtering)하여 TiN 상부 전극을 증착 형성한다.
단계(S205)에서 강유전체 커패시터 소자의 제조 방법은 강유전성을 띄는 사방정상(Orthorhombic phase)을 형성시키기 위해 N2 분기위에서 Rapid Temperature Annealing(RTA)을 진행한다. 예를 들어, RTA는 후속 열처리를 지칭할 수 있다.
단계(S206)에서 강유전체 커패시터 소자의 제조 방법은 단계(S205)에서 RTA된 커패시터 소자를 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉하여 강유전체 커패시터 소자를 제조한다. 예를 들어, -180도/sec 내지 -90도/sec 속도는 특정 온도에서 특정 온도로 감소할 시, 초당 감소하는 온도와 관련될 수 있다.
도 2b는 본 발명의 일실시예에 따른 상하부 전극을 모두 포함하는 강유전체 커패시터 소자의 구성 변화를 설명하는 도면이다.
도 2b를 참고하면, 단계(S211)에서 강유전체 커패시터 소자의 제조 방법은 Si, SiGe, Ge, Poly-Si, SOI, GaAs, InP, InGaAs, IGZO, IGO, GaN, SiC 등의 반도체 소재로 구성된 기판을 BOE (buffered oxide etcher) 용액으로 불순물(native oxide)을 제거 후 초순수 정제수(DI-water)로 남아있는 BOE 용액을 제거하고 아세톤, 메틸알코올 그리고 초순수 정제수 순으로 세척한다.
단계(S212)에서 강유전체 커패시터 소자의 제조 방법은 ALD 전구체(Precursor) 종류를 TEMAHf[Tetrakis(ethylmethylamino)Hafnium], TMA(Trimethylaluminum)가 사용하여 하부 전극을 증착 형성한다.
단계(S213)에서 강유전체 커패시터 소자의 제조 방법은 Atomic Layer Deposition(ALD)를 이용하여 대략 6.4mol% (Al/[Al + Hf]) 도핑된 Al:HfO2 기반 강유전체를 증착한다. 예를 들어, 도핑된 도펀트(dopant)는 Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 어느 하나로 대체될 수 있다.
단계(S214)에서 강유전체 커패시터 소자의 제조 방법은 ALD 전구체(Precursor) 종류를 TEMAHf[Tetrakis(ethylmethylamino)Hafnium], TMA(Trimethylaluminum)가 사용하여 상부 전극을 증착 형성한다.
단계(S215) 내지 단계(S217)에서 강유전체 커패시터 소자의 제조 방법은 상부 전극과 관련된 쉐도우 마스크(Shadow mask)로 패턴을 형성하여 Ti와 N2를 코-스퍼터링(co-sputtering)하여 TiN 상부 전극을 증착 형성한다.
단계(S218)에서 강유전체 커패시터 소자의 제조 방법은 강유전성을 띄는 사방정상(Orthorhombic phase)을 형성시키기 위해 N2 분기위에서 Rapid Temperature Annealing(RTA)을 진행한다.
단계(S219)에서 강유전체 커패시터 소자의 제조 방법은 단계(S218)에서 RTA된 커패시터 소자를 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉하여 강유전체 커패시터 소자를 제조한다.
따라서, 본 발명은 강유전체 커패시터의 나노미터 두께에서 강 유전성 특성을 유지하면서, CMOS(complementary metal-oxide semiconductor) 공정에 매우 친화적으로 스케일링다운(scaling down) 한계를 극복하기 위해 적합하고, 대량의 데이터를 처리하기 위한 고집적, 저전력 메모리 소자를 제공할 수 있다.
또한, 본 발명은 CTF(Charge Trap Flash) 3D VNAND 메모리에 적용될 경우 전하 트랩 층인 ONO(Oixde-Nitrid-Oxide)구조가 겪는 스케일링다운(scaling down) 한계를 산화물 박막의 강 유전체로 대체하여 고집적, 저전력 메모리 소자를 제공할 수 있다.
도 3은 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.
도 3은 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에서 후속 열처리 공정 후, 산화물 박막(320)과 상부 전극(330) 사이에 가해지는 응력(stress)을 예시한다.
도 3을 참고하면, 강유전체 커패시터 소자는 기판(310), 산화물 박막(320), 상부 전극(330) 및 캐핑층(340)을 포함한다.
본 발명의 일실시예에 따르면 산화물 박막(320)은 제1층(321), 제2층(322), 제3층(323), 제4층(324) 및 제5층(325)으로 복합 구성될 수 있다.
일례로, 산화물 박막(320)은 공정 온도 280도에서 10nm로 증착될 수 있다.
예를 들어, 산화물 박막(320)은 Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)가 첨가되어 형성될 수 있다.
본 발명의 일실시예에 따른 상부 전극(330)은 55nm로 스퍼터링 공정을 통해 금속 물질(TiN)이 증착되어 형성될 수 있다.
일례로, 캐핑층(340)은 50nm로 금속 물질(W)이 증착된 후 패턴화하여 형성될 수 있다.
본 발명의 일실시예에 따르면 강유전체 커패시터 소자는 후속 열처리 공정에서 압력을 받게되는데, 상부 전극(330)에는 압축 응력(compressive stress)이 가해지고, 산화물 박막(320)에는 인장 응력(tensile stress)이 가해진다.
도 4는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.
도 4를 참고하면, 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 상부 이미지(400)는 사방정상(Orthorhombic phase)을 다수 포함하고 있다.
도 5a 내지 도 5c는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.
도 5a 및 도 5b를 참고하면, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에 대하여 3가지 냉각 방식에 따라 전기적 특성을 비교한다.
예를 들어, 3가지 냉각 방식은 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling)을 포함하며, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않은 강유전체 커패시터 소자는 담금질(quenching) 기반의 급냉 방식을 통해 냉각 처리되었다.
도 5a의 그래프(500)는 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 따라 전기장(electric field)의 변화에 따른 분극(polarization)의 변화를 나타낸다.
즉, 그래프(500)는 냉각 방식에 따른 커패시터 소자의 전기적 특성과 물리적 특성을 나타내며, 본 발명의 일실시예에 따른 담금질(quenching) 기반의 급냉 방식이 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 대비하여 상대적으로 분극이 높게 측정된다.
도 5b의 그래프(510)는 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 따라 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값의 변화를 나타낸다.
그래프(510)에서 잔류 분극 값은 2Pr로 나타내고, 항전계 값은 2Ec로 나타내며, 본 발명의 일실시예에 따른 담금질(quenching) 기반의 급냉 방식이 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 대비하여 상대적으로 2Pr 및 2Ec 값이 모두 높게 측정된다.
또한, 그래프(500)와 그래프(510)에 따르면 냉각 시간이 감소됨에 따라 2Pr, 2Ec가 증가하는 경향을 보인다.
즉, 본 발명의 일실시예에 따른 커패시터 소자는 강유전체 커패시터 소자는, 상기 담금질(quenching) 기반 급냉과 같은 냉각의 시간과 반비례하여 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값이 증가될 수 있다.
도 5c는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 XRD 패턴을 나타낸다.
도 5c를 참고하면, 그래프(520)는 사방정상(orthorhombic phase)의 피크 강도(peak intensity) 증가뿐 만 아니라 2 theta 값이 오른쪽으로 이동(shift)되는 경향을 나타낸다.
또한, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자는 상부 전극 형성 물질인 TiN와 산화물 박막 형성 물질인 Al:HfO2 사이의 열팽창 계수 차이가 존재하므로, 냉각 속도가 감소될수록 증가된 인장 응력(tensile stress)이 산화물 박막에 가해져, 상압에서 존재할 수 없는 사방정상의 형성 개수가 증가될 수 있다.
본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자를 구성하는 물질의 열팽창 계수는 아래 표 1과 같을 수 있다.
| 물질 | 열팽창 계수 (x 10-6K-1) |
| HfO2 | 3.6 |
| ZrO2 | 10.0 |
| Al2O3 | 8.3 |
| TiN | 9.4 |
도 6a 및 도 6b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.
도 6a의 그래프(600)는 공냉 방식을 냉각된 커패시터 소자의 P-E 커브(curve)를 나타낸다.
한편, 도 6b의 그래프(610)는 급냉 방식을 냉각된 커패시터 소자의 P-E 커브(curve)를 나타낸다.
그래프(600)와 그래프(610)를 참고하였을 때, 공냉 방식의 커패시터 소자와 급냉 방식의 커패시터 소자 모두 전기장(electric field)이 5 MV/cm 이상에서 동작한다.
그러나, 5MV/cm 가해졌을 때 잔류 분극 값이 공냉에서 더 큰 값을 나타내며 Ec가 증가될수록 큰 동작 전기장이 필요하다. 더욱이, 그래프(600)와 달리 그래프(610)의 경우 6 MV/cm를 가했을 때 급격하게 잔류 분극 값이 증가되었다.
도 7a 및 도 7b는 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.
도 7a의 그래프(700)와 도 7b의 그래프(710)를 참고하면, 하부 전극을 포함하지 않는 강유전체 커패시터 소자를 이용하여 신뢰성 측정 결과 안정적으로 106 번의 지구력(Endurance)과 대략 24h의 보유(Retention) 특성을 확인할 수 있다.
즉, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않는 강유전체 커패시터 소자는 신뢰성이 공냉 방식과 챔버 냉각 방식에 대비하여 신뢰성이 높다.
본 발명은 후속 열처리 후 공냉(air cooling)함에 따라 시간 편차 및 원자재배열 등의 불규칙적인 반응에 따라 다른 특성이 확인되는 신뢰성의 한계를 열처리 후 급냉을 통해 산화물 박막 내에 형성된 사방정계 결정 구조를 유지시켜 극복할 수 있다.
도 8은 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에서 사방정상 구조가 나타나는 특징을 설명하는 도면이다.
도 8은 본 발명의 일실시예에 따른 상하부 전극을 모두 포함하는 강유전체 커패시터 소자에서 후속 열처리 공정 후, 산화물 박막(830)과 상부 전극(850) 사이에 가해지는 응력(stress)을 예시한다.
도 8을 참고하면, 강유전체 커패시터 소자는 기판(810), 하부 전극(820), 산화물 박막(830), 상부 전극(840) 및 TiN 스퍼터층(850)을 포함한다.
본 발명의 일실시예에 따르면 산화물 박막(830)은 제1층(831), 제2층(832), 제3층(833), 제4층(834) 및 제5층(835)으로 복합 구성될 수 있다.
일례로, 산화물 박막(830)은 공정 온도 280도에서 10nm로 증착될 수 있다.
예를 들어, 산화물 박막(830)에는 Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)가 첨가될 수 있다.
또한, 하부 전극(820)과 상부 전극(840)은 PEALD-TiN(plasma enhanced atomic layer deposition-TiN) 공정을 이용하여 270도의 온도에서 20nm로 증착 형성될 수 있다.
본 발명의 일실시예에 따른 TiN 스퍼터층(850)은 100nm로 스퍼터링 공정을 통해 금속 물질(TiN)이 증착되어 형성될 수 있다.
일례로, 캐핑층(340)은 50nm로 금속 물질(W)이 증착된 후 패턴화하여 형성될 수 있다.
본 발명의 일실시예에 따르면 강유전체 커패시터 소자는 후속 열처리 공정에서 압력을 받게되는데, TiN 스퍼터층(850)에는 압축 응력(compressive stress)이 가해지고, 산화물 박막(830)에는 인장 응력(tensile stress)이 가해진다.
도 9는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 상부 이미지를 설명하는 도면이다.
도 9를 참고하면, 상하부 전극을 모두 포함하는 강유전체 커패시터 소자의 상부 이미지(900)는 사방정상(Orthorhombic phase)을 다수 포함하고 있다.
도 10a 내지 도 10c는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 전기적 특성과 물리적 특성를 설명하는 도면이다.
도 10a 및 도 10b를 참고하면, 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에 대하여 3가지 냉각 방식에 따라 전기적 특성을 비교한다.
예를 들어, 3가지 냉각 방식은 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling)을 포함하며, 본 발명의 일실시예에 따른 하부 전극을 포함하지 않은 강유전체 커패시터 소자는 담금질(quenching) 기반의 급냉 방식을 통해 냉각 처리되었다.
도 10a의 그래프(1000)는 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 따라 전기장(electric field)의 변화에 따른 분극(polarization)의 변화를 나타낸다.
즉, 그래프(1000)는 냉각 방식에 따른 커패시터 소자의 전기적 특성과 물리적 특성을 나타내며, 본 발명의 일실시예에 따른 담금질(quenching) 기반의 급냉 방식이 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 대비하여 상대적으로 분극이 높게 측정된다.
도 10b의 그래프(1010)는 담금질(quenching) 기반의 급냉, 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 따라 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값의 변화를 나타낸다.
그래프(1010)에서 잔류 분극 값은 2Pr로 나타내고, 항전계 값은 2Ec로 나타내며, 본 발명의 일실시예에 따른 담금질(quenching) 기반의 급냉 방식이 공냉(air cooling), 챔버 내 냉각(chamber cooling) 방식에 대비하여 상대적으로 2Pr 및 2Ec 값이 모두 높게 측정된다.
또한, 그래프(1000)와 그래프(1010)에 따르면 냉각 시간이 감소됨에 따라 2Pr, 2Ec가 증가하는 경향을 보인다.
도 10c는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 XRD(x-ray diffraction) 패턴을 나타낸다.
도 10c를 참고하면, 그래프(1020)는 사방정상(orthorhombic phase)의 피크 강도(peak intensity) 증가하나 냉각 시간에 따른 이동(shift)은 나타내지 않는다. 다만, 피크 강도(peak intensity)가 그래프(520)에 대비하여 더 증가한다.
도 11a 및 도 11b는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자에 가해지는 전기장(electric field)에 따른 동작 특성을 비교 설명하는 도면이다.
도 11a의 그래프(1100)는 공냉 방식을 냉각된 커패시터 소자의 P-E 커브(curve)를 나타낸다. 예를 들어, P-E 커브(curve)는 분극-전계 곡선으로 지칭될 수 있다.
한편, 도 11b의 그래프(1110)는 급냉 방식을 냉각된 커패시터 소자의 P-E 커브(curve)를 나타낸다.
그래프(1100)와 그래프(1110)를 참고하였을 때, 공냉 방식의 커패시터 소자와 급냉 방식의 커패시터 소자 모두 전기장(electric field)이 3MV/cm 이상에서 동작한다.
그러나, 그래프(600)과 그래프(610)와 달리 3MV/cm에서 보이는 잔류 분극 값은 공냉과 급냉이 차이를 나타내지 않는다.
다만, 그래프(1100)와 그래프(1110)는 6 MV/cm에서 완전한 P-E curve를 보이지 못하며 그래프(610)와 마찬가지로 급냉에서 일정 이상의 전기장이 가해졌을 때 급격한 잔류 분극 값의 증가를 나타낸다.
도 12는 본 발명의 일실시예에 따른 하부 전극을 포함하는 강유전체 커패시터 소자의 신뢰성 측정 결과를 설명하는 도면이다.
도 12의 그래프(1200)를 참고하면, 하부 전극을 포함하는 강유전체 커패시터 소자에서도 8h의 안정적 보유 특성을 확인되며, 더욱 장시간 신뢰성 측정이 가능하다.
결론적으로, 본 발명은 고온에서 얻을 수 있었던 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값을 상대적으로 저온에서 얻을 수 있으며 특성 균일도를 향상 시킬 수 있고, 이에 따라 산화물이 도핑되어 형성되는 강유전체 커패시터를 메모리 반도체 산업에 바로 적용 가능하도록 할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Claims (13)
- 기판 상에 산화물 박막을 형성하는 단계;
상기 형성된 산화물 박막 상에 상부 전극을 형성하는 단계;
상기 기판, 상기 형성된 산화물 박막 및 상기 형성된 상부 전극을 포함하는 커패시터 소자를 후속 열처리하는 단계; 및
상기 후속 열처리된 커패시터 소자를 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉하여 강유전체 커패시터 소자를 제조하는 단계를 포함하고,
상기 산화물 박막은 상기 담금질(quenching) 기반 급냉에서 상기 상부 전극과 상기 산화물 박막 사이의 열팽창 계수의 차이에 의해 상기 상부 전극에 압축 응력(compressive stress)이 작용되고, 상기 산화물 박막에 인장 응력(tensile stress)이 작용되어 다수의 사방정상(orthorhombic phase)을 포함하는 사방정상(orthorhombic phase) 구조를 나타내는
강유전체 커패시터 소자의 제조 방법. - 제1항에 있어서,
상기 기판과 상기 산화물 박막 사이에 하부 전극을 형성하는 단계; 및
상기 기판, 상기 형성된 하부 전극, 상기 형성된 산화물 박막 및 상기 형성된 상부 전극을 포함하는 커패시터 소자를 후속 열처리하는 단계를 더 포함하는
강유전체 커패시터 소자의 제조 방법. - 제2항에 있어서,
상기 기판 상에 산화물 박막을 형성하는 단계,
상기 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착하고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)를 첨가하여 상기 산화물 박막을 형성하는 단계를 포함하는
강유전체 커패시터 소자의 제조 방법. - 제2항에 있어서,
상기 커패시터 소자를 후속 열처리하는 단계는,
N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 상기 커패시터 소자를 후속 열처리하는 단계를 포함하는
강유전체 커패시터 소자의 제조 방법. - 제2항에 있어서,
상기 기판과 상기 산화물 박막 사이에 하부 전극을 형성하는 단계는,
TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상기 하부 전극을 형성하는 단계를 포함하는
강유전체 커패시터 소자의 제조 방법. - 제2항에 있어서,
상기 형성된 산화물 박막 상에 상부 전극을 형성하는 단계는,
TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 상기 상부 전극을 형성하는 단계를 포함하는
강유전체 커패시터 소자의 제조 방법. - 제1항에 있어서,
상기 산화물 박막은 상기 담금질(quenching) 기반 급냉에 기반하여 강유전성(ferroelectric)을 갖고, 상기 사방정상(orthorhombic phase) 구조를 나타내는
강유전체 커패시터 소자의 제조 방법. - 삭제
- 제1항에 있어서,
상기 제조된 강유전체 커패시터 소자는, 상기 담금질(quenching) 기반 급냉과 같은 냉각의 시간과 반비례하여 잔류 분극(remanent polarization) 값 및 항전계(coercive electric field) 값이 증가하는
강유전체 커패시터 소자의 제조 방법. - 기판, 상기 기판 상에 형성된 산화물 박막, 상기 형성된 산화물 박막 상에 형성된 상부 전극을 포함하는 커패시터 소자를 포함하고,
상기 커패시터 소자는 N2 분위기에서 900도의 온도로 20초 간 승온하고, 10초 간 유지하여 400도 내지 900도의 온도로 후속 열처리되고, 상기 후속 열처리된 커패시터 소자를 상기 900도에서 5초 내지 10초 내에 0도 기준으로 -180도/sec 내지 -90도/sec 속도로 담금질(quenching) 기반 급냉되어 강유전성(ferroelectric)을 갖고, 사방정상(orthorhombic phase) 구조를 나타내고,
상기 산화물 박막은 상기 담금질(quenching) 기반 급냉에서 상기 상부 전극과 상기 산화물 박막 사이의 열팽창 계수의 차이에 의해 상기 상부 전극에 압축 응력(compressive stress)이 작용되고, 상기 산화물 박막에 인장 응력(tensile stress)이 작용되어 다수의 사방정상(orthorhombic phase)을 포함하는 상기 사방정상(orthorhombic phase) 구조를 나타내는
강유전체 커패시터 소자. - 삭제
- 제 10항에 있어서,
상기 기판과 상기 산화물 박막 사이에 형성되는 하부 전극을 더 포함하는
강유전체 커패시터 소자. - 제 12항에 있어서,
상기 산화물 박막은 상기 기판 상에 HfO2 또는 ZrO2 중 어느 하나의 산화물을 5nm 내지 30nm로 증착되고, Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 및 Er 중 적어도 하나의 도펀트(dopant)가 첨가되어 형성되고,
상기 상부 전극 및 상기 하부 전극은 TiN, TaN, W, Al, Ru, Pt, Ta, Ti, Cu, Mo 및 Co 중 어느 하나의 금속 물질을 10nm 내지 100nm로 증착하여 형성되는
강유전체 커패시터 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200005815A KR102314131B1 (ko) | 2020-01-16 | 2020-01-16 | 강유전체 커패시터 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200005815A KR102314131B1 (ko) | 2020-01-16 | 2020-01-16 | 강유전체 커패시터 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210092437A KR20210092437A (ko) | 2021-07-26 |
| KR102314131B1 true KR102314131B1 (ko) | 2021-10-18 |
Family
ID=77124866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200005815A KR102314131B1 (ko) | 2020-01-16 | 2020-01-16 | 강유전체 커패시터 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102314131B1 (ko) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3016666B2 (ja) * | 1992-10-30 | 2000-03-06 | ティーディーケイ株式会社 | 非線形光学薄膜 |
| KR100284737B1 (ko) * | 1998-03-26 | 2001-03-15 | 윤종용 | 고유전율의유전막을갖는반도체장치의커패시터제조방법 |
| KR20120012915A (ko) * | 2010-08-03 | 2012-02-13 | 한양대학교 산학협력단 | 강유전체 메모리 소자 및 이의 동작방법 |
| KR101477143B1 (ko) | 2013-02-28 | 2014-12-30 | 한국세라믹기술원 | 볼로미터용 바나듐 산화물 박막 제조방법, 볼로미터 제조방법, 및 이들에 의해서 제조된 볼로미터와 적외선 검출 소자 |
| KR101754292B1 (ko) | 2015-11-27 | 2017-07-06 | 창원대학교 산학협력단 | 압전 및 강유전 특성이 향상된 BiFeO3-BaTiO3 세라믹스의 제조방법 및 이를 이용하여 제조된 무연 압전 세라믹스 |
| KR20180013091A (ko) * | 2016-07-28 | 2018-02-07 | 고려대학교 세종산학협력단 | 하프니아 계열 강유전체를 포함하는 반도체 소자, 및 그 제조 방법 |
| US11763965B2 (en) | 2017-03-09 | 2023-09-19 | Sumitomo Electric Industries, Ltd. | Oxide superconducting thin film material, oxide superconducting thin film wire, and method for manufacturing oxide superconducting thin film |
| US10784362B2 (en) * | 2017-10-30 | 2020-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2020
- 2020-01-16 KR KR1020200005815A patent/KR102314131B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210092437A (ko) | 2021-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108511517B (zh) | 铁电存储器件和制造其的方法 | |
| US8722484B2 (en) | High-K dielectric stack and method of fabricating same | |
| KR101052587B1 (ko) | 유전체막 및 유전체막을 사용하는 반도체 디바이스 | |
| US7390719B2 (en) | Method of manufacturing a semiconductor device having a dual gate structure | |
| US7564114B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US20080116543A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| KR20170004274A (ko) | 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법 | |
| CN103477419A (zh) | 用于通过固相扩散形成超浅掺杂区域的方法 | |
| KR20190008049A (ko) | 강유전성 메모리 소자의 제조 방법 | |
| US9786762B2 (en) | Gate electrode of a semiconductor device, and method for producing same | |
| US9159779B2 (en) | Method of fabricating semiconductor device | |
| KR102246261B1 (ko) | 반도체 메모리 소자용 커패시터 및 이의 제조 방법 | |
| JP2001237390A (ja) | 強誘電体メモリ装置の製造方法 | |
| KR102314131B1 (ko) | 강유전체 커패시터 소자 및 그 제조 방법 | |
| KR100609066B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
| US20180366573A1 (en) | Semiconductor device, memory device and manufacturing method of the same | |
| KR100744026B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100265846B1 (ko) | 반도체소자의강유전체캐패시터제조방법 | |
| KR100282459B1 (ko) | 강유전성램 캐패시터의 제조방법 | |
| US20140048943A1 (en) | Semiconductor Constructions, Methods of Forming Conductive Structures and Methods of Forming DRAM Cells | |
| KR20210057587A (ko) | 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자 | |
| CN114284361B (zh) | 半导体存储器、铁电场效应晶体管和铁电薄膜电容器 | |
| US20230138009A1 (en) | Method for forming a semiconductor structure | |
| KR100925028B1 (ko) | 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법 | |
| US20240154035A1 (en) | Semiconductor apparatus and forming method for ferroelectric thin film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |