KR20170004274A - 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법 - Google Patents

하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20170004274A
KR20170004274A KR1020150094397A KR20150094397A KR20170004274A KR 20170004274 A KR20170004274 A KR 20170004274A KR 1020150094397 A KR1020150094397 A KR 1020150094397A KR 20150094397 A KR20150094397 A KR 20150094397A KR 20170004274 A KR20170004274 A KR 20170004274A
Authority
KR
South Korea
Prior art keywords
hafnium oxide
oxide film
temperature
tetragonal
monoclinic
Prior art date
Application number
KR1020150094397A
Other languages
English (en)
Inventor
길덕신
노재성
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150094397A priority Critical patent/KR20170004274A/ko
Priority to US15/200,780 priority patent/US9831085B2/en
Publication of KR20170004274A publication Critical patent/KR20170004274A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H01L21/203—
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)

Abstract

본 발명의 실시예에 따르면, 하프늄 산화막의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 하프늄 산화막의 제조 방법은, 기판을 제공하는 단계; 상기 기판 상에 비정질, 단사정계 결정질 구조 또는 이의 혼합 구조의 초기 하프늄 산화막을 형성하는 단계; 상기 초기 하프늄 산화막을 정방정계 하프늄 산화물의 상전이 온도 이상으로 가열하여, 상기 초기 하프늄 산화막을 정방정계 하프늄 산화막으로 상변화시키는 단계; 및 상기 정방정계 하프늄 산화막 내에서 단사정계 하프늄 산화물의 핵 생성 및 성장이 억제되도록, 상기 가열된 정방정계 하프늄 산화막을 급속 냉각시키는 단계를 포함한다.

Description

하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법{Method of fabricating hafnium oxide and semiconductor device having the same}
본 발명은 반도체 제조 기술에 관한 것으로서, 더욱 상세하게는, 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법에 관한 것이다.
최근, 반도체 제조 공정 기술의 발전으로 대규모 집적 회로(large scale integrated circuits, LSIs)의 스케일 축소가 가속화되고 있다. 특히 메모리 소자의 경우 디자인 룰은 지속적으로 협소화되면서, 30 nm 이하의 메모리 셀 크기를 요구하고 있다.
대표적인 반도체 소자인 디램(Direct Random Access Memory)의 경우에도, 스케일링을 위해 메모리 셀의 기본 소자인 캐패시터가 차지하는 면적이 점차 감소되고 있다. 그러나, 감소되는 캐패시터의 면적에도 불구하고, 동작 마진의 확보를 위해 소정의 캐패시턴스가 유지되어야 하며, 이를 위해 다양한 기술이 제안되고 있다. 예를 들면, 캐패시턴스의 유지를 위해 유전체의 두께를 감소시키는 접근이 가능하다. 그러나, 이 경우, 유전체에 인가되는 전계에 의해 누설 전류가 증가하는 문제점이 있다. 이러한 누설 전류를 감소시키기 위하여 물리적 두께는 두꺼우면서도 얇은 등가 산화막을 구현할 수 있으면서 밴드갭이 큰 고유전율 재료로 실리콘 산화막을 대체하는 기술이 연구되고 있다.
스케일링과 관련된 고유전율 재료의 또 다른 응용으로서, 게이트 절연막의 경우가 있다. 게이트 폭의 감소와 동작 전압의 감소에도 불구하고 동작 마진의 확보를 위해 고유전율(high-k) 재료를 게이트 절연막으로서 적용하는 접근이 가능하다.
상기 고유전율 재료로서, 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 및 SrTiO3 막과 같은 단일 막구조, 또는 ZrO2/Al2O3/ZrO2와 같은 복합 산화막과 같은 유전체 재료가 제안되고 있다. 전술한 재료들 중 하프늄 산화물은 등가 산화막 두께가 4 Å 미만이어서, 20 nm 이하의 디자인 룰에 적합하여 차세대 디램 캐패시터의 구현을 위한 유력한 후보 물질이다.
상기 하프늄 산화물은 단사정계 결정 구조를 가질 때보다 정방정계 결정 구조를 가질 때에 60 이상의 더 큰 유전율(k) 뿐만 아니라 더 큰 에너지 밴드갭을 갖기 때문에, 정방정계 결정 구조의 하프늄 산화물의 적용이 더 바람직하다. 그러나, 상온에서 하프늄 산화물의 열역학적 안정상은 단사정계 결정 구조이므로, 정방정계 결정 구조는 쉽게 단사정계 결정 구조로 변하기 때문에 실제 정방정계 결정 구조의 하프늄 산화물을 얻기 어려운 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 상온에서 열역학적으로 불안정한 정방정계 하프늄 산화막을 용이하게 제조할 수 있는 정방정계 하프늄 산화막의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 정방정계 하프늄 산화막이 갖는 고유전율 및 넓은 에너지 밴드갭을 이용한 반도체 소자의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 정방정계 하프늄 산화막의 제조 방법은, 기판을 제공하는 단계; 상기 기판 상에 비정질, 단사정계 결정질 구조 또는 이의 혼합 구조의 초기 하프늄 산화막을 형성하는 단계; 상기 초기 하프늄 산화막을 정방정계 하프늄 산화물의 상전이 온도 이상으로 가열하여, 상기 초기 하프늄 산화막을 정방정계 하프늄 산화막으로 상변화시키는 단계; 및 상기 정방정계 하프늄 산화막 내에서 단사정계 하프늄 산화물의 핵 생성 및 성장이 억제되도록, 상기 가열된 정방정계 하프늄 산화막을 급속 냉각시키는 단계를 포함한다.
상기 초기 하프늄 산화막은 상기 기판 상에 원자층 증착, 화학기상증착 또는 스퍼터링 및 증발법과 같은 물리기상증착에 의해 형성될 수 있다. 상기 초기 하프늄 산화막의 두께는 20 Å 내지 200 Å의 범위 내일 수 있다.
일 실시예에서, 상기 초기 하프늄 산화막을 형성한 후, 상기 초기 하프늄 산화막을 상기 상전이 온도 미만에서 열처리하는 단계가 더 수행될 수 있다. 상기 정방정계 하프늄 산화막으로 상변화시키는 단계는, 150 ℃/초 내지 5×107 ℃/초 범위의 승온 속도를 갖는 승온 시간-온도 경로; 및 0.05 μs 내지 2×104 μs 의 범위 내의 유효 가열 시간을 갖는 가열 시간-온도 경로를 포함할 수 있다. 또한, 상기 유효 가열 시간 동안의 상기 정방정계 하프늄 산화막의 온도는 800 ℃ 내지 1,600 ℃의 범위 내일 수 있다.
일 실시예에서, 상기 정방정계 하프늄 산화막으로 상변화시키는 단계는, 급속 레이저 어닐링에 수행될 수 있다. 상기 급속 레이저 어닐링은, 레이저 스파이크 어닐링(laser spike annealing), 플래시 램프 어닐링(flash lamp annealing) 또는 다이오드 레이저 어닐링(diode laser annealing)에 의해 수행될 수 있다.
상기 승온 시간-온도 경로 및 가열 시간-온도 경로 동안 상기 기판 주위의 분위기는 질소(N2), 아르곤(Al), 헬륨(He) 또는 이들 중 2 이상의 혼합 가스과 같은 비활성 가스의 분위기일 수 있다. 상기 정방정계 하프늄 산화막을 급속 냉각시키는 단계는, 상기 단사정계 하프늄 산화물의 마텐사이트식 변태에 의한 상변화가 일어나지 않는 온도 및 시간 영역 내에서 수행될 수 있다.
또한, 상기 정방정계 하프늄 산화막을 급속 냉각시키는 단계는, 상기 단사정계 하프늄 산화물 결정 구조의 결정화 시작 곡선의 좌측 영역에 존재하는 감온 온도-시간 경로를 포함할 수 있다. 일 실시예에서, 상기 감온 온도-시간 경로는 정방정계 결정 구조로 결정화가 완료된 시각을 기준으로 10 ms 범위 내에 존재할 수 있다. 일 실시예에서, 상기 감온 온도-시간 경로는 103 ℃/초 내지 106 ℃/초 범위 내의 감온 속도를 가질 수 있다. 일 실시예에서, 상기 감온 온도-시간 경로 동안 상기 기판을 수용하는 챔버 내에 냉각용 가스가 주입될 수 있다. 일 실시예에서, 상기 냉각용 가스는 온도가 - 100 ℃ 내지 25 ℃ 범위 내의 가스이며, 예를 들면, 헬륨, 질소, 아르곤 가스 또는 이의 혼합 가스와 같은 비활성 가스일 수 있다.
일 실시예에서, 상기 감온 온도 시간 경로 이후, 상기 단사정계 하프늄 산화물 결정 구조의 결정화 시작 곡선의 노우즈 온도 미만의 온도에서 상기 단사정계 하프늄 산화물 결정 구조의 결정화 시작 곡선과 접촉하지 않는 시간 동안 상기 급속 냉각된 정방정계 하프늄 산화막을 가열하는 승온 단계를 더 포함할 수 있다. 상기 정방정계 하프늄 산화막 상에 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 지르코늄 산화막(ZrO2), 탄탈륨 산화물(Ta2O-5), 티타늄 산화물(TiO2), 알루미늄 산화막(Al2O3), 란타늄 산화물(La2O3), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 스트론튬 티타늄 산화물(SrTiO3), 지르코늄 실리콘 산화물(ZrSiO4), 하프늄 지르코늄 산화물(HfZrO4), 스트론튬 비스무스 탄탈륨화 산화물(SrBi2Ta2O9, SBT), 납 지르코늄 티타늄 산화물(PbZrxTi1 - xO3, PZT), 바륨 스트론튬 티타늄 산화물(BaxSr1 - xTiO3, BST) 또는 이들 중 2 이상의 적층 구조를 형성하는 단계가 더 수행될 수 있다.
일 실시예에서, 상기 정방정계 하프늄 산화막으로 상변화시키는 단계 이전에, 상기 초기 하프늄 산화막 상에 단사정계 하프늄 산화물의 핵생성 억제층을 더 형성하는 단계가 수행될 수 있다. 상기 핵생성 억제층은 상기 단사정계 하프늄 산화물의 부피 팽창을 제한하는 여하의 막일 수 있다. 상기 핵생성 억제층은, 티타늄 질화물, 탄탈륨 질화물, 티타늄알루미늄 질화물, 티타늄 실리콘 질화물, 탄탈륨 탄화물, 지르코늄 질화물, 하프늄 질화물, 및 루테늄 중 어느 하나 또는 이들의 적층 구조를 포함할 수 있다.
상기 핵생성 억제층은 알루미늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 또는 타이타늄 산화물을 포함할 수 있다. 또한, 상기 핵생성 억제층 내에 알루미늄 또는 실리콘이 도핑될 수 있다. 이 때, 상기 알루미늄 또는 실리콘은 상기 핵생성 억제층의 총 중량에 대하여 0.05 중량% 내지 5 중량%의 범위 내로 도핑될 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 기판을 제공하는 단계; 상기 기판 상에 비정질, 단사정계 결정질 구조 또는 이의 혼합 구조의 초기 하프늄 산화막을 형성하는 단계; 상기 초기 하프늄 산화막을 정방정계 하프늄 산화물의 상전이 온도 이상으로 가열하여, 상기 초기 하프늄 산화막을 정방정계 하프늄 산화막으로 상변화시키는 단계; 및 상기 정방정계 하프늄 산화막 내에서 단사정계 하프늄 산화물의 핵 생성 및 성장이 억제되도록, 상기 가열된 정방정계 하프늄 산화막을 급속 냉각시키는 단계; 및 상기 정방정계 하프늄 산화막 상에 전극 또는 반도체 층을 형성하는 단계를 포함한다. 상기 정방정계 하프늄 산화막은 캐패시터의 유전체 또는 게이트 절연막일 수 있다.
본 발명의 실시예들에 따르면, 비정질, 단사정계 결정질 구조 또는 이의 혼합 구조의 초기 하프늄 산화막을 출발 물질로 사용하여, 이를 상전이 온도 이상에서 정방정계 하프늄 산화막으로 상변화시키고 상기 가열된 정방정계 하프늄 산화막을 급속 냉각시켜 단사정계 결정질 구조의 마텐사이트(Martensite)식 생성을 억제함으로써, 상온에서 상기 정방정계 하프늄 산화막을 준안정상으로서 유지시켜, 별도의 불순물 도핑 없이 정방정계 하프늄 산화막이 신뢰성 있게 제조될 수 있다. 또한, 상기 초기 하프늄 산화막 상에 핵생성 억제층을 더 형성하는 경우, 상기 상기 단사정계 결정질 구조의 생성을 효과적으로 억제하여 급속 냉각 공정의 시간적 윈도우를 확장시킴으로써, 더욱 용이하게 정방정계 하프늄 산화막이 제조될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 상기 정방정계 하프늄 산화막이 고유전율 및 광 밴드갭을 갖기 때문에, 이를 유전체로 사용하는 경우, 반도체 소자의 스케일링에 대응하여 고신뢰성을 갖는 캐패시터 또는 트랜지스터와 같은 반도체 소자가 제공될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도면에서 동일 부호는 동일한 요소를 지칭한다. 또한, 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예를 설명하기 위하여 사용되며, 본 발명의 범위를 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수로 기재되어 있다 하더라도, 문맥상 단수를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이란 용어는 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 기판 또는 다른 층 "상에(on)" 형성된 층에 대한 언급은 상기 기판 또는 다른 층의 바로 위에 형성된 층을 지칭하거나, 상기 기판 또는 다른 층 상에 형성된 중간 층 또는 중간 층들 상에 형성된 층을 지칭할 수도 있다. 또한, 당해 기술 분야에서 숙련된 자들에게 있어서, 다른 형상에 "인접하여(adjacent)" 배치된 구조 또는 형상은 상기 인접하는 형상에 중첩되거나 하부에 배치되는 부분을 가질 수도 있다.
본 명세서에서, "아래로(below)", "위로(above)", "상부의(upper)", "하부의(lower)", "수평의(horizontal)" 또는 "수직의(vertical)"와 같은 상대적 용어들은, 도면들 상에 도시된 바와 같이, 일 구성 부재, 층 또는 영역들이 다른 구성 부재, 층 또는 영역과 갖는 관계를 기술하기 위하여 사용될 수 있다. 이들 용어들은 도면들에 표시된 방향뿐만 아니라 소자의 다른 방향들도 포괄하는 것임을 이해하여야 한다.
본 명세서에서, "기판"이라는 용어는 실리콘, 실리콘-온-절연체(SOI) 또는 실리콘-온-사파이어(SOS)과 같은 기저 구조체 또는 반도체가 아닌 다른 기저 구조체 상에 형성된 반도체 층, 도핑되거나 도핑되지 않은 반도체층 및 변형된 반도체 층을 지칭한다. 또한, 상기 기저 구조체 및 반도체란 용어는 실리콘계 재료에 한정되지 않으며, 탄소, 폴리머, 또는 실리콘-게르마늄, 게르마늄 및 갈륨-비소계 화합물 재료와 같은 Ⅲ-Ⅴ족 반도체 재료, Ⅱ-Ⅵ족 반도체 재료 또는 혼합 반도체 재료를 집합적으로 지칭한다.
도 1a는 본 발명의 일 실시예에 따른 정방정계 하프늄 산화막의 제조 방법을 설명하기 위한 단사정계 하프늄 산화물의 시간-온도-변이(time-temperature-transformation; TTT) 곡선(L)을 나타내는 그래프이고, 도 1b는 하프늄 산화물의 상평형도이며, 도 1c 및 도 1d는 각각 영역 A와 B의 하프늄 산화물의 평형 상태의 상들(equilibrium phases)의 결정 구조를 도시한다.
도 1a를 참조하면, TTT 곡선(L)은 본 발명자들에 의한 실험에 의해 저온 안정상인 단사정계 하프늄 산화물로의 마텐사이트(martensite)식 상변화 거동을 확인하여 정성적으로 얻어진 것이다. 온도 Ttrans는 도 1c의 단사정계 결정 구조에서 도 1d의 정방정계 결정 구조로의 상전이 온도이다. 온도 Ttrans는, 도 1b에 도시된 바와 같이, 박막의 두께에 따라 달라질 수 있으며, 800 ℃ 이상의 범위일 수 있다. 예를 들면, 온도 Ttrans는 800 ℃ 내지 1,600 ℃의 범위 내일 수 있다. Ttrans 미만의 온도 영역(해치된 A 영역)에서는 상기 단사정계 결정 구조가 안정상이며, Ttrans 이상의 온도 영역(해치된 B 영역)에서는 상기 정방정계 결정 구조가 안정상이 된다.
A 영역의 TTT 곡선(L)은 마텐사이트식 거동을 하는 단사정계 하프늄 산화물의 상변화의 온도와 시간에 대한 의존성을 설명한다. 상기 단사정계 하프늄 하프늄 산화물의 상변화의 온도 및 시간 의존성은, 핵 생성 단계(nucleation)와 열에 의해 활성화되는 성장 단계(thermally activated growth)로 이루어진 2 단계로 나뉘어 설명될 수 있다. 상기 핵 생성 단계는 이전의 상으로부터 새로운 상을 갖는 핵(nuclei)이 형성되는 것을 지칭하며, 상기 성장 단계는 이전의 상으로부터 새로운 상으로 확산에 의해 전달되는 물질에 의해 형성된 핵이 점차 커지는 결정립의 성장 단계를 지칭한다.
TTT 곡선(L)에서, 제 1 곡선(L1)은 단사정계 하프늄 산화물의 결정 구조의 결정화 시작 곡선이며, 제 2 곡선(L2)는 단사정계 하프늄 산화물의 결정 구조의 결정화 완료 곡선이다. 본 발명의 실시예에 따른 정방정계 하프늄 산화막의 제조 방법은 단사정계 하프늄 결정의 핵 생성 억제를 위해 제 1 곡선(L1)의 좌측 영역 내에서 수행되는 급속 냉각 단계를 포함하며, 이하에서 더욱 상세히 개시될 것이다.
도 2는 본 발명의 일 실시예에 따른 정방정계 하프늄 산화막의 제조 방법을 도시하며, 도 3a 내지 도 3c는 상기 하프늄 산화막의 제조 방법의 순서에 따라 얻어지는 중간 구조체를 설명하는 단면도이다.
도 2 및 도 3a를 참조하면, 기판(10)이 준비된다. 기판(10)은 초기 하프늄 산화막이 형성될 표면을 제공하는 임의의 형태를 갖는 구조체일 수 있다. 기판(10)은 실리콘, 실리콘-온-절연체(SOI) 또는 실리콘-온-사파이어(SOS), 탄소, 폴리머, 또는 실리콘-게르마늄, 게르마늄 및 갈륨-비소계 화합물 재료와 같은 Ⅲ-Ⅴ족 반도체 재료, Ⅱ-Ⅵ족 반도체 재료 또는 혼합 반도체 재료와 같은 기저 구조체일 수 있다. 또는, 기판(10)은 상기 기저 구조체 상에 형성된 반도체 층, 도핑되거나 도핑되지 않은 반도체층 및 변형된 반도체 층, 도전층, 또는 유전체층 자체를 지칭할 수도 있다.
일 실시예에서, 기판(10)은 다이오드 또는 트랜지스터와 같은 스위칭 소자, 또는 전극 및 배선과 같은 도전체를 포함할 수 있다. 도 3a에서는, 스위칭 소자로서 전계효과트랜지스터(SE)와 상기 도전체로서 제 1 전극(11) 및 제 1 전극(11)과 전계효과트랜지스터(SE)를 전기적으로 연결시키기 위한 비아 도전체(12)가 예시되어 있다. 이들 구성 부재들의 전기적 분리를 위해 적합한 절연막(13)이 기판(10) 상에 형성될 수 있다.
제 1 전극(11)은, 예를 들면, 캐패시터의 하부 전극일 수 있다. 상기하부 전극은 전계효과트랜지스터(SE)에 전기적으로 연결되어 디램과 같은 메모리 소자를 구현할 수도 있다. 일 실시예에서, 제 1 전극(11)은 실리콘(Si), 백금(Pt), 텅스텐(W), 금(Au), 파라듐(Pd), 로듐(Rh), 이리듐(Ir), 루테늄(Ru), 탄탈륨(Ta), 타이타늄(Ti), 몰리브덴(Mo), 크롬(Cr), 바나듐(V), 텅스텐(W), 이들 금속의 도전성 질화물(예를 들면, TiN), 및 이들 금속의 도전성 산화물(RuO2 또는 SrRuO3) 중 어느 하나, 이들의 합금과 같은 혼합 조성물 또는 2 층 이상의 적층 구조를 포함할 수 있다. 그러나, 이는 예시적일 뿐, 본 발명이 이에 한정되는 것은 아니다.
제 1 전극(11)은, 도 3a에 도시된 것과 같이, 입체적인 실린더형일 수 있다. 그러나, 이는 예시적일 뿐, 본 발명이 이에 제한되는 것은 아니다. 다른 실시예에서, 전극(11)은 기판(10)의 깊이 방향으로 형성된 트렌치 상에 코팅된 입체적 형상을 갖거나, 단순한 평판 형상을 가질 수도 있다.
도 2와 함께 도 3b를 참조하면, 기판(10)상에 초기 하프늄 산화막(IHL)을 형성한다(S20). 초기 하프늄 산화막(IHL)은 비정질, 단사정계 결정질 구조 또는 이들이 불균일 또는 균일하게 혼합된 혼합 구조를 포함할 수 있다. 도 3a를 참조하여 설명한 것과 같이, 제 1 전극(11)이 형성된 경우, 제 1 전극(11) 상에 초기 하프늄 산화막(IHL)이 형성될 수 있다.
초기 하프늄 산화막(IHL)은 적합한 하프늄 전구체와 산화제를 이용한 화학기상증착, 스퍼터링 및 증발법과 같은 물리기상증착 또는 원자층 증착과 같은 기상 증착법에 의해 형성되거나 솔겔법과 같은 액상법에 의해 형성될 수 있다. 초기 하프늄 산화막(IHL)은 하프늄 및 산소 이외의 불순물을 포함하지 않는 것이 바람직하다. 상기 불순물은, 후술하는 것과 같이, 고온에서 형성된 정방정계 하프늄 산화막이 감온되면서 상기 정방정계 하프늄 산화막이 단사정계 하프늄 산화물의 결정 구조로 상변화되는 것을 촉진할 수 있기 때문이다.
일 실시예에서, 상기 원자층 증착에 의한 초기 하프늄 산화막(IHL)은 하프늄 전구체 가스와 산소 함유 가스를 사용하여 형성될 수 있다. 상기 하프늄 전구체 가스는, 예를 들면, 하프늄 테트라클로라이드(HfCl4) 또는 테트라키스(디에틸아미노)하프늄((Et2N)4Hf 또는 TDEAH)와 같은 테트라키스(디알킬아미노) 하프늄 화합물이며, 본 발명이 이에 한정되는 것은 아니다. 상기 산소 함유 가스는, 비제한적 예로서, 산소(O2), 오존(O3) 또는 수증기(H2O)일 수 있다. 상기 원자층 증착에서는, 상기 기판이 주입된 챔버 내에 상기 하프늄 전구체 가스와 상기 산소 함유 가스가 교번하여 펄스 주입되고, 각 펄스 주입 사이에 퍼지 단계를 수행하는 사이클이 1회 이상 실시하여 초기 하프늄 산화막(IHL)이 형성될 수 있다.
초기 하프늄 산화막(IHL)은 상전이 온도(Ttrans) 이하에서 형성될 수 있으며, 상전이 온도(Trans) 이하에서 안정상이므로 전술한 원자층 증착 공정뿐만 아니라 다른 박막 형성 방법에 의해 용이하게 형성될 수 있다. 일 실시예에서, 초기 하프늄 산화막(IHL)의 형성은, 상전이 온도(Ttrans) 미만인 100 ℃ 내지 500 ℃의 범위 내에서 수행될 수 있다. 선택적으로는, 초기 하프늄 산화막(IHL)의 형성 후, 상기 초기 하프늄 산화막이 균일한 정방정계 하프늄 산화물의 결정 구조를 갖도록 상기 상전이 온도(Ttrans) 미만에서 열처리 단계가 더 수행될 수 있다. 상기 열처리 단계는 400 ℃ 내지 750 ℃ 의 온도 범위 내에서 수행되며, 상기 온도 범위 내에서 초기 하프늄 산화막(IHL)은 지배적으로 단사정계 결정 구조의 결정질을 가질 수 있다.
일 실시예에서, 초기 하프늄 산화막(IHL)의 두께는 20 Å 내지 200 Å 일 수 있다. 초기 하프늄 산화막(IHL)의 두께가 20 Å 미만에서는 후속하는 상변화 과정 및 급속 냉각 과정에서 유발되는 크랙과 같은 결함에 의해 누설전류 또는 절연파괴가 발생할 수 있으며, 초기 하프늄 산화막(IHL)의 정방정계 하프늄 산화막으로의 결정화 온도가 너무 상승되어 결정화를 위한 공정 동안 인접 영역 또는 계면에 열충격 또는 열적 부담을 줄 수 있어 바람직하지 못하다. 초기 하프늄 산화막(IHL)의 두께가 200 Å를 초과하면, 캐패시턴스의 감소는 물론 상기 급속 냉각 과정에서 충분한 열방출이 확보되지 않아 급속 냉각 과정 동안 원치 않는 단사정계 하프늄 산화물 구조의 핵생성이 유도될 수 있다.
이후, 기판(11) 상에 형성된 초기 하프늄 산화막(IHL)에 대하여 초기 하프늄 산화막을 정방정계 하프늄 산화막이 형성되는 핵생성 가능 온도, 즉, 상전이 온도(Ttrans) 이상으로 가열하고, 충분한 결정립 성장이 일어나도록 일정 시간 동안 상기 온도를 유지시켜 초기 하프늄 산화막을 정방정계 하프늄 산화막으로 상변화시킨다(S30).
초기 하프늄 산화막(IHL)의 결정화를 위한 상기 열처리 방법은, 150 ℃/초 내지 5×107 ℃/초 범위의 승온 속도를 갖는 가열 방법이다. 일 실시예에서, 상기 열처리 방법은 0.4×105 ℃/초 내지 5×107 ℃/초 범위의 승온 속도를 가질 수 있다. 상기 열처리 방법은, 도 1a의 승온 시간-온도 경로(SL30a)로 나타내어 질 수 있다. 승온 시간-온도 경로(SL30a) 경로는 선형적인 것에 한정되는 것은 아니며, 이는 예시적일 뿐 비선형적 곡선 또는 불연속적 패턴을 가질 수도 있다.
상전이 온도(Ttrans) 이상에서 초기 하프늄 산화막(IHL)이 소정 시간 동안 가열될 수 있다. 이와 같이, 상전이 온도(Ttrans) 이상에서의 가열 시간을 유효 가열 시간이라 한다. 예를 들면, 상기 가열 방법은 도 1a의 가열 시간-온도 경로(SL30b)로 표현될 수 있다. 이 경우, 상기 유효 가열 시간은 가열 시간-온도 경로(SL30b)의 시간 축 길이가 되며, 가열 시간-온도 경로(SL30b)의 상기 유효 가열 시간은 0.05 μs 내지 2×104 μs 의 범위 내일 수 있다.
상기 가열 시간이 2×104 μs를 초과하면, 초기 하프늄 산화막(IHL)과 초기 하프늄 산화막(IHL) 하지의 다른 층들과의 계면이 열화되거나, 기판(10)에 형성된 다른 소자 또는 층 또는 부재들(예를 들면, 도 3b의 SE, 12)이 열충격을 겪을 수 있다. 또한, 가열 시간이 0.05 μs 미만이 되면, 충분한 열에너지가 초기 하프늄 산화막(IHL)에 공급되지 못하여 결정화가 불충분하게 이루어지거나 높은 열에너지가 다량 공급되어야 하므로 정방정계 하프늄 산화물로의 결정화가 불충분할 수 있다.
가열 시간-온도 경로(SL30b)는 상변화 온도(Ttrans) 이상에서 온도가 일정하게 유지되는 것을 나타내지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 가열 온도-시간 경로(SL30b)는 최대 온도가 상변화 온도(Ttrans) 이상인 펄스 형태를 갖거나, 선형 또는 비선형의 증감 변동을 할 수도 있다.
일 실시예에서, 승온 시간-온도 경로(SL30a) 및 가열 시간-온도 경로(SL30b)는 급속 레이저 어닐링(rapid laser annealing)에 의해 수행될 수 있다. 바람직하게는, 상기 급속 레이저 어닐링은 레이저 스파이크 어닐링(laser spike annealing), 플래시 램프 어닐링(flash lamp annealing) 또는 다이오드 레이저 어닐링(diode laser annealing)에 의해 수행될 수 있다. 일 실시예에서, 상기 레이저 스파이크 어닐링은 10.6 μm 의 파장을 갖는 레이저를 이용할 수 있다. 상기 플래시 램프 어닐링은 0.5 μm 내지 0.8 μm의 파장을 갖는 레이저를 이용할 수 있다. 상기 다이오드 레이저 어닐링은 0.8 μm의 파장을 갖는 레이저를 이용할 수 있다. 상기 레이저의 파장 범위는 예시적일 뿐 본 발명이 이에 한정되는 것은 아니며, 적합한 레이저 소스의 선택과 그에 따른 흡수율을 통해 변경될 수 있다.
일 실시예에서, 가열 시간-온도 경로(SL30b) 동안, 기판(10)은 가열 시간 및 열량 제어와 초기 하프늄 산화막(IHL)의 전체에 걸쳐 정방정계 하프늄 산화막의 상변화가 일어나도록 스캐닝되거나 급속 레이저 어닐링 수단과 기판 사이의 거리 조절이 될 수 있다. 또한, 일 실시예에서, 승온 시간-온도 경로(SL30a) 및 가열 시간-온도 경로(SL30b) 동안, 또는 적어도 가열 시간-온도 경로(SL30b) 동안, 기판(10) 주위의 고온 분위기는, 네온(Ne), 아르곤(Al) 또는 헬륨(He)과 같은 비활성 가스의 분위기일 수 있다.
승온 및 가열 시간-온도 경로(SL30a, SL30b)에 의해 상변화 단계가 종료된 후, 생성된 상기 정방정계 하프늄 산화막이 유지되도록, 즉, 상기 정방정계 하프늄 산화막 내에서 단사정계 하프늄 산화물의 핵 생성 및 성장이 억제되도록, 상기 정방정계 하프늄 산화막을 상기 상전이 온도 이하로 급속 냉각(rapid quenching)시킨다(S40). 상기 급속 냉각은 TTT 곡선 (도 1a의 곡선 L) 중 단사정계 결정 구조의 결정화 시작 곡선(L1)에 접하지 않는 시간 내에서 감온 시간-온도 경로를 따를 수 있다.
도 1a를 참조하면, 상기 급속 냉각은 감온 온도-시간 경로(SL40)을 따를 수 있다. 감온 온도-시간 경로는, 예를 들면, 103 ℃/초 내지 106 ℃/초의 감온 속도를 가질 수 있다. 그러나, 상기 감온 속도는 후술하는 것과 같이, 핵생성 억제층에 의해 150 ℃/초 내지 106 ℃/초로 감온 속도가 완화될 수 있으며, 그 범위가 증가될 수 있다.
일부 실시예에서, 상기 급속 냉각을 위하여, 상변화가 완료된 기판(10)을 수용하는 챔버 내에 냉각용 가스를 주입할 수 있다. 상기 냉각용 가스는 온도가 - 100 ℃ 내지 25 ℃ 범위 내의 가스이며, 예를 들면, 헬륨, 질소, 네온, 아르곤 가스 또는 이의 혼합 가스와 같은 비활성 가스일 수 있다.
정방정계 하프늄 산화물은 원자의 확산에 의하지 않고 마텐사이트(Martensite)식 변태에 의해 단사정계 하프늄 산화물로 상변화를 할 수 있기 때문에, 감온 온도-시간 경로(SL40)는 단사정계 하프늄 산화물의 핵 생성 억제를 위해 단사정계 결정 구조의 결정화 시작 곡선(L1)에 접하지 않는 영역 내에 존재하는 것이 바람직하다. 이 경우, 온도-시간 경로(SL40)는 단사정계 결정 구조의 결정화 시작 곡선(L1)의 좌측 영역에서 존재할 수 있다.
정방정계 결정 구조로 결정화가 완료된 시각을 기준 시각으로 정의하면, 결정화 시작 곡선(L1)의 노우즈(nose; N)는 약 650 ℃의 온도에서 약 10 ms의 범위 내에 있다. 따라서, 일 실시예에 따르면 감온 온도-시간 경로(SL40)가 결정화 시작 곡선(L1)의 좌측 영역에서 수행된다면, 감온 온도-시간 경로(SL40)는 약 10 ms의 범위 내에 존재할 수 있다. 그러나, 후술하는 것과 같이, 핵생성 억제층이 적용되는 경우 감온 온도-시간 경로(SL40)는 약 5 sec 내지 10 sec의 범위 내로 확장될 수도 있다.
일 실시예에서, 상기 급속 냉각의 최종 온도(Tquench)는 노우즈(N) 미만의 온도일 수 있다. 예를 들면, 최종 온도(Tquench)는 상온일 수 있다. 다른 실시예에서, 상기 급속 냉각은 열충격의 감소를 위해 노우즈(N) 미만의 온도 영역에서 적어도 1 단계 이상으로 단계적으로 감온되는 다단 감온 경로를 따를 수도 있다. 예를 들면, 노우즈(N) 미만의 온도 500 ℃에서, 소정 시간, 예를 들면, 5 ms 유지하고, 이후, 다시 상온으로 감온될 수 있다.
또 다른 실시예에서, 상기 급속 냉각은, 냉각 단계와, 상기 냉각 단계 이후의 승온 단계를 더 포함할 수 있다. 예를 들면, 상기 냉각 단계에서는, 영하의 온도까지 기판(10)의 냉각이 수행된 후, 다시 상온 또는 노우즈(N)의 온도 미만의 일정 온도까지 가열되는 승온 단계를 포함할 수도 있다. 이 경우, 상기 승온 단계는 통상의 에이징(aging)과 달리 노우즈(N) 미만의 온도 영역에서 단사정계 하프늄 산화물 결정 구조의 결정화 시작 곡선(L1)과 접촉하지 않는 시간 동안 수행될 수 있으며, 이 경우, 단사정계 하프늄 산화물 결정 구조의 핵생성이 되기 어려울 뿐만 아니라 원자의 확산 속도도 작아 단사정계 하프늄 산화물로의 상변화가 거의 일어나지 않는다.
전술한 것과 같이, 정방정계 하프늄 산화막(FHL)이 형성된 이후, 상기 정방정계 하프늄 산화막(FHL) 상에 새로운 도전층, 예를 들면, 제 2 전극(미도시)이 형성될 수 있다. 제 1 전극(11)과 상기 제 2 전극 사이에 유전체로서 정방정계 하프늄 산화막(FHL)이 배치되는 캐패시터가 완성될 수 있다. 상기 제 2 전극은 제 1 전극(11)과 동일한 재료를 포함할 수 있다. 상기 정방정계 하프늄 산화막(FHL)이 고유전율의 밴드갭이 큰 물질이기 때문에, 누설 전류가 작으면서도 셀 크기가 작더라도 충분한 동작 용량을 확보할 수 있어 초미세 캐패시터가 제공될 수 있다. 또한, 스위칭 소자(SE)와 연결되는 경우, 1T-1C 구조의 DRAM 소자가 제공될 수 있다.
다른 실시예에서, 제 1 전극(11)은 도 3a에 도시된 것과 달리, 평판형일 수 있다. 이 경우, 유전체로서 정방정계 하프늄 산화막(FHL)을 포함하는 평판형 캐패시터가 제조될 수도 있다. 또 다른 실시예에서, 제 1 전극(11)의 형상에 따라 기판(10) 내에 형성된 트렌치형 또는 필라형과 같은 다양한 3 차원 구조의 캐패시터가 제공될 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 제 2 전극의 형성 이전에, 정방정계 하프늄 산화막(FHL)과 공정 정합성을 갖는 다른 유전체막이 더 형성될 수도 있다. 예를 들면, 상기 유전체막은 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 지르코늄 산화막(ZrO2), 탄탈륨 산화물(Ta2O-5), 티타늄 산화물(TiO2), 알루미늄 산화막(Al2O3), 란타늄 산화물(La2O3), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 스트론튬 티타늄 산화물(SrTiO3), 지르코늄 실리콘 산화물(ZrSiO4), 하프늄 지르코늄 산화물(HfZrO4), 스트론튬 비스무스 탄탈륨화 산화물(SrBi2Ta2O9, SBT), 납 지르코늄 티타늄 산화물(PbZrxTi1 - xO3, PZT), 바륨 스트론튬 티타늄 산화물(BaxSr1 - xTiO3, BST) 또는 이들 중 2 이상의 적층 구조를 포함할 수 있으며, 이 경우 다층 구조의 유전체막 스택이 제공될 수 있다.
전술한 실시예는, 캐패시터에 관한 것이지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 전계 효과 트랜지스터의 제조를 위해 정방정계 하프늄 산화막(FHL) 상에 게이트 전극이 형성되거나, 역 구조의 트랜지스터를 제공하기 위해 게이트 전극층 상에 정방정계 하프늄 산화막(FHL)이 형성되고, 이후 정방정계 하프늄 산화막(FHL) 상에 채널 층과 같은 반도체 층이 더 형성될 수 있다. 이 경우, 정방정계 하프늄 산화막(FHL)은 상기 채널층과 게이트 전극 사이에 강한 용량 결합을 유도하여 동일 게이트 전압에서 채널 전류 밀도를 향상시켜 저전력 트랜지스터를 구현할 수 있도록 한다.
전술한 실시예에서와 같이, 상기 단사정계 결정 구조의 결정화 시작 곡선(L1)의 좌측 영역에서는, 상전이 온도 이상(Ttrans)의 온도 범위에서 열 평형 상태에 있는 정방정계 하프늄 산화막이 급속 냉각되는 경우, 실질적으로 단사정계 결정의 핵 생성이 이루어지지 않을 뿐만 아니라, 이러한 결정화를 위한 핵 생성이 이루어진다 하더라도 결정립 성장을 위한 시간이 확보되지 않아 단사정계 하프늄 산화물이 생성되지 않기 때문에, 고온 영역에서 형성된 정방정계 결정 구조의 하프늄 산화막이 상온에서도 준안정 상(meta-stable phase)으로서 유지될 수 있다.
따라서, 본 발명의 실시예에 따르면, 정방정계 하프늄 산화막을 형성하기 위하여, 정방정계 하프늄 산화막의 하지에 정방정계 하프늄 산화물의 핵 생성을 위한 시드층(seed layer)을 형성하지 않고, 고온 가열 및 급속 냉각의 열적 과정만으로 정방정계 하프늄 산화막을 형성하므로, 상기 시드층을 사용하는 하는 경우 발생하는 추가적 공정 비용과 상기 시드층 내 불순물의 확산에 의한 인접 막의 오염, 또는 이에 따른 소자 특성의 열화 현상이 감소 또는 제거될 수 있다. 또한, 상기 시드층의 유전율이 정방정계 하프늄 산화막의 유전율보다 크지 않은 경우 전체 유전율이 감소하지만, 본 발명의 실시예에 따르면 이러한 문제점이 나타나지 않는다. 또한, 일반적으로 불순물을 도핑하는 경우 결정화 온도가 증가함을 고려할 때, 본 발명의 실시예에 따르면 불순물의 도핑에 의해 정방정계 하프늄 산화막을 제조하는 경우보다 결정화 온도를 낮출 수 있는 이점이 있다.
또한, 일반적으로 재료의 상변화를 위한 핵 생성은 상기 재료 전체에서 균일하고(homogeniously), 무작위적으로(randomly) 시작되기 보다는 상기 재료의 구조적 결함이 있는 곳, 예를 들면, 결정립 경계, 자유 표면 또는 비금속성의 불순물인 내포물(inclusion)의 표면에서 에너지 관점에서 더 쉽게 시작되는 점이 고려될 수 있다. 특히, 상기 불순물은 오히려 저온 영역에서 안정상인 단사정계 하프늄 산화막의 핵생성을 촉진할 수도 있기 때문에 이의 적용은 효율적이지 않다.
도 4는 본 발명의 다른 실시예에 따른 정방정계 하프늄 산화막의 제조 방법을 도시하는 순서도이며, 도 5a 및 도 5b는 도 4에 도시된 정방정계 하프늄 산화막의 제조 방법에 따른 결과물들의 단면도이다. 도 6a 및 도 6b는 핵생성 억제층(CIL)의 작용을 설명하기 위한 단면도이다.
도 4 및 도 5a를 참조하면, 기판(10)을 준비한다(S10). 기판(10) 상에, 전술한 것과 같이, 비정질, 단사정계 결정질 구조 또는 이의 혼합 구조의 초기 하프늄 산화막(IHL)을 형성한다(S20). 초기 하프늄 산화막(IHL)은, 상전이 온도(Ttrans) 이하에서 형성될 수 있다.
단사정계 하프늄 산화물로의 상변화를 방지하기 위해, 초기 하프늄 산화막(IHL) 상에 단사정계 하프늄 산화물의 핵생성을 억제하는 핵생성 억제층(CIL)을 더 형성할 수 있다(S25). 핵생성 억제층(CIL)은 타이타늄 질화물(TiN), 탄탈륨 질화물(TaN), 타이타늄 알루미늄 질화물(TiAlN), 타이타늄 실리콘 질화물(TiSiN), 탄탈륨 탄화물(TaC), 지르코늄 질화물(ZrN), 하프늄 질화물(HfN), 및 루테늄(Ru) 중 어느 하나 또는 이들의 적층 구조일 수 있다. 다른 실시예에서, 핵생성 억제층(S25)은 알루미늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 또는 타이타늄 산화물일 수 있다. 일부 실시예에서는, 전술한 핵생성 억제층(S25)에 알루미늄 또는 실리콘이 미량, 예를 들면, 0.05 중량% 내지 5 중량%의 범위 내로 도핑될 수 있다. 핵생성 억제층(CIL)은 초기 하프늄 산화막(IHL) 상에 별도로 생성되는 점에서 초기 하프늄 산화막(IHL)에 도핑되는 것과는 구별되어야 하며, 이러한 차이점은 도 6a 및 도 6b를 참조한 설명으로부터 명백하여 질 것이다.
핵생성 억제층(CIL)의 두께는 10 Å 내지 200 Å의 범위 내일 수 있다. 핵생성 억제층(CIL)이 불연속적인 막인 경우 에너지 관점에서 준안정상태의 정방정계 하프늄 산화물로부터 단사정계 하프늄 산화물로의 상변화를 촉진할 수 있다. 핵생성 억제층(CIL)의 두께가 10 Å 미만에서는 핵생성 억제층(CIL)을 연속적인 막으로서 형성하기 어렵다. 핵생성 억제층(CIL)의 두께가 200 Å을 초과하는 경우에는 정방정계 하프늄 산화막의 급속 냉각(S40) 동안 정방정계 하프늄 산화막의 열방출이 방해되어 단사정계 하프늄 산화물의 핵생성 및 결정립 성장을 유도할 수 있다.
후속하여, 도 4와 함께 도 5b를 참조하면, 초기 하프늄 산화막(IHL)을 가열하여 정방정계 하프늄 산화막을 형성한다(S30). 이후, 초기 하프늄 산화막(IHL)에서 정방정계 하프늄 산화막(FHL)으로의 상변화 단계가 종료된 후, 생성된 정방정계 하프늄 산화막(FHL)이 유지되도록 정방정계 하프늄 산화막(FHL)을 상전이 온도(Ttrans) 미만으로 급속 냉각(rapid quenching)시킨다(S40). 상기 급속 냉각은 TTT 곡선 중 단사정계 결정 구조로의 결정화 시작 곡선(L1)에 접하지 않는 급속 냉각 경로를 통하여 수행된다. 이 경우, 상기 급속 냉각의 온도 및 시간 경로는 단사정계 결정 구조로의 결정화 시작 곡선(L)의 좌측 영역에서 존재한다.
단사정계 하프늄 산화물(도 1b 참조)은 정방정계 하프늄 산화물(도 1c 참조)에 비해 밀도가 작다. 구체적으로, 상기 정방정계 하프늄 산화물에서 상기 단사정계 하프늄 산화물로 상변화가 일어나면, 약 3 %의 부피 증가가 발생을 한다. 따라서, 이러한 부피 증가를 억제할 수 있다면, 에너지적 관점에서 상온에서도 단사정계 하프늄 산화물의 핵생성이 억제되어 준안성인 정방정계 하프늄 산화물이 유지될 수 있다. 아래 식 1은 정방정계 하프늄 산화물에서 단사정계 하프늄 산화물로의 상변화에 수반되는 자유 에너지(free energy, ΔG) 식이다.
[식 1]
ΔG = - ΔGν,mono + [γair /mono + γtetra /mono] + ΔGs,mono - ΔGd
여기서, ΔGν,mono는 진공 중에 단사정계 하프늄 산화물로의 자유 에너지 변화량이고, γair/mono와 γtetra/mono 는 각각 공기와 단사정계 하프늄 산화물의 계면과 정방정계 하프늄 산화물과 단사정계 하프늄 산화물의 계면의 표면 에너지이고, ΔGs,mono는 단사정계 하프늄 산화물로의 상변화시 변형(strain) 에너지 변화량이며, ΔGd는 결함(defect; 예를 들면, 입계(grain boundary) 및 상 계면(phase interphase)에서 핵 생성시의 에너지 변화량이다.
본 발명의 실시예에 따른 핵생성 억제층(CIL)은 상변화된 정방정계 하프늄 산화막의 상부에서 상기 급속 냉각 과정에서 단사정계 하프늄 산화물의 결정 구조의 핵 생성시 초래되는 부피 증가에 따른 변형을 제한하게 된다. 식 1을 참조하면, 자유 에너지 ΔG의 관점에서, 핵생성 억제층(CIL)은 ΔGs,mono 을 증가시켜 단사정계 산화물로의 상변화를 억제하여 정방정계 하프늄 산화막의 결정 구조를 상온에서도 준안정 상태로서 유지할 수 있도록 한다.
또한, 핵생성 억제층(CIL)은 정방정계 하프늄 산화물의 상부 표면을 커버하여 정방정계 하프늄 산화물이 자유 표면으로서 노출될 때 발생하기 쉬운 단사정계 하프늄 산화물의 이질 핵생성(heterogenous nucleation)을 에너지적 관점에서 억제할 수도 있다. 도 6a를 참조하면, 상변화 완료된 정방정계 하프늄 산화막(FHL)의 자유 표면(FHLs)은 단사정계 하프늄 산화물(HOmono)로 상변화하기 쉽다. 그러나, 도 6b에 도시된 바와 같이 정방정계 하프늄 산화막(FHL) 상에 핵생성 억제층(CIL)이 존재하면, 식 1의 자유 에너지에서, - ΔGd가 증가하여 단사정계 하프늄 산화물의 핵생성이 어려워지고, 화살표로 나타낸 바와 같이 상변화 억제층(CIL)에 의한 부피 팽창의 제한 효과에 의헤 ΔGs,mono 가 증가하여 급속 냉각 단계에서 단사정계 하프늄 산화물(HOmono)로의 상변화가 억제된다. 그 결과, 급속 냉각 공정의 시간적 윈도우가 더욱 확장될 수 있다.
이하에서는, 실험예를 들어, 본 발명에 관하여 더욱 상세하게 설명할 것이다. 하기의 개시 사항은 단지 설명을 목적으로 하는 예시일 뿐이며, 본 발명이 이에 제한되는 것으로 해석되어서는 아니 된다.
실험예 1
본 발명의 실시예에 따라 기판 상에 하프늄 산화막을 제조하였다. 상기 기판은 실리콘 기판이며, 캐패시터 구조를 형성하기 위해 상기 기판 상에 하부 전극으로서 루테늄 산화막을 형성하였다. 이후, 상기 하부 전극 상에 비정질 구조의 초기 하프늄 산화막을 형성하였다. 상기 초기 하프늄 산화막은 하프늄 전구체 가스와 산소 함유 가스를 사용하여 원자층 증착 공정에 의해 증착되었다. 상기 하프늄 전구체 가스는, 예를 들면, 하프늄 테트라클로라이드(HfCl4) 또는 테트라키스(디에틸아미노)하프늄((Et2N)4Hf 또는 TDEAH)와 같은 테트라키스(디알킬아미노) 하프늄 화합물이며, 본 발명이 이에 한정되는 것은 아니다. 실험예에서는, 하프늄 테트라클로라이드가 사용되었다.
상기 산소 함유 가스는, 예를 들면, 산소(O2), 오존(O3) 또는 수증기(H2O)일 수 있으며, 본 실험예에서는 산소가 사용되었다. 이들 전구체 가스와 산소 함유 가스를 교번하여 상기 기판이 주입된 챔버 내에 펄스 주입과 각 펄스 주입 사이의 퍼지 단계를 갖는 사이클을 10회 실시하여 Å 두께의 초기 하프늄 산화막을 형성하였다.
이후, 초기 하프늄 산화막의 결정화를 위해, 150 ℃/초 이상의 승온 속도를 갖는 380 nm 파장의 레이저를 이용한 레이저 스파이크 어닐링(laser spike annealing) 방법으로 약 0.13 μs의 유효 가열시간 동안 1,000 ℃로 열처리하였다. 이에 의해 초기 하프늄 산화막이 정방정계 하프늄 산화물로 상변화되었다. 상기 열처리는 질소 분위기에서 수행되었다. 이후, 500 ℃ 내지 800 ℃ 사이의 TTT 곡선의 노즈 부근에서의 어닐링 시간이 10 ms 가 넘지 않도록, 상기 레이저 스파이크 어닐링의 전력을 차단하고, 냉각 가스로서 아르곤을 챔버 내에 주입하여, 정방정계 하프늄 산화막을 약 7×104 ℃ /초 이상의 속도로 급속 냉각시켰다.
실험예 2
상기 실험예 1에서와 같이 기판 상에 초기 하프늄 산화막을 형성하고, 상기 초기 하프늄 산화막의 상변화를 위한 열처리 이전에 초기 하프늄 산화막 상에 핵생성 억제층을 형성하였다. 핵생성 억제층은 TiN 막이다. 상기 TiN막은 스퍼터링에 의해 약 100 Å 두께로 형성되었다.
이후, 실험예 1과 마찬가지로, 초기 하프늄 산화막의 결정화를 위해, 레이저 스파이크 어닐링(laser spike annealing) 방법으로 0.18 μS 및 1.3 μS의 유효 가열 시간 동안 1,000 ℃로 열처리하였다. 이때, 1.3 μS의 유효 가열 시간은 0.53 J의 0.13 μS의 레이저 스파이크 어닐링을 총 10회 수행하여 얻어진 것이다.
상기 레이저 스파이크 어닐링에 의해 초기 하프늄 산화막이 정방정계 하프늄 산화물로 상변화되었다. 상기 열처리는 질소 분위기에서 수행되었다. 이후, 500 ℃ 내지 800 ℃ 사이의 TTT 곡선의 노즈 부근에서의 어닐링 시간이 10 ms 가 넘지 않도록, 정방정계 하프늄 산화막을 약 7×104 ℃/초 이상의 속도로 급속 냉각시켰다.
비교예
상기 실험예 1과 같이, 기판 상에 초기 하프늄 산화막을 형성하였다. 상기 초기 하프늄 산화막이 형성된 기판에 대해, 450 ℃, 500 ℃, 550 ℃, 600 ℃, 650 ℃, 700 ℃ 및 750 ℃에서 유효 가열 시간을 증가시켜 15 초 동안 레이저 스파이크 어닐링 방식으로 전력을 인가하여 급속 열처리(RTP)를 수행하였다.
도 7a 및 도 7b는 각각 실시예 1 및 2에 의해 제조된 하프늄 산화물 박막의 X선 회절그래프이며, 도 8은 비교예에 따라 제조된 하프늄 산화물 박막의 X선 회절 그래프이다.
도 7a를 참조하면, 실시예 1에서 정방정계 구조의 하프늄 산화물이 검출되고, 단사정계 하프늄 산화물은 검출되지 않는다. 도 7b를 참조하면, 핵생성 억제층이 적용된 실시예 2의 경우에, 실시예 1에 비해 정방정계 결정 구조의 피크의 강도가 더욱 증가하고(곡선 C1 참조), 결정화 시간이 긴 1.3 ms 에서도 정방정계 하프늄 산화물의 결정 구조를 얻을 수 있음(곡선 C2 참조)을 확인할 수 있으며, 이로부터 핵생성 억제층이 정방정계 결정 구조를 유지하는데 효과적이어서 공정 윈도우를 넓힐 수 있음을 알 수 있다. 도 7a 및 도 7b에서 검출된 TiN의 피크는 초기 하프늄 산화물을 형성하기 이전에 형성된 기판 상의 TiN 전극으로부터 얻어진 것이다.
도 8을 참조하면, 650 ℃, 700 ℃ 및 750 ℃에서 약한 정방정계 구조의 하프늄 산화물이 단사정계 구조의 하프늄 산화물과 혼합되어 존재하는 것을 확인할 수 있으며, 550 ℃ 및 600 ℃ 에서는 단사정계 구조의 하프늄 산화물만이 검출된다. 550 ℃ 내지 750 ℃ 사이는 TTT 곡선의 노우즈가 존재하는 영역이며 이 영역에서 10 ms 를 초과하는 15 초 동안 급속 열처리를 하는 경우, 단사정계 구조의 하프늄 산화물이 핵생성되고, 종국적으로는 결정립 성장도 가능하여 단사정계 하프늄 산화물 구조로의 상변화가 일어날 수 있다.
전술한 실시예들에 따르면, 초기 하프늄 산화막만을 출발 물질로 하여 별도의 도핑 공정 없이 결정화 단계 및 급속 냉각 단계의 열역학적 제어를 통하여 정방정계 하프늄 산화막을 확보할 수 있다. 또한, 선택적으로는, 초기 하프늄 산화막 상에 핵생성 억제층을 형성한 후, 정방정정계 하프늄 산화막으로 상변화시킨 후, 급속 냉각에 의해 상기 정방정계 하프늄 산화막을 안정화시킬 수 있을 뿐만 아니라 급속 냉각의 공정 윈도우를 넓힐 수 있다. 또한, 본 발명의 실시예에 따르면, 별도의 씨드층이나 불순물의 도핑과 같은 초기 하프늄 산화막에 대한 처리 없이 급속 냉각의 열역학적 제어만으로 정방정계 하프늄 산화막을 형성할 수 있는 이점이 있다.
생성된 정방정계 하프늄 산화막은 60 이상의 고유전율을 가지면서 넓은 밴드갭을 가지고 있어, 신뢰성 있는 캐패시터를 제공하고, 트랜지스터의 게이트 절연막과 같은 소자에 응용될 수도 있다. 이들 소자들은 예시적일 뿐 본 발명이 이에 제한되는 것은 아니다. 예를 들면, 상기 정방정계 하프늄 산화막은 반도체 소자뿐만 아니라 센서 또는 에너지 변환 소자로서 응용될 수도 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (25)

  1. 기판을 제공하는 단계;
    상기 기판 상에 비정질, 단사정계 결정질 구조 또는 이의 혼합 구조의 초기 하프늄 산화막을 형성하는 단계;
    상기 초기 하프늄 산화막을 정방정계 하프늄 산화물의 상전이 온도 이상으로 가열하여, 상기 초기 하프늄 산화막을 정방정계 하프늄 산화막으로 상변화시키는 단계; 및
    상기 정방정계 하프늄 산화막 내에서 단사정계 하프늄 산화물의 핵 생성 및 성장이 억제되도록, 상기 가열된 정방정계 하프늄 산화막을 급속 냉각시키는 단계를 포함하는 정방정계 하프늄 산화막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 초기 하프늄 산화막은 상기 기판 상에 원자층 증착, 화학기상증착 및 물리기상증착에 의해 형성되는 정방정계 하프늄 산화막의 제조 방법.
  3. 제 1 항에 있어서,
    상기 초기 하프늄 산화막의 두께는 20 Å 내지 200 Å의 범위 내인 정방정계 하프늄 산화막의 제조 방법.
  4. 제 1 항에 있어서,
    상기 초기 하프늄 산화막을 형성한 후, 상기 초기 하프늄 산화막을 상기 상전이 온도 미만에서 열처리하는 단계를 더 포함하는 정방정계 하프늄 산화막의 제조 방법.
  5. 제 1 항에 있어서,
    상기 정방정계 하프늄 산화막으로 상변화시키는 단계는,
    150 ℃/초 내지 5×107 ℃/초 범위의 승온 속도를 갖는 승온 시간-온도 경로; 및 0.05 μs 내지 2×104 μs 의 범위 내의 유효 가열 시간을 갖는 가열 시간-온도 경로를 포함하는 정방정계 하프늄 산화막의 제조 방법.
  6. 제 5 항에 있어서,
    상기 유효 가열 시간 동안의 상기 정방정계 하프늄 산화막의 온도는 800 ℃ 내지 1,600 ℃의 범위 내인 정방정계 하프늄 산화막의 제조 방법.
  7. 제 1 항에 있어서,
    상기 정방정계 하프늄 산화막으로 상변화시키는 단계는, 급속 레이저 어닐링에 수행되는 정방정계 하프늄 산화막의 제조 방법.
  8. 제 7 항에 있어서,
    상기 급속 레이저 어닐링은, 레이저 스파이크 어닐링(laser spike annealing), 플래시 램프 어닐링(flash lamp annealing) 또는 다이오드 레이저 어닐링(diode laser annealing)에 의해 수행되는 정방정계 하프늄 산화막의 제조 방법.
  9. 제 5 항에 있어서,
    상기 승온 시간-온도 경로 및 가열 시간-온도 경로 동안 상기 기판 주위의 분위기는 비활성 가스 분위기인 정방정계 하프늄 산화막의 제조 방법.
  10. 제 1 항에 있어서,
    상기 정방정계 하프늄 산화막을 급속 냉각시키는 단계는, 상기 단사정계 하프늄 산화물의 마텐사이트 변태에 의한 상변화가 일어나지 않는 온도 및 시간 영역 내에서 수행되는 정방정계 하프늄 산화막의 제조 방법.
  11. 제 1 항에 있어서,
    상기 정방정계 하프늄 산화막을 급속 냉각시키는 단계는, 상기 단사정계 하프늄 산화물 결정 구조의 결정화 시작 곡선의 좌측 영역에 존재하는 감온 온도-시간 경로를 포함하는 정방정계 하프늄 산화막의 제조 방법.
  12. 제 11 항에 있어서,
    상기 감온 온도-시간 경로는 정방정계 결정 구조로 결정화가 완료된 시각을 기준으로 10 ms 범위 내에 존재하는 정방정계 하프늄 산화막의 제조 방법.
  13. 제 11 항에 있어서,
    상기 감온 온도-시간 경로는 103 ℃/초 내지 106 ℃/초 범위 내의 감온 속도를 갖는 정방정계 하프늄 산화막의 제조 방법.
  14. 제 11 항에 있어서,
    상기 감온 온도-시간 경로 동안 상기 기판을 수용하는 챔버 내에 냉각용 가스가 주입되는 정방정계 하프늄 산화막의 제조 방법.
  15. 제 14 항에 있어서,
    상기 냉각용 가스는 비활성 가스인 정방정계 하프늄 산화막의 제조 방법.
  16. 제 11 항에 있어서,
    상기 감온 온도 시간 경로 이후, 상기 단사정계 하프늄 산화물 결정 구조의 결정화 시작 곡선의 노우즈 온도 미만의 온도에서 상기 단사정계 하프늄 산화물 결정 구조의 결정화 시작 곡선과 접촉하지 않는 시간 동안 상기 급속 냉각된 정방정계 하프늄 산화막을 가열하는 승온 단계를 더 포함하는 정방정계 하프늄 산화막의 제조 방법.
  17. 제 1 항에 있어서,
    상기 정방정계 하프늄 산화막 상에 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 지르코늄 산화막(ZrO2), 탄탈륨 산화물(Ta2O-5), 티타늄 산화물(TiO2), 알루미늄 산화막(Al2O3), 란타늄 산화물(La2O3), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 스트론튬 티타늄 산화물(SrTiO3), 지르코늄 실리콘 산화물(ZrSiO4), 하프늄 지르코늄 산화물(HfZrO4), 스트론튬 비스무스 탄탈륨화 산화물(SrBi2Ta2O9, SBT), 납 지르코늄 티타늄 산화물(PbZrxTi1 - xO3, PZT), 바륨 스트론튬 티타늄 산화물(BaxSr1-xTiO3, BST) 또는 이들 중 2 이상의 적층 구조를 형성하는 단계를 더 포함하는 정방정계 하프늄 산화막의 제조 방법.
  18. 제 1 항에 있어서,
    상기 정방정계 하프늄 산화막으로 상변화시키는 단계 이전에, 상기 초기 하프늄 산화막 상에 단사정계 하프늄 산화물의 핵생성 억제층을 더 형성하는 단계를 포함하는 정방정계 하프늄 산화막의 제조 방법.
  19. 제 18 항에 있어서,
    상기 핵생성 억제층은 상기 단사정계 하프늄 산화물의 부피 팽창을 제한하는 정방정계 하프늄 산화막의 제조 방법.
  20. 제 18 항에 있어서,
    상기 핵생성 억제층은, 티타늄 질화물, 탄탈륨 질화물, 티타늄알루미늄 질화물, 티타늄 실리콘 질화물, 탄탈륨 탄화물, 지르코늄 질화물, 하프늄 질화물, 및 루테늄 중 어느 하나 또는 이들의 적층 구조를 포함하는 정방정계 하프늄 산화막의 제조 방법.
  21. 제 18 항에 있어서,
    상기 핵생성 억제층은 알루미늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 또는 타이타늄 산화물을 포함하는 정방정계 하프늄 산화막의 제조 방법.
  22. 제 18 항에 있어서,
    상기 핵생성 억제층 내에 알루미늄 또는 실리콘이 도핑된 정방정계 하프늄 산화막의 제조 방법.
  23. 제 22 항에 있어서,
    상기 알루미늄 또는 실리콘은 상기 핵생성 억제층의 총 중량에 대하여 0.05 중량% 내지 5 중량%의 범위 내로 도핑된 정방정계 하프늄 산화막의 제조 방법.
  24. 기판을 제공하는 단계;
    상기 기판 상에 비정질, 단사정계 결정질 구조 또는 이의 혼합 구조의 초기 하프늄 산화막을 형성하는 단계;
    상기 초기 하프늄 산화막을 정방정계 하프늄 산화물의 상전이 온도 이상으로 가열하여, 상기 초기 하프늄 산화막을 정방정계 하프늄 산화막으로 상변화시키는 단계; 및
    상기 정방정계 하프늄 산화막 내에서 단사정계 하프늄 산화물의 핵 생성 및 성장이 억제되도록, 상기 가열된 정방정계 하프늄 산화막을 급속 냉각시키는 단계; 및
    상기 정방정계 하프늄 산화막 상에 전극 또는 반도체 층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  25. 제 24 항에 있어서,
    상기 정방정계 하프늄 산화막은 캐패시터의 유전체 또는 게이트 절연막인 반도체 소자의 제조 방법.
KR1020150094397A 2015-07-01 2015-07-01 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법 KR20170004274A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150094397A KR20170004274A (ko) 2015-07-01 2015-07-01 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법
US15/200,780 US9831085B2 (en) 2015-07-01 2016-07-01 Method of fabricating hafnium oxide layer and semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150094397A KR20170004274A (ko) 2015-07-01 2015-07-01 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20170004274A true KR20170004274A (ko) 2017-01-11

Family

ID=57684433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150094397A KR20170004274A (ko) 2015-07-01 2015-07-01 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US9831085B2 (ko)
KR (1) KR20170004274A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062031A (ko) * 2017-11-28 2019-06-05 삼성전자주식회사 반도체 장치
KR20200032966A (ko) * 2018-09-19 2020-03-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20200104150A (ko) * 2019-02-26 2020-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
WO2023234760A1 (ko) * 2022-06-03 2023-12-07 아주대학교산학협력단 파이로 전기 특성을 갖는 강유전체 박막을 구비하는 광센서 및 메모리 장치
US11923406B2 (en) 2021-03-18 2024-03-05 SK Hynix Inc. Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102449895B1 (ko) 2018-05-18 2022-09-30 삼성전자주식회사 반도체 장치와 그 제조 방법
CN109518163A (zh) * 2018-11-27 2019-03-26 合肥安德科铭半导体科技有限公司 一种锆掺杂二氧化铪铁电薄膜的制备方法、产物及其应用
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN112713081A (zh) * 2019-10-24 2021-04-27 夏泰鑫半导体(青岛)有限公司 半导体元件及其制备方法
CN113054105A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构及其制作方法
CN113539812B (zh) * 2021-07-14 2024-04-26 湘潭大学 一种同质种子层调控氧化铪基铁电薄膜电学性能的方法
CN114959896B (zh) * 2022-05-25 2024-03-26 湘潭大学 氧化铪铁电相单晶及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785120B1 (en) 2003-07-03 2004-08-31 Micron Technology, Inc. Methods of forming hafnium-containing materials, methods of forming hafnium oxide, and capacitor constructions comprising hafnium oxide
TWI260747B (en) 2005-08-24 2006-08-21 Quanta Display Inc A method for forming a thin film transistor, and a method for transforming an amorphous layer into a poly crystal layer of a single crystal layer
US20080164582A1 (en) 2007-01-05 2008-07-10 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
JP4988902B2 (ja) * 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
US8901706B2 (en) 2012-01-06 2014-12-02 International Business Machines Corporation Thermally stable high-K tetragonal HFO2 layer within high aspect ratio deep trenches

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062031A (ko) * 2017-11-28 2019-06-05 삼성전자주식회사 반도체 장치
KR20200032966A (ko) * 2018-09-19 2020-03-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20200104150A (ko) * 2019-02-26 2020-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11923406B2 (en) 2021-03-18 2024-03-05 SK Hynix Inc. Semiconductor device
WO2023234760A1 (ko) * 2022-06-03 2023-12-07 아주대학교산학협력단 파이로 전기 특성을 갖는 강유전체 박막을 구비하는 광센서 및 메모리 장치

Also Published As

Publication number Publication date
US9831085B2 (en) 2017-11-28
US20170004967A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
KR20170004274A (ko) 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법
TWI603607B (zh) 極性、對掌及非中心對稱鐵電材料，包含此材料之記憶體單元及相關之裝置及方法
US10153155B2 (en) Doped ferroelectric hafnium oxide film devices
US10672894B2 (en) Method of fabricating ferroelectric field-effect transistor
US11101362B2 (en) Semiconductor device and forming method thereof
US8940388B2 (en) Insulative elements
CN112151602B (zh) 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法
Jung et al. A review on morphotropic phase boundary in fluorite-structure hafnia towards DRAM technology
US8420208B2 (en) High-k dielectric material and methods of forming the high-k dielectric material
KR102246261B1 (ko) 반도체 메모리 소자용 커패시터 및 이의 제조 방법
JP2007234726A (ja) 半導体装置および半導体装置の製造方法
JP2011146507A (ja) 半導体装置および半導体装置の製造方法
KR20210075727A (ko) 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법
KR100609066B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
Bang et al. Interface engineering for substantial performance enhancement in epitaxial all-perovskite oxide capacitors
TW201427125A (zh) 非揮發性記憶體
KR101356699B1 (ko) 반도체 메모리 소자 및 그 제조 방법
KR100716643B1 (ko) 유전막의 제조 방법 및 이를 포함하는 캐패시터의 제조방법
KR20210092437A (ko) 강유전체 커패시터 소자 및 그 제조 방법
KR100832005B1 (ko) 캐패시터 및 그 제조 방법
KR20080070368A (ko) 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들
JP2014239255A (ja) 半導体装置および半導体装置の製造方法
JP2008078580A (ja) 半導体装置の製造方法