CN112151602B - 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法 - Google Patents
氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法 Download PDFInfo
- Publication number
- CN112151602B CN112151602B CN202010941513.8A CN202010941513A CN112151602B CN 112151602 B CN112151602 B CN 112151602B CN 202010941513 A CN202010941513 A CN 202010941513A CN 112151602 B CN112151602 B CN 112151602B
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- hafnium oxide
- layers
- thin film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000449 hafnium oxide Inorganic materials 0.000 title claims abstract description 107
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 title claims abstract description 107
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010408 film Substances 0.000 claims abstract description 44
- 230000010287 polarization Effects 0.000 claims abstract description 26
- 238000005036 potential barrier Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 8
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 7
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 claims 3
- 230000008025 crystallization Effects 0.000 claims 3
- 239000006185 dispersion Substances 0.000 claims 3
- 230000005684 electric field Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000003860 storage Methods 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明申请公开一种氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法。氧化铪基铁电薄膜包括多个纳米铁电畴，和包围在每个纳米铁电畴周围的相结构，以使得多个纳米铁电畴之间呈弥散分布，形成多相共存结构；相结构为顺电相、非铁电相和反铁电相。基于本发明实施例，本发明的氧化铪基铁电薄膜为多相共存结构，其呈弥散布置的多个数量的纳米铁电畴有利于降低氧化铪基铁电薄膜的极化翻转势垒，从而减小了其矫顽场电压。另一方面，基于本发明实施例的氧化铪基铁电薄膜，仅需一个稍小的外加驱动电压就能达到相对大的剩余极化值，可以减小器件工作电压，避免氧化铪基铁电薄膜在高循环电场中过早的出现硬击穿现象，有效地提高氧化铪基铁电薄膜的抗疲劳性能。
Description
技术领域
本发明涉及铁电材料技术和半导体存储领域，尤其涉及一种氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法。
背景技术
随着人工智能和大数据时代的来临，海量的信息对信息存储器件提出了更高的要求，而铁电存储设备因其非易失性和低功耗的特点在各类存储中占有重要地位。最近，一种新的作为铁电存储核心材料的氧化铪基铁电薄膜吸引了广大生产厂商和研究机构的极大关注。相比于传统铁电材料，氧化铪基铁电薄膜具有high-K特性、CMOS工艺兼容、集成度高、无铅污染以及良好的抗辐射和温度稳定性，成为新一代存储技术发展的一个重要方向。
目前，制备的氧化铪基铁电存储设备获得了良好的的存储特性，其剩余极化值和存储窗口分别约20μC/cm2和1～3V。但是，铁电存储设备中的氧化铪基铁电薄膜在具有多晶多相结构特点的同时，还具有高浓度的本征氧空位缺陷的特点，以使得氧化铪基铁电薄膜在高循环电场下易发生薄膜击穿的问题。因此，有效提高氧化铪基铁电薄膜的抗疲劳性能是铁电材料发展中丞待解决的问题。
发明内容
本发明提供一种氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法，能够显著提升氧化铪基铁电薄膜的抗疲劳性能。
第一个方面，本发明实施例提供了一种氧化铪基铁电薄膜，氧化铪基铁电薄膜包括多个纳米铁电畴，和包围在每个纳米铁电畴周围的相结构，以使得多个纳米铁电畴之间呈弥散分布，形成多相共存结构；相结构为顺电相、非铁电相和反铁电相。
在其中一些实施例中，铁电层，包括多个纳米铁电畴；
介电层，贴合于铁电层的其中一个表面，且介电层的材料与铁电层的材料不同，以使介电层能够打破多个纳米铁电畴的极化偶极子的长程有序，使多个纳米铁电畴在铁电层和介电层内呈弥散分布，形成具有多相共存结构的氧化铪基铁电薄膜。
在其中一些实施例中，铁电层的数量为多层，介电层的数量为多层，且多层铁电层和多层介电层交错层叠布置。
在其中一些实施例中，每层铁电层和每层介电层的厚度均为1nm-5nm。
在其中一些实施例中，氧化铪基铁电薄膜的厚度为3nm-30nm。
在其中一些实施例中，铁电层由Hf0.5Zr0.5O2(HZO)材料制成，或者铁电层为掺杂有Y、Al、Gd、La或Sr元素等中的一种或多种的氧化铪基铁电薄膜。
在其中一些实施例中，介电层包括但不限于为Al2O3、ZrO2、HfO2、La2O3或Y2O3中的一种。
第二个方面，本发明实施例提供了一种氧化铪基铁电薄膜的制备方法：
在基材上交错层叠形成第一预设层数的铁电层和第二预设层数的介电层，且铁电层和介电层的材料不同；
对由铁电层和介电层共同构成的层叠结构进行快速退火处理，以得到内部具有呈弥散布置的多个纳米铁电畴的氧化铪基铁电薄膜。
在其中一些实施例中，每层铁电层和每层介电层的厚度均为1nm-5nm。
在其中一些实施例中，铁电层为Hf0.5Zr0.5O2(HZO)，或者掺杂有Y、Al、Gd、La或Sr元中的一种或多种的氧化铪基铁电薄膜；和/或
介电层为Al2O3、ZrO2、HfO2、La2O3或Y2O3中的一种。
在其中一些实施例中，在氮气气氛下对层叠结构进行快速退火处理，快速退火处理温度位于500℃-600℃之间，且快速退火处理持续60s-180s。
第三个方面，本发明实施例提供了一种场效应晶体管的制备方法：
在硅衬底形成源极和漏极；
设置有源极和漏极的硅衬底的表面上交错层叠形成第一预设层数的铁电层和第二预设层数的介电层，且铁电层和介电层的化学成分不同；
在由铁电层和介电层共同构成的层叠结构的背离硅衬底的表面形成金属栅极，并进行快速退火处理。
在其中一些实施例中，进行快速退火处理，包括：在氮气气氛下进行快速退火处理，快速退火处理温度位于500℃-600℃之间，且快速退火处理持续60s-180s。
本发明提供的一种氧化铪基铁电薄膜，氧化铪基铁电薄膜包括多个纳米铁电畴，和包围在每个纳米铁电畴周围的相结构，以使得多个纳米铁电畴之间呈弥散分布，形成多相共存结构；相结构为顺电相、非铁电相和反铁电相。基于本发明实施例，本发明的氧化铪基铁电薄膜内具有多相共存的薄膜结构和呈弥散布置的多个数量的纳米铁电畴，从而有利于降低氧化铪基铁电薄膜的极化翻转势垒，进而减小了其矫顽场电压。另一方面，基于本发明实施例的氧化铪基铁电薄膜，仅需一个稍小的外加驱动电压就能达到足够大的剩余极化值，减小器件工作电压，减弱氧化铪基铁电薄膜在高循环电场中过早的出现硬击穿现象，有效地提高氧化铪基铁电薄膜的抗疲劳性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为根据本发明实施例中的氧化铪基铁电薄膜的朗道自由能与电荷关系示意图；
图2为根据本发明实施例中的氧化铪基铁电薄膜的结构示意图；
图3为根据本发明实施例中的氧化铪基铁电薄膜的结构示意图，其中，示意出多层的铁电层和多层的介电层之间的相对位置关系；
图4为根据本发明实施例中的氧化铪基铁电薄膜的截面示意图；
图5为图4的氧化铪基铁电薄膜的截面示意图部分放大示意图，其中，示意出弥散布置的纳米铁电畴；
图6为根据本发明实施例中的氧化铪基铁电薄膜的制备方法流程示意图；
图7为根据本发明实施例中的场效应晶体管的制备方法流程示意图。
需要注意的是，在附图中，为了便于说明，已夸大了氧化铪基铁电薄膜、铁电层、介电层及纳米铁电畴的厚度、尺寸和形状。具体来讲，附图中所示的氧化铪基铁电薄膜、铁电层、介电层及纳米铁电畴的形状通过示例的方式示出。即，氧化铪基铁电薄膜、铁电层、介电层及纳米铁电畴的形状不限于附图中示出的氧化铪基铁电薄膜、铁电层、介电层及纳米铁电畴的形状，附图仅为示例而并非严格按比例绘制。
附图标识说明：
100、氧化铪基铁电薄膜，110、铁电层，120、介电层，130、纳米铁电畴。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
随着人工智能和大数据时代的来临，海量的信息对信息存储设备提出了更高的要求，而铁电存储设备因其非易失性和低功耗的特点在各类存储其中占有重要地位，其中，铁电存储设备中包括氧化铪基铁电薄膜，现有的氧化铪基铁电薄膜是由氧化铪基铁电材料制成的，厚度为10nm以上，且氧化铪基铁电薄膜中的铁电畴结构间紧密接触。
发明人在实施基于相关技术中的氧化铪基铁电薄膜的过程中，发明人发现，相关技术中的氧化铪基铁电薄膜通过改善沉积工艺、改善热收支、掺杂和钝化界面等手段提高了其抗疲劳性能，但是这些方法依然无法获得几个数量级的抗疲劳性能的提升，其根本原因还是由于氧化铪基铁电薄膜具有一个数值较大的矫顽场，这意味着必须要有足够的大的外加电场来驱动氧化铪基铁电薄膜的极化翻转，而大的外加电场很容导致氧化铪基铁电薄膜发生介电击穿，进而影响存储设备的正常工作及用户的使用体验。
针对上述技术问题，本发明第一实施例提供了一种氧化铪基铁电薄膜，氧化铪基铁电薄膜包括多个纳米铁电畴，且每个纳米铁电畴之被其它相结构包围，这样使得多个纳米铁电畴之间呈弥散分布，形成多相共存结构；其它相结构为顺电相、非铁电相和反铁电相。
具体地，如图1-5所示，氧化铪基铁电薄膜100包括铁电层110和介电层120，铁电层110包括多个纳米铁电畴130，介电层120贴合于铁电层110的其中一个表面，且介电层120的材料与铁电层110的材料不同，以使介电层120能够打破多个纳米铁电畴130的极化偶极子的长程有序，使多个纳米铁电畴130在铁电层110和介电层120内呈弥散分布，形成具有多相共存结构的氧化铪基铁电薄膜100，其中，介电层120为一种高介电系数的材料。
如图5所示，FE表示为铁电相的曲线示意图，DE表示顺电相的曲线示意图，AFE表示为反铁电相曲线示意图，DE+AFE+FE表示为基于本发明实施例的氧化铪基铁电薄膜100的相曲线示意图。其中，极化翻转与极化翻转势垒有关，也就是图1中，朗道自由能与电荷关系图中曲线极小值与极大值的差。如果经退火后的薄膜内只有铁电相那么其内部的铁电畴是连续的，极化翻转势垒如图FE曲线所示。如果是弥散的分布的纳米铁电畴130，那么畴之间的区域可能为非晶、顺电相、反铁电相，此时这些部分的自由能和电荷关系曲线的叠加如图5中DE+AFE+FE所示，叠加后曲线的两个极值的差明显比单一相的极值差更小，表明极化翻转势垒更小，其中，极化翻转势垒代表是极化翻转时所需的外加电场。
本发明实施例中，形成的氧化铪基铁电薄膜100中包括多个相成分，不同的相成分在铁电薄膜中的分布打破偶极子的长程有序，从而形成纳米尺度的铁电畴。其中，氧化铪基铁电薄膜100内弥散布置的多个数量的纳米铁电畴130有利于降低氧化铪基铁电薄膜100的极化翻转势垒，从而减小了其矫顽场电压。另一方面，基于本发明实施例的氧化铪基铁电薄膜100，仅需一个稍小的外加驱动电压就能达到足够大的剩余极化值，减小了器件工作电压，并减弱氧化铪基铁电薄膜100在高循环电场中过早的出现硬击穿现象，有效地提高氧化铪基铁电薄膜100的抗疲劳性能，并保证存储设备的正常工作。
具体如图3所示，本发明第二实施例中，铁电层110的数量可以为多层，介电层120的数量可以为多层，且多层铁电层110和多层介电层120交错层叠布置。
优选地，每相邻的两层铁电层110之间对应设置有一层介电层120，相邻的两层介电层120之间对应设置有一层铁电层110。
本发明实施例中，采用多层铁电层110和多层介电层120交错层叠布置的方式，以使得更加容易打破氧化铪基铁电薄膜100中铁电畴的极化偶极子的长程有序，有利于形成弥散布置的多个数量的纳米铁电畴130，从而有利于降低氧化铪基铁电薄膜100的极化翻转势垒并减小其矫顽场电压，进而有效地提高氧化铪基铁电薄膜100的抗疲劳性能。
上述实施例中，铁电层110和介电层120的厚度尺寸均可以位于1nm-5nm之间，其中，最优尺寸可以选为2nm，且由至少一层铁电层110和至少一层介电层120共同构成的叠层结构的厚度为3nm-30nm。
其中，铁电层110可以为Hf0.5Zr0.5O2(HZO)，或者掺杂有Y、Al、Gd、La或Sr元素中的一种或多种的氧化铪基铁电薄膜，介电层120的材质可以包括但不限于为Al2O3、ZrO2、HfO2、La2O3或Y2O3中的一种。其中，铁电层110的材质为Hf0.5Zr0.5O2(HZO)时，可以通过原则层沉积形成。
如图6所示，本发明第三实施例中提供了一种氧化铪基铁电薄膜100的制备方法：
步骤1、在基材上交错层叠形成第一预设层数的铁电层110和第二预设层数的介电层120，且铁电层110和介电层120的材料不同；步骤2、沉积顶电极；步骤3、对由铁电层110和介电层120共同构成的层叠结构进行快速退火处理，以得到内部具有呈弥散布置的多个纳米铁电畴130的氧化铪基铁电薄膜100。
本发明实施例中，通过上述方法制备的氧化铪基铁电薄膜100内弥散布置有纳米铁电畴130，有利于降低氧化铪基铁电薄膜100的极化翻转势垒，从而减小了其矫顽场电压。另一方面，基于本发明实施例的氧化铪基铁电薄膜100，仅需一个稍小的外加驱动电压就能达到足够大的剩余极化值，减小了器件工作电压，并减弱氧化铪基铁电薄膜100在高循环电场中过早出现硬击穿现象，有效地提高氧化铪基铁电薄膜100的抗疲劳性能，并保证存储设备的正常工作。
其中，铁电层110的数量为多层，介电层120的数量为多层，沿基材指向铁电层110的方向上，多层铁电层110和多层介电层120交错层叠布置，以得到具有预设层数的层叠结构。
优选地，每相邻的两层铁电层110之间对应设置有一层介电层120，相邻的两层介电层120之间对应设置有一层铁电层110。
同样，铁电层110可以为Hf0.5Zr0.5O2(HZO)，或者掺杂有Y、Al、Gd、La或Sr等元素中的一种或多种的氧化铪基铁电薄膜，和/或介电层120的材质包括但不限于为Al2O3、ZrO2、HfO2、La2O3或Y2O3中的一种。
为了氧化铪基铁电薄膜100中铁电正交相的形成，在一些实施例中，可以在氮气气氛下对层叠结构进行快速退火处理，快速退火处理温度位于500℃-600℃之间，且快速退火处理持续60s-180s。
本发明第四实施例中具体实施了一种铁电电容的制备方法：S101、沉积金属底电极；S102、在金属底电极上依次形成交错布置的铁电层110和介电层120，以得到具有预设层数的氧化铪基铁电薄膜100，铁电层110和介电层120的化学成分不同，形成工艺包括但不限于通过化学气相沉积、原子层沉积、磁控溅射或脉冲激光沉积法，且氧化铪基铁电薄膜100的厚度尺寸位于3nm-30nm之间；S103、在氧化铪基铁电薄膜100的背离金属底电极的表面形成金属顶电极，形成工艺包括但不限于通过测控溅射或原子层沉积；S104、在氮气气氛中进行快速退火处理，快速退火处理温度位于500℃-600℃之间，且快速退火处理时间持续60s-180s，并得到最终产品。
需要注意的是，铁电层110和介电层120的堆叠顺序可根据实际情况进行调整，金属底电极和金属顶电极的材质包括但不限于TiN、TaN、Pt、Ir、Ru等，且铁电层110的材质可以为Hf0.5Zr0.5O2(HZO)或掺杂其它元素的氧化铪基材料。
通过上述方法制备的铁电电容的氧化铪基铁电薄膜100内弥散布置有纳米铁电畴130，有利于降低氧化铪基铁电薄膜100的极化翻转势垒，从而减小了其矫顽场电压。可减小工作电压并减弱氧化铪基铁电薄膜100在高电压循环电场中过早出现硬击穿的问题，从而有效提高铁电电容的工作可靠性。
本发明第五实施例中基于后栅工艺具体实施了一种场效应晶体管的制备方法：步骤1、在硅衬底形成源极和漏极；步骤二、设置有源极和漏极的硅衬底的表面上交错层叠形成第一预设层数的铁电层110和第二预设层数的介电层120，且铁电层110和介电层120的化学成分不同；步骤三、在由铁电层110和介电层120共同构成的层叠结构的背离硅衬底的表面形成金属栅极，并进行快速退火处理。
如图7所示，具体步骤为：步骤1：清洗Si基底；步骤2：利用光刻工艺和刻蚀工艺定义源极、漏极窗口，通过离子注入形成源极、漏极；步骤3：在沟道表面通过干氧氧化形成SiO2层；步骤4：在SiO2层上层叠形成铁电层110和介电层120，且铁电层110和介电层120的化学成分不同；步骤5：在由铁电层110和介电层120共同构成的层叠结构的背离硅衬底的表面形成金属层；步骤6：通过光刻工艺和刻蚀工艺定义栅极窗口；步骤7：快速退火处理。
需要注意的是，步骤1中所用Si基底为有轻掺杂浓度p型硅材料组成；步骤2中利用光刻工艺定义源极、漏极窗口，利用刻蚀工艺去除未曝光部分，通过离子注入形成源极、漏极和沟道，其中，注入离子为P+，其注入能量为30eV和剂量为2×1015cm-2，完成后去除残余光刻胶，并对硅衬底进行掺杂退火处理，退火温度为1050℃；步骤3中在沟道表面通过干氧氧化形成SiO2层，SiO2层的厚度尺寸位于1nm-3nm之间；步骤4中在SiO2层上依次形成交错布置的铁电层110和介电层120，以得到具有预设层数的氧化铪基铁电薄膜100，铁电层110和介电层120的化学成分不同，形成工艺包括但不限于通过化学气相沉积、原子层沉积、磁控溅射或脉冲激光沉积法，且氧化铪基铁电薄膜100的厚度尺寸位于10nm-30nm之间；步骤5中通过磁控溅射、CVD或脉冲激光沉积法在氧化铪基铁电薄膜100的背离SiO2层的表面形成金属层，形成工艺包括但不限于通过磁控溅射或原子层沉积；步骤6中通过光刻工艺和刻蚀工艺定义栅极窗口，包括铁电薄膜和金属栅极，完成后去除残余光刻胶；步骤7中在氮气气氛中进行快速退火处理，快速退火处理温度位于500℃-600℃之间，且快速退火处理时间持续60s-180s，并得到最终产品。
需要注意的是，铁电层110和介电层120的堆叠顺序可根据实际情况进行调整，金属栅极的材质包括但不限于TiN、TaN、Pt、Ir、Ru等，且铁电层110的材质可以为Hf0.5Zr0.5O2(HZO)或掺杂其它元素的氧化铪基材料。
上述实施例中，基于本发明制备的场效应晶体的氧化铪基铁电薄膜100内均弥散布置有纳米铁电畴130，有利于降低氧化铪基铁电薄膜100的极化翻转势垒，以减小其矫顽场电压，可以减小工作电压，并减弱氧化铪基铁电薄膜100在高电压循环电场中过早出现硬击穿现象，有效地提高氧化铪基铁电薄膜100的抗疲劳性能，保证场效应晶体管的正常工作。
本发明实施例提供了一种电子设备，电子设备包括上述的氧化铪基铁电薄膜100。
本发明实施例提供的电子设备可以是任何电子产品，包括但不限于存储器设备等，本实施例对此不作具体限定。
以上描述仅为本发明的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本发明中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本发明中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
本实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种氧化铪基铁电薄膜，其特征在于，包括：
多个纳米铁电畴，和包围在每个所述纳米铁电畴周围的相结构，使得多个所述纳米铁电畴之间呈弥散分布，所述相结构包括非晶、顺电相和反铁电相；
氧化铪基铁电薄膜沉积时配置为铁电层和介电层；
所述铁电层的数量为多层，所述介电层的数量为多层，且多层所述铁电层和多层所述介电层交错层叠布置；
所述介电层的材料与所述铁电层的材料不同，退火结晶后，所述介电层能够打破铁电畴的极化偶极子的长程有序，使所述氧化铪基铁电薄膜形成呈弥散布置的铁电畴，有利于降低所述氧化铪基铁电薄膜的极化翻转势垒；
所述铁电层由Hf0.5Zr0.5O2材料制成，或者所述铁电层为掺杂有Y、Al、Gd、La或Sr元素中的一种或多种的氧化铪基铁电材料;
所述介电层包括Al2O3、ZrO2、HfO2、La2O3或Y2O3中的一种。
2.如权利要求1所述的氧化铪基铁电薄膜，其特征在于，
每层所述铁电层和每层所述介电层的厚度均为1nm-5nm。
3.如权利要求1所述的氧化铪基铁电薄膜，其特征在于，所述氧化铪基铁电薄膜的厚度为3nm-30nm。
4.一种氧化铪基铁电薄膜的制备方法，其特征在于，包括：
在基材上交错层叠形成第一预设层数的铁电层和第二预设层数的介电层，且所述铁电层和所述介电层的材料不同；
所述铁电层的数量为多层，所述介电层的数量为多层，且多层所述铁电层和多层所述介电层交错层叠布置，以形成铁电薄膜；
对由所述铁电层和所述介电层共同构成的层叠结构进行快速退火处理，退火结晶后，所述介电层能够打破铁电畴的极化偶极子的长程有序，使所述铁电薄膜形成呈弥散布置的铁电畴，有利于降低所述铁电薄膜的极化翻转势垒；
所述铁电层由Hf0.5Zr0.5O2材料制成，或者所述铁电层为掺杂有Y、Al、Gd、La或Sr元素中的一种或多种的氧化铪基铁电材料;
所述介电层包括Al2O3、ZrO2、HfO2、La2O3或Y2O3中的一种。
5.如权利要求4所述的方法，其特征在于，还包括：
在氮气气氛下对所述层叠结构进行快速退火处理，所述快速退火处理温度位于500℃-600℃之间，且所述快速退火处理持续60s-180s。
6.一种场效应晶体管的制备方法，其特征在于，包括：
在硅衬底形成源极和漏极；
设置有所述源极和所述漏极的硅衬底的表面上交错层叠形成第一预设层数的铁电层和第二预设层数的介电层，且所述铁电层和所述介电层的化学成分不同；
所述铁电层的数量为多层，所述介电层的数量为多层，且多层所述铁电层和多层所述介电层交错层叠布置，以形成铁电薄膜；
在由所述铁电层和所述介电层共同构成的层叠结构的背离所述硅衬底的表面形成金属栅极，并进行快速退火处理；退火结晶后，所述介电层能够打破铁电畴的极化偶极子的长程有序，使所述铁电薄膜形成呈弥散布置的铁电畴，有利于降低所述铁电薄膜的极化翻转势垒；
所述铁电层由Hf0.5Zr0.5O2材料制成，或者所述铁电层为掺杂有Y、Al、Gd、La或Sr元素中的一种或多种的氧化铪基铁电材料;
所述介电层包括Al2O3、ZrO2、HfO2、La2O3或Y2O3中的一种。
7.如权利要求6所述的方法，其特征在于，所述进行快速退火处理，包括：
在氮气气氛下进行所述快速退火处理，所述快速退火处理温度位于500℃-600℃之间，且所述快速退火处理持续60s-180s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010941513.8A CN112151602B (zh) | 2020-09-09 | 2020-09-09 | 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010941513.8A CN112151602B (zh) | 2020-09-09 | 2020-09-09 | 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112151602A CN112151602A (zh) | 2020-12-29 |
| CN112151602B true CN112151602B (zh) | 2023-04-07 |
Family
ID=73889836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010941513.8A Active CN112151602B (zh) | 2020-09-09 | 2020-09-09 | 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151602B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823134A (zh) * | 2022-05-07 | 2022-07-29 | 中国科学院微电子研究所 | 一种反铁电电容器及其制备方法 |
| CN114959640B (zh) * | 2022-05-13 | 2023-06-09 | 浙江大学 | 一种氧化铪/氧化锆铁电薄膜特性的调控方法和应用 |
| CN114990529A (zh) * | 2022-05-23 | 2022-09-02 | 湘潭大学 | 铁电薄膜的制备方法及铁电薄膜 |
| CN114988470B (zh) * | 2022-05-26 | 2024-04-05 | 湘潭大学 | 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1484858A (zh) * | 2001-09-05 | 2004-03-24 | ������������ʽ���� | 铁电存储装置及其制造方法 |
| CN109087941A (zh) * | 2017-06-14 | 2018-12-25 | 萨摩亚商费洛储存科技股份有限公司 | 场效晶体管单元、存储器元件及电荷储存结构的制造方法 |
| CN109427877A (zh) * | 2017-08-31 | 2019-03-05 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3939250B2 (ja) * | 2001-05-10 | 2007-07-04 | シメトリックス・コーポレーション | 強誘電性複合材料、その製造方法、およびそれを用いたメモリ |
| US7867786B2 (en) * | 2007-12-18 | 2011-01-11 | Intel Corporation | Ferroelectric layer with domains stabilized by strain |
| US9053802B2 (en) * | 2013-06-04 | 2015-06-09 | Namlab Ggmbh | Ferroelectric memory cell for an integrated circuit |
-
2020
- 2020-09-09 CN CN202010941513.8A patent/CN112151602B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1484858A (zh) * | 2001-09-05 | 2004-03-24 | ������������ʽ���� | 铁电存储装置及其制造方法 |
| CN109087941A (zh) * | 2017-06-14 | 2018-12-25 | 萨摩亚商费洛储存科技股份有限公司 | 场效晶体管单元、存储器元件及电荷储存结构的制造方法 |
| CN109427877A (zh) * | 2017-08-31 | 2019-03-05 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112151602A (zh) | 2020-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112151602B (zh) | 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法 | |
| Lee et al. | The influence of top and bottom metal electrodes on ferroelectricity of hafnia | |
| TWI603607B (zh) | 極性、對掌及非中心對稱鐵電材料，包含此材料之記憶體單元及相關之裝置及方法 | |
| JP7471787B2 (ja) | 電子素子及びその製造方法 | |
| US9831085B2 (en) | Method of fabricating hafnium oxide layer and semiconductor device having the same | |
| JP2007157982A (ja) | トランジスタ型強誘電体メモリおよびその製造方法 | |
| CN111554737B (zh) | 超低功耗的薄膜晶体管及其制备方法 | |
| Jung et al. | A review on morphotropic phase boundary in fluorite-structure hafnia towards DRAM technology | |
| CN109980014B (zh) | 一种后栅极铁电栅场效应晶体管及其制备方法 | |
| CN112271255B (zh) | 一种铁电电容器和存储单元及其制备方法 | |
| JP5576719B2 (ja) | 半導体装置の製造方法 | |
| TWI782610B (zh) | 記憶體元件、形成其的方法及包括記憶單元的記憶體元件 | |
| US8652927B2 (en) | Integration of non-noble DRAM electrode | |
| US20230015172A1 (en) | Thin film structure including dielectric material layer and electronic device employing the same | |
| CN114664940A (zh) | 可移动离子薄膜及铁电场效应晶体管、电容、制备方法 | |
| TW200304184A (en) | Semiconductor device and production method therefor | |
| US20200194442A1 (en) | Method for fabricating a ferroelectric memory and method for co-fabrication of a ferroelectric memory and of a resistive memory | |
| EP4203038A1 (en) | Ferroelectric device | |
| KR101356699B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| US20240015984A1 (en) | Layer stack for ferroelectric device | |
| CN118039700A (zh) | 一种氧化铪基铁电场效应晶体管及其制备方法 | |
| JP3937033B2 (ja) | 強誘電体材料、その製造方法及び強誘電体メモリ | |
| CN115497924A (zh) | 具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法及器件 | |
| TWM618395U (zh) | 半導體裝置 | |
| CN118109815A (zh) | 一种HfO2基薄膜及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |