TWI603607B - 極性、對掌及非中心對稱鐵電材料，包含此材料之記憶體單元及相關之裝置及方法 - Google Patents

極性、對掌及非中心對稱鐵電材料，包含此材料之記憶體單元及相關之裝置及方法 Download PDF

Info

Publication number
TWI603607B
TWI603607B TW104114941A TW104114941A TWI603607B TW I603607 B TWI603607 B TW I603607B TW 104114941 A TW104114941 A TW 104114941A TW 104114941 A TW104114941 A TW 104114941A TW I603607 B TWI603607 B TW I603607B
Authority
TW
Taiwan
Prior art keywords
ferroelectric
group
crystal structure
memory cell
crystal
Prior art date
Application number
TW104114941A
Other languages
English (en)
Other versions
TW201546803A (zh
Inventor
蘇密特Ｃ 潘迪
畢磊
羅伊Ｅ 米迪
謙 陶
亞許尼塔Ａ 查文
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201546803A publication Critical patent/TW201546803A/zh
Application granted granted Critical
Publication of TWI603607B publication Critical patent/TWI603607B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

極性、對掌及非中心對稱鐵電材料，包含此材料之記憶體單元及相關之裝置及方法 [優先權主張]
本申請案主張名稱為「Polar,Chiral,and Non-Centro-Symmetric Ferroelectric Materials,Memory Cells Including Such Materials,and Related Devices and Methods」之2014年5月20日申請之美國專利申請案第14/282,520號之申請日之權利。
本發明之實施例係關於半導體裝置設計及製造之領域。更明確言之，本發明之實施例係關於包含一鐵電材料之鐵電記憶體單元之形成方法及相關之半導體裝置結構，諸如記憶體裝置。
對具有更大儲存容量及更快存取速率之半導體記憶體裝置之需求已持續增加。可將半導體記憶體裝置分類為揮發性記憶體裝置及非揮發性記憶體裝置。動態隨機存取記憶體(DRAM)係允許高速及高容量資料儲存之一主要揮發性記憶體裝置。非揮發性記憶體裝置之實例包含ROM(唯讀記憶體)、EEPROM(電可擦除可程式化ROM)、FeRAM(鐵電RAM)及MRAM(磁阻RAM)。
關於FeRAM裝置，使用一鐵電材料來儲存資訊。該等FeRAM裝置可包含具有類似於一DRAM記憶體單元之建構之一1T-1C(1個電晶體-1個電容器)記憶體單元設計，其中一個電容器及一個存取電晶體形成一記憶體單元。當DRAM單元電容器之介電材料係一線性介電材料時，FeRAM單元電容器之介電材料包含一鐵電介電材料。該等FeRAM裝置可包含基於一鐵電場效電晶體(FeFET)之一1T(1個電晶體)記憶體單元設計。對於FeFET記憶體單元，閘極隔離材料包含一鐵電介電材料。
鐵電(FE)材料係具有至少兩個極化狀態之電可極化材料，可藉由施加一外部電場而切換該等極化狀態。即使在移除該施加電場達至少某一時間段之後，FE材料之各極化狀態仍保持穩定。歸因於極化狀態之此穩定性，FE材料已用於記憶體應用。將該等極化狀態之一者視為一邏輯「1」且將另一狀態視為一邏輯「0」。FE材料具有該施加電場與表觀儲存電荷之間之一非線性關係，其導致呈一磁滯迴路之形式之一鐵電特性。已報告若干類型之FE記憶體裝置，諸如FeRAM裝置、及用於反及裝置及反或裝置之FeFET。
諸如鋯鈦酸鉛(PZT)之鈣鈦礦材料已常用作為FE記憶體裝置應用之FE材料。然而，此等習知FE記憶體裝置通常在位元密度及可擴充性方面存在不足，此係因為鈣鈦礦材料展現低殘餘極化強度(Pr)。對於FeRAM，鐵電PZT膜之厚度必須高達200奈米(nm)。因此，已限制習知FE材料用於亞20奈米-FE記憶體裝置。此外，諸如PZT之習知FE材料具有與標準半導體處理技術之受限相容性。
吾人已研究，使斜方晶相之摻矽二氧化鉿(SiHfO2)之薄膜作為FE記憶體裝置之一FE材料。然而，SiHfO2之斜方晶相不穩定，且必須利用某些限制性處理技術來使斜方晶相穩定。例如，在透過一高溫退火程序而誘發SiHfO2材料之結晶之前，可使氮化鈦(TiN)頂部電極形成 於SiHfO2材料之薄膜上。藉由在存在一上覆TiN頂部電極帽時使SiHfO2材料結晶而形成SiHfO2材料之斜方晶相，且藉由TiN頂部電極之機械圍束(即，封蓋)效應(其使下伏SiHfO2材料機械應變)而使SiHfO2材料之斜方晶相穩定。據報告，可藉由使用此SiHfO2材料作為一FE記憶體裝置之FE材料而將FE材料之所需厚度減小至小於10奈米。
Boescke於2012年11月6日發佈之美國專利8,304,823揭示一種用於製造一鐵電記憶體單元之方法。使Hf、Zr或(Hf,Zr)之一非晶氧化物層形成於一載體上，且接著使一覆蓋層形成於該非晶氧化物層上。一旦在覆蓋層之圍束(即，機械封蓋)下將該非晶氧化物層加熱至高於其結晶溫度之一溫度，則該非晶氧化物層之至少部分使其晶體狀態自非晶態變為晶態，其導致適合作為一FE記憶體單元之一FE材料之一結晶氧化物層。
100‧‧‧1個電晶體-鐵電隨機存取記憶體(1T-FeRAM)記憶體單元/半導體結構
102‧‧‧基板
104‧‧‧源極
106‧‧‧汲極
140‧‧‧鐵電(FE)結晶材料
160‧‧‧閘極材料/頂部電極
200‧‧‧1個電晶體-鐵電隨機存取記憶體(1T-FeRAM)記憶體單元
202‧‧‧基板
204‧‧‧源極
206‧‧‧汲極
220‧‧‧絕緣緩衝材料
240‧‧‧鐵電(FE)結晶材料
260‧‧‧閘極材料
300‧‧‧1個電晶體-鐵電隨機存取記憶體(1T-FeRAM)記憶體單元
302‧‧‧基板
304‧‧‧源極
306‧‧‧汲極
320‧‧‧絕緣緩衝材料
340‧‧‧鐵電(FE)結晶材料
350‧‧‧界面材料
360‧‧‧閘極材料
400‧‧‧1個電晶體-鐵電隨機存取記憶體(1T-FeRAM)記憶體單元
402‧‧‧基板
404‧‧‧源極
406‧‧‧汲極
440‧‧‧鐵電(FE)結晶材料
440B‧‧‧第一極化狀態/鐵電(FE)結晶材料
440C‧‧‧第二極化狀態/鐵電(FE)結晶材料
460‧‧‧閘極材料
500‧‧‧1個電晶體-1個電容器(1T-1C)鐵電隨機存取記憶體(FeRAM)記憶體單元
502‧‧‧基板
504‧‧‧源極
506‧‧‧汲極
510‧‧‧電容器
540‧‧‧鐵電(FE)結晶材料
545‧‧‧線性介電材料
560‧‧‧閘極
570‧‧‧互連結構
590‧‧‧底部電極
595‧‧‧頂部電極
600‧‧‧鐵電隨機存取記憶體(FeRAM)記憶體單元陣列
601‧‧‧鐵電隨機存取記憶體(FeRAM)記憶體單元
611‧‧‧數位線
612‧‧‧字線
Vb‧‧‧塊體電壓
Vd‧‧‧汲極電壓
Vg‧‧‧閘極電壓
Vs‧‧‧源極電壓
圖1係根據本發明之一實施例之一1T-FeRAM記憶體單元之一橫截面圖；圖2係根據本發明之另一實施例之一1T-FeRAM記憶體單元之一橫截面圖；圖3係根據本發明之又一實施例之一1T-FeRAM記憶體單元之一橫截面圖；圖4A係靜止狀態中之一1T-FeRAM記憶體單元(如圖1之1T-FeRAM記憶體單元)之一橫截面圖，其中將電壓Vd、Vg、Vs及Vb設定為0伏特；圖4B係一「寫入0」操作狀態中之一1T-FeRAM記憶體單元(如圖1之1T-FeRAM記憶體單元)之一橫截面圖，其中將閘極電壓Vg設定為高於0伏特，且將Vd、Vs、Vb設定為0伏特； 圖4C係一「寫入1」操作狀態中之一1T-FeRAM記憶體單元(如圖1之1T-FeRAM記憶體單元)之一橫截面圖，其中將閘極電壓Vg設定為低於0伏特，且將Vd、Vs、Vb設定為0伏特；圖5係根據本發明之另一實施例之一1T-1C FeRAM記憶體單元之一橫截面圖；及圖6係根據本發明之一實施例之一FeRAM記憶體單元陣列之一部分之一簡化平面圖。
本發明揭示半導體結構，其包含一鐵電材料，該鐵電材料包括不具有關於一反轉中心之反轉對稱性之一極性及對掌晶體結構，其中該鐵電(FE)結晶材料本質上並非由鉿(Hf)及鋯(Zr)之至少一者之氧化物組成。該鐵電結晶材料可經摻雜，經機械應變，或經摻雜及機械應變兩者以防止形成透過一反轉中心之反轉對稱性。本發明亦揭示包含此鐵電材料之一半導體結構之形成方法、及相關之半導體裝置。
以下描述提供具體細節(諸如材料類型、材料厚度及處理條件)以提供本發明之實施例之一完全描述。然而，一般技術者應瞭解，可在不採用此等具體細節之情況下實踐本發明之實施例。其實，可結合業界所採用之習知製造技術來實踐本發明之實施例。此外，本文所提供之描述不形成用於形成一半導體裝置結構之一完整程序流程，且下文所描述之半導體裝置結構之各者不形成一完整半導體裝置。下文僅詳細地描述瞭解本發明之實施例所需之程序動作及結構。可由習知製造技術執行用於形成一完整半導體裝置之額外動作。此外，應注意，本申請案之任何附圖僅用於繪示目的，且因此未按比例繪製。此外，圖間之共同元件可保有相同元件符號標示。
如本文所使用，若內文無另外明確指示，則單數形式「一」及「該」意欲亦包含複數形式。
如本文所使用，若內文無另外明確指示，則關係術語(諸如「頂部」、「底部」、「上方」、「下方」等等)用於清楚且方便地理解本發明及附圖，且不暗示或取決於任何特定偏好、定向或順序。
如本文所使用，術語「基板」意指及包含其上形成組件(諸如一半導體裝置結構內之組件)之一基座材料或建構。該基板可為一半導體基板、一支撐結構上之一基底半導體材料、一金屬電極、或具有形成於其上之一或多個材料、結構或區域之一半導體基板。該基板可為一習知矽基板或包含一半導電材料之其他塊狀基板。如本文所使用，術語「塊狀基板」不僅意指及包含矽晶圓，且意指及包含絕緣體上矽(「SOI」)基板(諸如藍寶石上矽(「SOS」)基板或玻璃上矽(「SOG」)基板)、一基底半導體基座上之磊晶矽層、或其他半導體或光電子材料(諸如矽鍺(Si1-xGex，其中x係(例如)0.2至0.8之間之一莫耳分率)、鍺(Ge)、砷化鎵(GaAs)、氮化鎵(GaN)或磷化銦(InP)等等)。此外，當以下描述中參考一「基板」時，可利用先前程序階段來使材料、區域或接面形成於基底半導體結構或基座中或基底半導體結構或基座上。
所揭示之鐵電材料可適合於FeRAM裝置。作為非限制性實例，該等FeRAM裝置可包含(但不限於)一1T-1C(1個電晶體-1個電容器)FE記憶體單元、或基於一鐵電場效電晶體(FeFET)之一1T(1個電晶體)FE記憶體單元。
圖1至圖4展示1T-FeRAM記憶體單元之非限制性實例，且圖5展示1T-1C FeRAM記憶體單元之一非限制性實例。
圖1展示具有類似於金屬氧化物半導體場效電晶體(MOSFET)之結構之所揭示之1T-FeRAM(FeFET)記憶體單元之一非限制性實例，其中線性介電氧化物材料由所揭示之FE結晶材料替換。1T-FeRAM記憶體單元100包含一基板102、一源極104、一汲極106、基板102上之一FE結晶材料140、及FE結晶材料140上之一閘極材料160。
FE結晶材料140可包含不具有透過一反轉中心之反轉對稱性之一極性及對掌晶體結構，其中該鐵電結晶材料本質上並非由鉿(Hf)及鋯(Zr)之至少一者之氧化物組成。
一旦結晶，則FE結晶材料140可形成多晶微結構，其中該多晶微結構內之至少一些顆粒或晶體具有鐵電性質。該多晶微結構內之一些顆粒或晶體可不展現出鐵電性質。一般而言，一或若干極性、對掌、非中心對稱相展現鐵電特性。
在一些實施例中，FE結晶材料140可包括選自由斜方晶相、四方相、立方相、單斜晶相、三斜晶相、三方相及六方相組成之群組之一極性、對掌、非中心對稱相。
在一些實施例中，FE結晶材料140可包括選自由斜方晶相及四方相組成之群組之一極性、對掌、非中心對稱相。
在一些實施例中，FE結晶材料140可包括對應於選自由Pca21、Pbc21、Pmc21、Pmn21及Pna21組成之群組之一空間群組的一非中心對稱斜方晶結構。
FE結晶材料140之非限制性實例(其具有對應於Pca21空間群組之一非中心對稱斜方晶結構)可包含(但不限於)V2P2O9、K3Mo3ScO12、BaYCo4O8、CaNa2Al4Si4O16或LaNa3V2O8。
FE結晶材料140之非限制性實例(其具有對應於Pbc21空間群組之一非中心對稱斜方晶結構)可包含(但不限於)V2P2O9、K3Mo3ScO12、BaYCo4O8、CaNa2Al4Si4O16或LaNa3V2O8。
FE結晶材料140之非限制性實例(其具有對應於Pmc21空間群組之一非中心對稱斜方晶結構)可包含(但不限於)SnGa4Se7、SeO2、TixTayLazO11(其中x+y+z=3)或In11Mo40O62。在一實施例中，具有對應於Pmc21空間群組之一非中心對稱斜方晶結構之FE結晶材料140可為Ti1.92Ta1.08La3O11。
FE結晶材料140之非限制性實例(其具有對應於Pmn21空間群組之一非中心對稱斜方晶結構)可包含(但不限於)TiSO5、V2O5、Sr5Nb5O16或ZrMo2O8。
FE結晶材料140之非限制性實例(其具有對應於Pna21空間群組之一非中心對稱斜方晶結構)可包含(但不限於)Si2Y2O7、Sr2P2O7或Ti0.98Zr0.02RbPO5。
在一些實施例中，FE結晶材料140可包括一非中心對稱四方結構，其對應於選自由P422、P4212、P4122、P41212、P4222、P42212、P4322及P43212組成之群組的一空間群組。
在一些實施例中，FE結晶材料140可至少實質上不含鋯及鉿。
在一些實施例中，FE結晶材料140可經摻雜，經機械應變，或經摻雜及機械應變兩者以防止形成透過一反轉中心之反轉對稱性。
在一些實施例中，FE結晶材料140可進一步包括選自由Ti1.1Zr0.893Hf0.008O4、Ti1.92Ta1.08La3O11、Sr5Nb5O16、ZrMo2O8、Si2Y2O7及Ti0.98Zr0.02RbPO5組成之群組之三元或四元氧化物材料。
在一些實施例中，FE結晶材料140可包含選自由釔(Y)、鑭(La)、釓(Gd)、鈮(Nb)、鉭(Ta)、釩(V)、磷(P)、鉀(K)、鈧(Sc)、銣(Rb)、硒(Se)、錫(Sn)、鎂(Mg)、鈣(Ca)、鋇(Ba)及銦(In)組成之群組之至少一摻雜劑。
可利用包含於FE結晶/多晶材料中之摻雜劑來增強FE記憶體單元之耐久性，降低矯頑電場/電壓(Ec/Vc)，調變電容/介電常數及其頻率回應，提高界面處或相對塊中之氧化還原電阻，減少氧空位產生/遷移及重新分佈，以及使FE相穩定以導致殘餘/自發極化增強。
在一些實施例中，FE結晶材料140可包括一高k介電材料，其摻雜有選自由釓(Gd)、鑭(La)、釩(V)、磷(P)、鉀(K)、鈧(Sc)、銣(Rb)、硒(Se)、錫(Sn)、鎂(Mg)、鈣(Ca)、鋇(Ba)及銦(In)組成之群組 之至少一金屬。該高k介電材料包括鉿氧化物(HfOx)、鋯氧化物(ZrOx)、鈦氧化物(TiOx)、鉿鋯氧化物(HfZrOx)、鉿鈦氧化物(HfTiOx)及鉿矽氧化物(HfSiOx)。FE結晶材料140可包括具有約0.5重量%至約30重量%之間之一含量之該至少一金屬。
在一實施例中，FE結晶材料140可包括摻雜有釔(Y)之一高k介電材料，其中該高k介電材料包括鉿氧化物(HfOx)、鋯氧化物(ZrOx)、鈦氧化物(TiOx)、鉿鋯氧化物(HfZrOx)、鉿鈦氧化物(HfTiOx)或鉿矽氧化物(HfSiOx)。FE結晶材料140可包括具有約0.5重量%至約25重量%之間之一含量之Y。
在一實施例中，FE結晶材料140可包括摻雜有鍶(Sr)之一高k介電材料，其中該高k介電材料包括鉿氧化物(HfOx)、鋯氧化物(ZrOx)、鈦氧化物(TiOx)、鉿鋯氧化物(HfZrOx)、鉿鈦氧化物(HfTiOx)或鉿矽氧化物(HfSiOx)。FE結晶材料140可包括具有約0.05重量%至約20重量%之間之一含量之Sr。
在一實施例中，FE結晶材料140可包括摻雜有鈮(Nb)及鉭(Ta)之至少一者之一高k介電材料，其中該高k介電材料包括鉿氧化物(HfOx)、鋯氧化物(ZrOx)、鈦氧化物(TiOx)、鉿鋯氧化物(HfZrOx)、鉿鈦氧化物(HfTiOx)或鉿矽氧化物(HfSiOx)。Nb及Ta之至少一者可以約0.2重量%至約10重量%之間之一含量存在於FE結晶材料140中。
FE結晶材料140可藉由任何習知技術而形成於基板102上。該等習知技術之非限制性實例可包含(但不限於)原子層沈積(ALD)、有機金屬原子層沉積(MOALD)、化學氣相沈積(CVD)、有機金屬化學氣相沈積(MOCVD)及物理氣相沈積(PVD)。
在一些特定實施例中，FE結晶材料140可藉由ALD或MOALD程序(其基於FE金屬氧化物、氧化劑及(視情況)摻雜劑(其能夠中斷FE金屬氧化物之反轉對稱性)之前驅體)而形成於基板102上。可在約150℃ 至約350℃之間之一溫度及約10毫托至約10托之間之一壓力處執行ALD或MOALD程序。
各種已知氧化劑可用於程序。作為非限制性實例，氧化劑可包含(但不限於)水蒸氣(H2O)、過氧化氫(H2O2)、臭氧(O3)或氧氣(O2)。
當FE結晶材料140包括Zr基材料時，可藉由基於任何已知Zr前驅體之ALD程序而形成FE結晶材料140。Zr前驅體之非限制性實例可包含(但不限於)ZrCl4、C8H24N4Zr或(C5H5)Zr[N(CH3)2]3。
當FE結晶材料140包括Hf基材料時，可藉由基於任何已知Hf前驅體之ALD程序而形成FE結晶材料140。Hf前驅體之非限制性實例可包含(但不限於)HfCl4、C8H24N4Hf或(C5H5)Hf[N(CH3)2]3。
當FE結晶材料140包括Ti基材料時，可藉由基於任何已知Ti前驅體之ALD程序而形成FE結晶材料140。Ti前驅體之非限制性實例可包含(但不限於)TiCl4、C8H24N4Ti或(C5H5)Ti[N(CH3)2]3。
當FE結晶材料140包括一摻雜劑時，可藉由變動前驅體之循環比而界定FE結晶材料140中之摻雜劑之含量。可藉由任何習知技術而監測及判定摻雜劑之含量，且因此本文不再詳細描述。此等技術之非限制性實例可包含(但不限於)二次離子質譜法、X射線光電子光譜法(XPS)、高解析透射光譜法(HR-TEM)等等。在一些實施例中，FE結晶材料140中之摻雜劑之含量可在約0.05重量%至約30重量%之一範圍內。摻雜劑之含量可取決於FE結晶材料140之厚度、FE結晶材料140或頂部電極160之處理溫度、或退火條件(諸如金屬化後退火(PMA)條件)。例如，當增大FE結晶材料140之厚度時，亦可增加摻雜劑之含量以達成具有鐵電性質之一所要結晶。
在一些實施例中，FE結晶材料140之厚度可在約1奈米至約100奈米之一範圍內。在一些實施例中，FE結晶材料140之厚度可在約2奈米至約20奈米之一範圍內。
閘極材料160可形成於FE結晶材料140上以提供半導體結構100。 閘極材料160可藉由任何習知技術而形成於FE結晶材料140上。此等習知技術之非限制性實例可包含(但不限於)原子層沈積(ALD)、電漿增強型原子層沈積(PE-ALD)、原子氣相沈積(AVD)、紫外線輔助型原子層沈積(UV-ALD)、化學氣相沈積(CVD)、電漿增強型化學氣相沈積(PECVD)或物理氣相沈積(PVD)。
任何習知閘極材料可用於閘極材料160。此等材料可包括一金屬元素、兩個或兩個以上金屬元素之一合金、一導電金屬化合物、一導電摻雜半導體材料、或其等之混合物。非限制性實例可包含(但不限於)TiN、TiCN、TiAlN、TiAlCN、Ti-W、Ru-TiN或RuCN。
相應地，本發明描述一種鐵電記憶體裝置，其包含複數個記憶體單元。該等記憶體單元之各者包括至少一電極及安置於該至少一電極接近處之一鐵電結晶材料。該鐵電結晶材料可由一帶電狀態中之該至少一電極產生之一電場極化。該鐵電結晶材料具有不具有透過一反轉中心之反轉對稱性之一極性及對掌晶體結構。該鐵電結晶材料包括選自由鉿氧化物(HfOx)、鋯氧化物(ZrOx)、鈦氧化物(TiOx)、鉿鋯氧化物(HfZrOx)、鉿鈦氧化物(HfTiOx)及鉿矽氧化物(HfSiOx)組成之群組之一材料。該鐵電結晶材料進一步包括選自由釔(Y)、鍶(Sr)、鈮(Nb)、鉭(Ta)、鑭(La)、釓(Gd)、釩(V)、磷(P)、鉀(K)、鈧(Sc)、銣(Rb)、硒(Se)、錫(Sn)、鎂(Mg)、鈣(Ca)、鋇(Ba)及銦(In)組成之群組之至少一摻雜劑。
此外，本發明描述一種形成一半導體結構之方法。該方法包括：使一鐵電結晶材料形成於一基板上；及使至少一電極形成於該鐵電結晶材料接近處。該鐵電結晶材料具有不具有透過一反轉中心之反轉對稱性之一極性及對掌晶體結構。該鐵電結晶材料本質上並非由鉿(Hf)及鋯(Zr)之至少一者之氧化物組成。
在一些實施例中，該方法可進一步包括：使該鐵電結晶材料退火；及改變該鐵電結晶材料之一晶體結構。
FE結晶材料140可經退火以起始變為所要鐵電相之結晶。可藉由沈積後退火(PDA)或金屬化後退火(PMA)程序而執行使FE結晶材料140退火成所要鐵電相。
在該PDA程序中，在使閘極材料160形成於FE結晶材料140上之前使FE結晶材料140退火成所要鐵電相。
在該PMA程序中，在使閘極材料160形成於FE結晶材料140上之後使FE結晶材料140退火成所要鐵電相。在一些實施例中，可在氮氣(N2)或氬氣(Ar)氛圍條件下藉由一快速熱處理(RTP)退火技術而執行該PMA退火。
因此，在一些實施例中，該方法可進一步包括：使該鐵電結晶材料機械應變以使該鐵電結晶材料之該極性及對掌晶體結構穩定。
是否藉由PDA或PMA程序而使FE結晶材料140退火取決於各種因數，其包含(但不限於)高k介電材料之類型、摻雜劑之類型及含量、或FE結晶相之所要結構。
可基於各種控制因數而界定該等PDA或PMA退火條件。作為非限制性實例，此控制因數可包含(但不限於)FE結晶材料140之組合物、FE結晶材料140之厚度、及覆蓋於FE結晶材料140上之閘極材料160之組合物及厚度(就PMA程序而言)。相對較薄之FE結晶/多晶材料140需要一較高退火溫度及較長退火時間。該退火要求主要取決於FE材料140之選擇，使得在本發明之一些實施例中，可無需金屬化後退火，而是僅需要一沈積後退火就足夠。除FE結晶/多晶材料140及/或閘極材料160之厚度之外，基板誘發應力亦可起重要作用且亦可顯著地影響該等退火條件。
當FE結晶材料140包括至少一摻雜劑時，FE結晶材料140之退火 條件亦可依據存在於FE結晶材料140中之摻雜劑之含量及類型而變化。在相對較高之摻雜劑濃度處，FE結晶材料140之退火溫度可高於具有較低摻雜劑含量之FE結晶材料140之退火溫度。
在其中FE結晶材料140包括選自由釓(Gd)、鑭(La)、釩(V)、磷(P)、鉀(K)、鈧(Sc)、銣(Rb)、硒(Se)、錫(Sn)、鎂(Mg)、鈣(Ca)、鋇(Ba)及銦(In)組成之群組之至少一摻雜金屬的實施例中，可藉由在約500℃至約800℃之間之一溫度處進行約20秒至約600秒之PMA退火而達成FE結晶材料140之退火。
當FE結晶材料140包括摻雜有釔(Y)之一高k介電材料時，可藉由在約450℃至約800℃之間之一溫度處進行約20秒至約600秒之沈積後退火(PDA)或金屬化後退火(PMA)而達成FE結晶材料140之退火。
當FE結晶材料140包括摻雜有鍶(Sr)之一高k介電材料時，可藉由在約450℃至約800℃之間之一溫度處進行約20秒至約600秒之PMA退火而達成FE結晶材料140之退火。
當FE結晶材料140包括摻雜有鈮(Nb)及鉭(Ta)之至少一者之一高k介電材料時，可藉由在約450℃至約800℃之間之一溫度處進行約20秒至約300秒之PMA退火而達成FE結晶材料140之退火。
相應地，本發明描述一種形成一半導體結構之方法。該方法包括：使一鐵電結晶材料形成於一基板上。該鐵電結晶材料具有不具有透過一反轉中心之反轉對稱性之一極性及對掌晶體結構。該鐵電結晶材料選自由鉿氧化物(HfOx)、鋯氧化物(ZrOx)、鈦氧化物(TiOx)、鉿鋯氧化物(HfZrOx)、鉿鈦氧化物(HfTiOx)或鉿矽氧化物(HfSiOx)組成之群組。該鐵電結晶材料摻雜有選自由釔(Y)、鍶(Sr)、鈮(Nb)、鉭(Ta)、鑭(La)、釓(Gd)、釩(V)、磷(P)、鉀(K)、鈧(Sc)、銣(Rb)、硒(Se)、錫(Sn)、鎂(Mg)、鈣(Ca)、鋇(Ba)及銦(In)組成之群組之至少一摻雜劑。該方法進一步包括：使至少一電極形成於該鐵電結晶材料接近處。
在一些實施例中，FE結晶材料140可經退火及結晶成一穩定鐵電結晶相，且無需封蓋效應來使此鐵電結晶相穩定。作為一非限制性實例，此穩定鐵電結晶相可為斜方晶Pbc21相。相應地，在此等實施例中，無需在存在機械圍束(封蓋)(諸如美國專利8,304,823中所描述之機械圍束(封蓋)，其中必須在存在一遮蓋層時執行FE結晶材料之結晶)時執行FE結晶材料140之結晶。
因此，在一些實施例中，形成一半導體結構之該方法包括：在不存在封蓋之情況下使FE結晶材料140結晶成一鐵電相。
可在使FE結晶材料140結晶成所要鐵電相之前圖案化FE結晶材料140。替代地，可在圖案化FE結晶材料140之前或與圖案化FE結晶材料140同時地使FE結晶材料140結晶成所要鐵電相。FE結晶材料140之圖案化可適應於此FE結晶材料140之意欲用途。作為非限制性實例，FE結晶材料140可經圖案化以界定一1T-FeRAM(FeFET)之一閘極堆疊之至少部分或界定1T-1C FeRAM之一電容器介電材料。
圖2展示所揭示之1T-FeRAM(FeFET)記憶體單元之另一非限制性實例。1T-FeRAM記憶體單元200包含一基板202、一源極204、一汲極206、基板202上之一FE結晶材料240、基板202與FE結晶材料240之間之一絕緣緩衝材料220、及FE結晶材料240上之一閘極材料260。在一些實施例中，絕緣緩衝材料220可包含與基板202及FE結晶材料240相容之一結晶材料。在一些實施例中，絕緣緩衝材料可為矽氧化物(諸如SiO2)或氮氧化矽(SiON)。在一些實施例中，絕緣緩衝材料220之厚度可在約0.3奈米至約6奈米之間之一範圍內。在一些實施例中，絕緣緩衝材料220之厚度可在約0.05奈米至約3奈米之間之一範圍內。
圖3展示所揭示之1T-FeRAM(FeFET)記憶體單元之又一非限制性實例。1T-FeRAM記憶體單元300包含一基板302、一源極304、一汲極306、基板302上之一FE結晶材料340、基板302與FE結晶材料340之間 之一絕緣緩衝材料320、FE結晶材料340上之一閘極材料360、及FE結晶材料340與閘極材料360之間之一界面材料350。
相應地，本發明描述一種鐵電記憶體單元。該鐵電記憶體單元包括一鐵電結晶材料，其具有不具有透過一反轉中心之反轉對稱性之一極性及對掌晶體結構。該鐵電結晶材料本質上並非由鉿(Hf)及鋯(Zr)之至少一者之氧化物組成。
圖4A至圖4C繪示1T-FeRAM記憶體單元400之橫截面圖，1T-FeRAM記憶體單元400包括一基板402、一源極404、一汲極406、基板402上之一FE結晶材料440、及FE結晶材料440上之一閘極材料460。閘極材料460耦合至一閘極電壓Vg；源極404耦合至一源極電壓Vs；汲極406耦合至一汲極電壓Vd；且包含嵌入其內之源極404/汲極406之一塊狀區域耦合至一塊體電壓Vb。
圖4A展示一靜止狀態中之1T-FeRAM記憶體單元400，其中將電壓Vd、Vg、Vs及Vb設定為零(0)伏特(V)。
圖4B展示一「寫入0」操作狀態中之1T-FeRAM記憶體單元400。 藉由將閘極電壓Vg設定為高於0伏特且將Vd、Vs、Vb設定為0伏特而將二進位資訊狀態「0」寫入至1T-FeRAM記憶體單元400。因此，塊體(402、404、406)與閘極460之間之一電場使FE結晶材料440轉變為與資訊狀態「0」相關聯之一第一極化狀態440B。例如，如圖4B中所展示，FE結晶材料440B極化，使得其偶極矩具有一向下箭頭方向。 當移除所施加之電壓時，維持極化狀態「0」。
圖4C展示一「寫入1」操作狀態中之1T-FeRAM記憶體單元400。 藉由將閘極電壓Vg設定為低於0伏特且將Vd、Vs、Vb設定為0伏特而使塊體(402、404、406)與閘極460之間之電場反轉且設定操作狀態「寫入1」。在此操作狀態中，將FE結晶材料440設定成與二進位資訊狀態「1」相關聯且與第一極化狀態440B相反之一第二極化狀態 400C。例如，如圖4C中所展示，FE結晶材料440C極化，使得其偶極矩具有一向上箭頭方向。當移除所施加之電壓時，使FE結晶材料保持反轉極化狀態「1」。
因此，操作狀態「0」及「1」可歸因於FE結晶材料440之不同極化狀態(440B、440C)。此等不同極化狀態(440B、440C)導致1T-FeRAM裝置之不同臨限電壓。
在一「讀取」操作狀態下，藉由感測源極404與汲極406之間之電流而自1T-FeRAM記憶體單元400讀取資訊。自1T-FeRAM記憶體單元400之讀出可不具破壞性。
圖5展示具有類似於一DRAM記憶體單元之建構之所揭示1T-1C FeRAM記憶體單元之一非限制性實例，其中一個電容器及一個存取電晶體形成一記憶體單元。當DRAM單元電容器之介電材料係一線性介電材料時，FeRAM單元電容器之介電材料包含一鐵電介電材料。
如圖5中所展示，1T-1C FeRAM記憶體單元500包含：一源極504及一汲極506，其等形成於一基板502內；一習知電晶體，其充當一存取電晶體且包括一線性介電材料545及一閘極560；及一電容器510，其經由一互連結構570(例如一接觸插塞)而耦合至汲極506。電容器510包括一底部電極590、一頂部電極595、及底部電極590與頂部電極595之間之一FE結晶材料540。
可使用早先針對圖1之FE結晶材料140所描述之方法來使FE結晶材料540形成於底部電極590上。可在使一頂部電極595形成於FE結晶材料540上之前執行使FE結晶材料540結晶成所要鐵電相。替代地，可在使一頂部電極595形成於FE結晶材料540上之後或與使一頂部電極595形成於FE結晶材料540上同時地執行使FE結晶材料540結晶成所要鐵電相。
底部電極590及頂部電極595可為任何習知電極材料。底部電極 590及頂部電極595可由相同或不同材料形成。底部電極590可形成為(諸如)具有自約20埃至約200埃、自約50埃至約130埃或自約40埃至約70埃範圍內之一厚度之一連續材料。在一些實施例中，底部電極590具有約60埃之一厚度。
雖然圖1至圖5展示1T-FeRAM(FeFET)記憶體單元及1T-1C FeRAM記憶體單元，但應瞭解，本發明可應用於任何適合類型之FE記憶體單元(例如2T-2C FeRAM記憶體單元)。此外，可藉由習知製造技術而執行用於形成一完整FeRAM裝置之額外動作。
所揭示之FE結晶材料可展現顯著高於通常用作為FE記憶體裝置之FE材料之鈣鈦礦材料的殘餘極化強度(Pr)。因此，所揭示之FE結晶材料可適用於各種FE記憶體裝置應用。作為非限制性實例，所揭示之FE結晶材料可用於FERAM裝置或反及應用及反或應用之FeFET裝置。
所揭示之FE結晶材料可因其固有微觀結構而滿足用於FE記憶體裝置中所需之性質，諸如高極化強度、快速切換速率、低矯頑電場、高保持性、低疲勞性及低壓印性。此外，此等FE結晶材料可滿足外在製造要求，諸如低處理溫度、良好CMOS相容性、易用性、低成本、較佳可擴充性等等。
應瞭解，圖1至圖5中所繪示之FeRAM記憶體單元100、200、300、400及500之橫截面圖僅係指半導體裝置之部分。因此，半導體裝置可包括配置成一鐵電記憶體單元陣列之形式之複數個FeRAM記憶體單元。此外，額外半導體結構可形成於基板中。作為非限制性實例，此等額外半導體結構可包含(但不限於)字線驅動電路、位元線驅動電路、源極線驅動電路、感測電路或控制電路。
圖6展示一FeRAM記憶體單元陣列之一部分之一非限制性實例。FeRAM記憶體單元陣列600包含複數個記憶體單元601、複數個數位線611(呈虛線以展示其被隱埋)及複數個字線612(呈虛線以展示其被 隱埋)。FeRAM記憶體單元601配置成列(其耦合至一共同數位線611)及行(其耦合至一共同字線612)。個別FeRAM記憶體單元601位於一數位線611與一字線612之一交叉點處。
相應地，本發明描述一種鐵電記憶體裝置，其包含複數個記憶體單元。該等記憶體單元之各者包括至少一電極及安置於該至少一電極接近處之一鐵電結晶材料。該鐵電結晶材料可由一電場回應於該至少一電極之一電荷而極化。該鐵電結晶材料具有不具有透過一反轉中心之反轉對稱性之一極性及對掌晶體結構。該鐵電結晶材料本質上並非由鉿(Hf)及鋯(Zr)之至少一者之氧化物組成。
在使用及操作期間，本發明之FE記憶體單元可展現改良記憶體單元效能，諸如改良循環、改良資料保持、較低鐵電矯頑性(Ec)及較低電場飽和度。
包括FE結晶材料之本發明之半導體結構可在除記憶體裝置之外之積體電路中獲得應用。
雖然本發明容許各種修改及替代形式，但圖式中已以舉例方式展示且本文中已詳細地描述特定實施例。然而，本發明不意欲受限於所揭示之特定形式。確切而言，本發明將涵蓋落於由以下附屬申請專利範圍及其法定等效物界定之本發明之範疇內之所有修改、等效物及替代物。
100‧‧‧1個電晶體-鐵電隨機存取記憶體(1T-FeRAM)記憶體單元/半導體結構
102‧‧‧基板
104‧‧‧源極
106‧‧‧汲極
140‧‧‧鐵電(FE)結晶材料
160‧‧‧閘極材料/頂部電極

Claims (15)

  1. 一種鐵電記憶體單元，其包括：一鐵電結晶材料，其具有不具有透過一反轉中心之反轉對稱性之一極性及對掌晶體結構，其中該鐵電結晶材料具有一斜方晶體結構或一個四方晶體結構，該斜方晶體結構對應於選自由Pca21、Pbc21、Pmc21、Pmn21及Pna21組成之群組之一空間群組，該四方晶體結構對應於選自由P422、P4212、P4122、P41212、P4222、P42212、P4322及P43212組成之群組之一空間群組，且該鐵電結晶材料本質上並非由鉿(Hf)及鋯(Zr)之至少一者之一個氧化物組成。
  2. 如請求項1之鐵電記憶體單元，其中該斜方晶體結構具有選自Pca21及Pbc21之一空間群組。
  3. 如請求項2之鐵電記憶體單元，其中該鐵電結晶材料包括選自由V2P2O9、K3Mo3ScO12、BaYCo4O8、CaNa2Al4Si4O16及LaNa3V2O8組成之群組之一材料。
  4. 如請求項1之鐵電記憶體單元，其中該斜方晶體結構具有一Pmc21空間群組，且該鐵電結晶材料包括選自由SnGa4Se7、SeO2、TixTayLazO11(其中x+y+z=3)及In11Mo40O62組成之群組之一材料。
  5. 如請求項1之鐵電記憶體單元，其中該斜方晶體結構具有一Pmn21空間群組，且該鐵電結晶材料包括選自由TiSO5、V2O5、Sr5Nb5O16及ZrMo2O8組成之群組之一材料。
  6. 如請求項1之鐵電記憶體單元，其中該斜方晶體結構具有一Pna21空間群組，且該鐵電結晶材料包括選自由Si2Y2O7、Sr2P2O7及Ti0.98Zr0.02RbPO5組成之群組之一材料。
  7. 如請求項1之鐵電記憶體單元，其中該鐵電結晶材料包含選自由釔(Y)、鑭(La)、釓(Gd)、鈮(Nb)、鉭(Ta)、釩(V)、磷(P)、鉀(K)、鈧(Sc)、銣(Rb)、硒(Se)、錫(Sn)、鎂(Mg)、鈣(Ca)、鋇(Ba)及銦(In)組成之群組之至少一摻雜劑。
  8. 如請求項1之鐵電記憶體單元，其中該鐵電結晶材料包括選自由Ti1.1Zr0.893Hf0.008O4、Ti1.92Ta1.08La3O11、Sr5Nb5O16、ZrMo2O8、Si2Y2O7及Ti0.98Zr0.02RbPO5組成之群組之一個三元或四元氧化物材料。
  9. 如請求項1之鐵電記憶體單元，其中該鐵電結晶材料之該晶體結構選自由斜方晶體結構、四方晶體結構、立方晶體結構、單斜晶體結構、三斜晶體結構、三方晶體結構及六方晶體結構組成之群組。
  10. 如請求項1之鐵電記憶體單元，其中該鐵電結晶材料至少實質上不含鋯及鉿。
  11. 如請求項1之鐵電記憶體單元，其中該鐵電結晶材料進行摻雜及機械應變之至少一者以防止形成透過一反轉中心之反轉對稱性。
  12. 一種鐵電記憶體裝置，其包含如請求項1之至少一鐵電記憶體單元。
  13. 一種鐵電記憶體單元，其包括：一鐵電結晶材料，其具有不具有透過一反轉中心之反轉對稱性之一極性及對掌晶體結構，其中該鐵電結晶材料具有一斜方晶體結構或一個四方晶體結構，該斜方晶體結構對應於選自由Pca21、Pbc21、Pmc21、Pmn21及Pna21組成之群組之一空間群組，該四方晶體結構對應於選自由P422、P4212、P4122、P41212、P4222、P42212、P4322及P43212 組成之群組之一空間群組，且該鐵電結晶材料選自由鉿氧化物(HfOx)、鋯氧化物(ZrOx)、鈦氧化物(TiOx)、鉿鋯氧化物(HfZrOx)、鉿鈦氧化物(HfTiOx)及鉿矽氧化物(HfSiOx)組成之群組，該鐵電結晶材料進一步包含選自由釔(Y)、鍶(Sr)、鈮(Nb)、鉭(Ta)、鑭(La)、釓(Gd)、釩(V)、磷(P)、鉀(K)、鈧(Sc)、銣(Rb)、硒(Se)、錫(Sn)、鎂(Mg)、鈣(Ca)、鋇(Ba)及銦(In)組成之群組之至少一摻雜劑。
  14. 如請求項13之鐵電記憶體單元，其中該鐵電結晶材料之該晶體結構選自由一斜方晶體結構及一四方晶體結構組成之群組。
  15. 一種鐵電記憶體裝置，其包含如請求項13之至少一鐵電記憶體單元。
TW104114941A 2014-05-20 2015-05-11 極性、對掌及非中心對稱鐵電材料，包含此材料之記憶體單元及相關之裝置及方法 TWI603607B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/282,520 US10242989B2 (en) 2014-05-20 2014-05-20 Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods

Publications (2)

Publication Number Publication Date
TW201546803A TW201546803A (zh) 2015-12-16
TWI603607B true TWI603607B (zh) 2017-10-21

Family

ID=54554506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114941A TWI603607B (zh) 2014-05-20 2015-05-11 極性、對掌及非中心對稱鐵電材料，包含此材料之記憶體單元及相關之裝置及方法

Country Status (7)

Country Link
US (2) US10242989B2 (zh)
EP (1) EP3146566B1 (zh)
JP (2) JP6464401B2 (zh)
KR (2) KR102099546B1 (zh)
CN (2) CN110265400A (zh)
TW (1) TWI603607B (zh)
WO (1) WO2015179062A1 (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6067524B2 (ja) * 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
CN111900168A (zh) * 2016-01-25 2020-11-06 中国科学院微电子研究所 存储单元、存储器件及电子设备
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
DE102016015010A1 (de) 2016-12-14 2018-06-14 Namlab Ggmbh Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
RU2649622C1 (ru) * 2016-12-23 2018-04-04 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Ячейка сегнетоэлектрической памяти
US10923501B2 (en) * 2017-02-23 2021-02-16 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
CN107230676B (zh) * 2017-05-22 2020-05-26 复旦大学 高读出电流的非挥发铁电存储器及其操作方法
US10396082B2 (en) * 2017-07-05 2019-08-27 Micron Technology, Inc. Memory cells having a controlled-conductivity region
US20190057860A1 (en) * 2017-08-18 2019-02-21 Lam Research Corporation Methods for improving performance in hafnium oxide-based ferroelectric material using plasma and/or thermal treatment
US10600808B2 (en) * 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
WO2019066875A1 (en) * 2017-09-28 2019-04-04 Intel Corporation FIELD EFFECT TRANSISTORS HAVING A FERROELECTRIC OR ANTI-FERROELECTRIC GRID DIELECTRIC STRUCTURE
US10460788B2 (en) 2017-10-27 2019-10-29 Ferroelectric Memory Gmbh Memory cell and methods thereof
US10438645B2 (en) 2017-10-27 2019-10-08 Ferroelectric Memory Gmbh Memory cell and methods thereof
US10741678B2 (en) 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
CN109817253B (zh) * 2017-11-21 2020-11-03 上海磁宇信息科技有限公司 一种控制体电位的mram芯片
CN110245749B (zh) * 2018-03-08 2024-06-14 三星电子株式会社 用于执行同或运算的计算单元、神经网络及方法
KR102578816B1 (ko) * 2018-03-16 2023-09-15 에스케이하이닉스 주식회사 강유전성 메모리 장치
US11923189B2 (en) * 2018-04-02 2024-03-05 Lam Research Corporation Capping layer for a hafnium oxide-based ferroelectric material
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2020023837A1 (en) * 2018-07-26 2020-01-30 Tokyo Electron Limited Method of forming crystallographically stabilized ferroelectric hafnium zirconium based films for semiconductor devices
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
KR102645021B1 (ko) 2019-03-06 2024-03-06 삼성전자주식회사 반도체 장치
CN109920848A (zh) * 2019-03-18 2019-06-21 西安电子科技大学 无界面层的ZrO2基反铁电存储器
CN109979811B (zh) * 2019-03-20 2021-09-24 电子科技大学 一种钽掺杂二氧化铪铁电材料的制备方法
CN113889476A (zh) * 2019-03-29 2022-01-04 湘潭大学 一种1t1c柔性铁电存储器及其制备方法
US11444203B2 (en) 2019-04-08 2022-09-13 Kepler Computing Inc. Doped polar layers and semiconductor device incorporating same
TWI691078B (zh) * 2019-04-25 2020-04-11 國立中興大學 半導體裝置
US10861862B1 (en) * 2019-06-24 2020-12-08 Wuxi Petabyte Technologies Co, Ltd. Ferroelectric memory devices
US20210005728A1 (en) * 2019-07-02 2021-01-07 National Taiwan Normal University Storage memory device
US11145740B2 (en) * 2019-07-23 2021-10-12 National Tsing Hua University Ferroelectric field effect transistor device
JP7292140B2 (ja) 2019-07-25 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110459611B (zh) * 2019-08-19 2022-05-24 湘潭大学 一种铁电场效应晶体管及其制备方法
KR20210033346A (ko) * 2019-09-18 2021-03-26 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210035553A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
JP7480951B2 (ja) * 2019-10-09 2024-05-10 国立大学法人京都工芸繊維大学 強誘電体薄膜の製造方法および強誘電体薄膜製造装置
KR102305342B1 (ko) * 2019-11-14 2021-09-24 울산과학기술원 2차원 강유전성 물질을 이용한 비휘발성 3진 메모리 소자 및 이의 제조 방법
US11257822B2 (en) 2019-11-21 2022-02-22 Intel Corporation Three-dimensional nanoribbon-based dynamic random-access memory
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
WO2021137432A1 (ko) * 2019-12-30 2021-07-08 울산과학기술원 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법
KR20210085460A (ko) 2019-12-30 2021-07-08 삼성전자주식회사 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
DE102020119609A1 (de) * 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Neue gatestrukturen zur einstellung der grenzspannung
CN111554745B (zh) * 2020-04-23 2022-03-08 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
KR20210138993A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
KR20210143046A (ko) * 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
CN111880018B (zh) * 2020-06-29 2022-02-11 西安交通大学 一种铁电晶体矫顽场强的测量装置及方法
JP2022051465A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置
TW202213766A (zh) * 2020-09-22 2022-04-01 日商半導體能源研究所股份有限公司 鐵電體器件及半導體裝置
US20220122996A1 (en) * 2020-10-16 2022-04-21 Ferroelectric Memory Gmbh Memory cell and methods thereof
US20220139934A1 (en) 2020-10-30 2022-05-05 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US11706928B2 (en) * 2020-10-30 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US20220140147A1 (en) * 2020-11-04 2022-05-05 Samsung Electronics Co., Ltd. Thin film structure and semiconductor device comprising the same
JP7491815B2 (ja) * 2020-11-12 2024-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN112490248B (zh) * 2020-12-03 2022-10-21 中国科学院微电子研究所 铁电浮栅存储器单元串及制备方法
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
US11557609B2 (en) * 2021-03-04 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming the same
JP2022147355A (ja) 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置
US11574927B2 (en) * 2021-04-16 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and method for manufacturing the same
CN113808685B (zh) * 2021-08-27 2024-01-16 西北工业大学深圳研究院 一种非中心对称超导拓扑电子材料的分析方法及系统
US20230180482A1 (en) * 2021-12-07 2023-06-08 Intel Corporation Three-dimensional nanoribbon-based hysteretic memory
DE102021214885B4 (de) 2021-12-22 2023-10-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Elektronisches Bauteil mit mindestens einer Schicht aus einem ferroelektrischen oder antiferroelektrischen Werkstoff
KR102571133B1 (ko) * 2022-04-26 2023-08-25 강원대학교산학협력단 강유전체 소자의 제조방법 및 강유전체 소자
WO2024194728A1 (ja) * 2023-03-17 2024-09-26 株式会社半導体エネルギー研究所 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645446A (zh) * 2007-09-05 2010-02-10 奇梦达股份公司 具有介电层的集成电路

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179404A (en) * 1976-12-15 1979-12-18 Denka Chemical Corporation Catalyst preparative method
ATE223108T1 (de) * 1995-04-24 2002-09-15 Infineon Technologies Ag Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung
US6498362B1 (en) * 1999-08-26 2002-12-24 Micron Technology, Inc. Weak ferroelectric transistor
EP1110603A1 (en) * 1999-12-22 2001-06-27 Haldor Topsoe A/S Process for the synthesis of VPO catalysts
US20020015556A1 (en) * 2000-06-19 2002-02-07 Steinberg Dan A. Method of fabricating an optical fiber array using photosensitive material
US6831313B2 (en) 2001-05-10 2004-12-14 Symetrix Corporation Ferroelectric composite material, method of making same and memory utilizing same
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
US6504214B1 (en) * 2002-01-11 2003-01-07 Advanced Micro Devices, Inc. MOSFET device having high-K dielectric layer
US20060121203A1 (en) 2002-09-12 2006-06-08 Kuniko Kimura Thin film and method for manufacturing same
JP3873935B2 (ja) 2003-06-18 2007-01-31 セイコーエプソン株式会社 強誘電体メモリ素子
JP4257413B2 (ja) * 2003-09-12 2009-04-22 独立行政法人産業技術総合研究所 強誘電体物質
JP4713071B2 (ja) 2003-09-12 2011-06-29 トヨタ自動車株式会社 燃料電池とその製造方法
WO2005064681A2 (en) 2003-12-22 2005-07-14 Koninklijke Philips Electronics N.V. Non-volatile ferroelectric memory device and manufacturing method
WO2005064705A1 (en) * 2003-12-22 2005-07-14 Koninklijke Philips Electronics N.V. Increasing the wettability of polymer solutions to be deposited on hydrophobic ferroelecric polymerb layers
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
JPWO2006028005A1 (ja) 2004-09-08 2008-05-08 国立大学法人京都大学 強磁性強誘電体及びその製造方法
JP4375560B2 (ja) 2004-12-07 2009-12-02 セイコーエプソン株式会社 トランジスタ型強誘電体メモリの製造方法
US7253469B2 (en) * 2005-04-26 2007-08-07 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
US8324388B2 (en) * 2006-02-15 2012-12-04 Basf Aktiengesellschaft Dehydrogenation process
JP2007243003A (ja) * 2006-03-10 2007-09-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4600322B2 (ja) 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4797717B2 (ja) 2006-03-14 2011-10-19 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4320679B2 (ja) 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US20100135937A1 (en) 2007-03-26 2010-06-03 The Trustees Of Columbia University In The City Of New York Metal oxide nanocrystals: preparation and uses
JP5253895B2 (ja) * 2007-06-08 2013-07-31 富士フイルム株式会社 強誘電体膜、圧電素子、及び液体吐出装置
JP2009076571A (ja) 2007-09-19 2009-04-09 Seiko Epson Corp 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2009096772A (ja) 2007-10-18 2009-05-07 Hiroshima Univ 有機金属錯体、その製造方法、該有機金属錯体溶液組成物、液晶素材、および、液晶素子、ならびに、非破壊読み出し可能メモリー素子
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
EP2393090A1 (en) * 2010-06-01 2011-12-07 Nxp B.V. Highly-integrated thin film capacitor with amorphous cathode
CN101894844B (zh) 2010-06-04 2012-05-09 清华大学 基于金属氧化物气相沉积铁电动态随机存储器及制备方法
US9373677B2 (en) 2010-07-07 2016-06-21 Entegris, Inc. Doping of ZrO2 for DRAM applications
KR20120006218A (ko) * 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
JP2014075159A (ja) 2011-01-27 2014-04-24 Panasonic Corp 不揮発性記憶装置及び不揮発性記憶装置の駆動方法
JP5981206B2 (ja) 2012-04-20 2016-08-31 株式会社東芝 半導体装置の製造方法および半導体製造装置
JP2014053568A (ja) 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
JP6067524B2 (ja) * 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
JP2015062551A (ja) 2013-09-25 2015-04-09 キヤノン株式会社 被検体情報取得装置およびその制御方法
US20150179657A1 (en) * 2013-12-24 2015-06-25 Kabushiki Kaisha Toshiba Semiconductor storage device
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645446A (zh) * 2007-09-05 2010-02-10 奇梦达股份公司 具有介电层的集成电路

Also Published As

Publication number Publication date
CN110265400A (zh) 2019-09-20
KR101973248B1 (ko) 2019-04-26
JP6783290B2 (ja) 2020-11-11
TW201546803A (zh) 2015-12-16
KR20170007811A (ko) 2017-01-20
CN106463513A (zh) 2017-02-22
US20150340372A1 (en) 2015-11-26
JP2019057727A (ja) 2019-04-11
JP2017518639A (ja) 2017-07-06
EP3146566A4 (en) 2018-05-30
EP3146566B1 (en) 2022-03-16
CN106463513B (zh) 2019-06-28
US20190189627A1 (en) 2019-06-20
KR20190043641A (ko) 2019-04-26
JP6464401B2 (ja) 2019-02-06
KR102099546B1 (ko) 2020-04-10
EP3146566A1 (en) 2017-03-29
US10242989B2 (en) 2019-03-26
WO2015179062A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
TWI603607B (zh) 極性、對掌及非中心對稱鐵電材料，包含此材料之記憶體單元及相關之裝置及方法
US10600808B2 (en) Ferroelectric memory cell for an integrated circuit
JP7177574B2 (ja) テクスチャ形成されたイリジウム底部電極を有する酸化ハフニウムおよび酸化ジルコニウムベースの強誘電性デバイス
JP6737862B2 (ja) 強誘電体メモリセルを動作させる方法および関連する強誘電体メモリセル
CN108511517B (zh) 铁电存储器件和制造其的方法
US10726899B2 (en) Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US9053802B2 (en) Ferroelectric memory cell for an integrated circuit
US20190386015A1 (en) Semiconductor devices including ferroelectric materials
US20230200078A1 (en) Ferroelectric Device
US20230354613A1 (en) Wakeup free approach to improve the ferroelectricity of feram using a stressor layer
US20240145571A1 (en) Inserting inhibition layer for inducing antiferroelectricity to ferroelectric structure
CN117580364A (zh) 铁电结构、集成电路与其形成方法