JP4320679B2 - 強誘電体メモリ装置の製造方法 - Google Patents
強誘電体メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP4320679B2 JP4320679B2 JP2007038246A JP2007038246A JP4320679B2 JP 4320679 B2 JP4320679 B2 JP 4320679B2 JP 2007038246 A JP2007038246 A JP 2007038246A JP 2007038246 A JP2007038246 A JP 2007038246A JP 4320679 B2 JP4320679 B2 JP 4320679B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- forming
- orientation
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Description
また、コンタクトプラグ上に形成されるリセス段差も、平坦性が低下することで配向制御性を損なってしまうため、課題となっている。このような課題を解消するため前記特許文献1に開示された技術では、コンタクトプラグ形成後、全面に導電性水素バリア膜を形成し、リセス解消まで全面をCMP法で平坦化して、その上に下部電極を形成している。
そして、このように形成された高抵抗層上にキャパシタの下部電極が配置されると、前記コンタクトプラグと下部電極との間の抵抗が上昇してしまい、強誘電体メモリ装置の特性が低下してしまう。
したがって、このチタン層が窒素雰囲気中で熱処理され、窒化チタン層に変化させられて得られる第2導電層は、その面方位が(111)である、良好な配向性を有した結晶構造のものとなる。その結果、この第2導電層を有する下地層は、この下地層上に形成される第1電極の配向性をより向上させるものとなる。
このようにすれば、この第1導電層と第2導電層とが同一の材質となり、したがって第2導電層の配向性が、同じ配向性の第1導電層を下地とすることでより良好になる。
このように、第1導電層についても第2導電層と同様にして形成することにより、この第1導電層自体も配向性が良好になり、したがって第2導電層の配向性がより良好になる。
このようにすれば、一連の処理で得られる第1導電層の厚さが、膜質等を考慮して比較的薄くなっても、一連の処理を繰り返すことにより、最終的に得られる第1導電層の厚さが比較的厚くなる。したがって、この第1導電層が平坦化されて得られる平坦化第1導電層についても、所望の膜厚が確保される。
このようなバリア層を形成することで、基板に形成され得るコンタクトプラグ等が酸化されることを防止ないし抑制することが可能となる。
そして、このように表面が窒素によって修飾されているので、この処理面上に自己配向性を有するチタン層が形成されたことにより、このチタン層はより良好な配向を示すものとなり、さらに、このチタン層が窒素雰囲気中で熱処理されて窒化チタン層に変化させられて得られる第2導電層も、良好な配向性を有した結晶構造のものとなっている。その結果、この第2導電層を有する下地層上に形成された第1電極は、その配向性がより向上したものとなっており、さらにこの第1電極を下地とする強誘電体層も、配向性がより向上したものとなっている。
また、チタン層が窒素雰囲気中で熱処理されて窒化チタン層に変化させられた際、チタン層中のチタンが前記中間層中に熱拡散しており、したがって、中間層の抵抗が低下してコンタクトプラグと第1電極(下部電極)との間の抵抗上昇が抑えられ、これにより強誘電体メモリ装置の特性低下が防止されている。
[強誘電体メモリ装置]
図1は、本発明の強誘電体メモリ装置の一実施形態を模式的に示す断面図であり、図1中符号100は強誘電体メモリ装置100である。
この強誘電体メモリ装置100は、半導体基板(以下、基板と記す)10の上方に、強誘電体キャパシタ30と、プラグ(コンタクトプラグ)20と、強誘電体キャパシタ30のスイッチングトランジスタ(以下、トランジスタと記す)18と、を有して構成されたスタック構造のものである。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
また、成膜時に、バリア層44の結晶配向を反映した結晶配向を有する第1電極32をバリア層44の上方に形成するためには、バリア層44の膜厚は50nm〜200nmであるのが好ましい。
なかでも、強誘電体層34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのが好ましい。
次に、このような構成からなる強誘電体メモリ装置100の製造方法を、図2、図3を参照して説明する。なお、図2(a)〜図2(e)および図3(a)〜図3(d)では、説明を簡略化するため、図1の強誘電体メモリ装置100における、層間絶縁膜26およびプラグ20の近傍のみを示している。
このような窒化工程により、層間絶縁膜26上で(001)配向した部分は、(111)配向に変化する一方、プラグ導電層22上では無秩序な配向状態のままとなる。
したがって、このチタン層を窒素雰囲気中でRTA処理し、窒化チタン層に変化させて得られる第2窒化チタン層43は、その面方位が(111)である、良好な配向性を有した結晶構造のものとなる。
その後、所定のパターンのレジスト層を第2電極36上に形成し、このレジスト層をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、図1に示したように下地層40と、下地層40上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36と、を有してなるスタック型の強誘電体キャパシタ30を形成することができ、この強誘電体キャパシタ30を有した強誘電体メモリ装置100を得ることができる。
また、第2窒化チタン層43を形成する工程において、チタン層を窒素雰囲気中でRTA処理して窒化チタン層に変化させた際、チタン層中のチタンを前記高抵抗層45中に熱拡散させて抵抗が低下した中間層42とすることができ、したがって、プラグ20と第1電極32との間の抵抗上昇を抑え、強誘電体メモリ装置100の特性低下を防止することができる。
例えば、前記実施形態では、平坦化第1導電層となる第1窒化チタン層41を、窒化チタン層412を2層積層した後平坦化することで形成したが、リセス23を良好に埋め込むことができ、しかもCMP法による平坦化処理後、所望の膜厚が確保されれば、単一の窒化チタン層412によって形成するようにしてもよい。また、膜厚をより厚くしたい場合などでは、3層以上の窒化チタン層412によって第1窒化チタン層41を形成するようにしてもよい。
また、本発明の平坦化第1導電層としては、自己配向性を有する導電材料であれば、窒化チタンに限定されることなく、TiやTiAlNなどの他の材料を用いることも可能である。
Claims (3)
- 基板の上方に導電性の下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、
前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトプラグを形成する工程と、を含み、
前記下地層の形成工程は、
前記コンタクトプラグを含む層間絶縁膜上に、自己配向性を有する導電材料からなる第1導電層を形成する工程と、
前記第1導電層を化学機械研磨法で平坦化処理し、前記コンタクトプラグを含む層間絶縁膜上を覆った状態の平坦化第1導電層とする工程と、
前記平坦化第1導電層の表面に対してアンモニアプラズマ処理を施す工程と、
前記アンモニアプラズマ処理を施した平坦化第1導電層上にチタン層を形成する工程と、
前記チタン層を窒素雰囲気中で熱処理して窒化チタン層に変化させ、第2導電層とする工程と、
を含み、
前記第1導電層を形成する工程は、前記コンタクトプラグを含む層間絶縁膜表面に対してアンモニアプラズマ処理を施す工程と、前記アンモニアプラズマ処理を施した層間絶縁膜上にチタン層を形成する工程と、前記チタン層を窒素雰囲気中で熱処理することによって窒化チタン層に変化させる工程と、を含むとともに、アンモニアプラズマ処理を施す工程と、チタン層を形成する工程と、チタン層を窒化チタン層に変化させる工程と、からなる処理を複数回繰り返すことにより、窒化チタンからなる第1導電層を形成することを特徴とする強誘電体メモリ装置の製造方法。 - 前記下地層の最上層として、酸素に対するバリア性を示すバリア層を形成する工程を含むことを特徴とする請求項1記載の強誘電体メモリ装置の製造方法。
- 前記バリア層が、Ti (1−x) Al x N y (0<x≦0.3、0<y)で表される化合物よりなることを特徴とする請求項2に記載の強誘電体メモリ装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038246A JP4320679B2 (ja) | 2007-02-19 | 2007-02-19 | 強誘電体メモリ装置の製造方法 |
US12/031,793 US7927889B2 (en) | 2007-02-19 | 2008-02-15 | Method for manufacturing ferroelectric memory device and ferroelectric memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038246A JP4320679B2 (ja) | 2007-02-19 | 2007-02-19 | 強誘電体メモリ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205115A JP2008205115A (ja) | 2008-09-04 |
JP4320679B2 true JP4320679B2 (ja) | 2009-08-26 |
Family
ID=39732935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007038246A Expired - Fee Related JP4320679B2 (ja) | 2007-02-19 | 2007-02-19 | 強誘電体メモリ装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7927889B2 (ja) |
JP (1) | JP4320679B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5568845B2 (ja) * | 2008-07-01 | 2014-08-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US9231206B2 (en) | 2013-09-13 | 2016-01-05 | Micron Technology, Inc. | Methods of forming a ferroelectric memory cell |
US10242989B2 (en) | 2014-05-20 | 2019-03-26 | Micron Technology, Inc. | Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods |
US9460770B1 (en) | 2015-09-01 | 2016-10-04 | Micron Technology, Inc. | Methods of operating ferroelectric memory cells, and related ferroelectric memory cells |
US9892800B2 (en) | 2015-09-30 | 2018-02-13 | Sunrise Memory Corporation | Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates |
US11120884B2 (en) | 2015-09-30 | 2021-09-14 | Sunrise Memory Corporation | Implementing logic function and generating analog signals using NOR memory strings |
US10319426B2 (en) | 2017-05-09 | 2019-06-11 | Micron Technology, Inc. | Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods |
WO2019005167A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | DOUBLE LOWER ELECTRODE FOR MEMORY APPLICATIONS AND METHODS OF FORMING SAME |
WO2022108848A1 (en) | 2020-11-17 | 2022-05-27 | Sunrise Memory Corporation | Methods for reducing disturb errors by refreshing data alongside programming or erase operations |
TW202310429A (zh) * | 2021-07-16 | 2023-03-01 | 美商日升存儲公司 | 薄膜鐵電電晶體的三維記憶體串陣列 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3328357B2 (ja) | 1993-03-26 | 2002-09-24 | 川崎マイクロエレクトロニクス株式会社 | 微細孔の埋め込み方法および半導体装置の製造方法 |
JP5065565B2 (ja) * | 2000-04-20 | 2012-11-07 | 株式会社東芝 | スパッタターゲット |
JP2004134692A (ja) | 2002-10-15 | 2004-04-30 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置およびその製造方法 |
JP2004288696A (ja) | 2003-03-19 | 2004-10-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004363151A (ja) | 2003-06-02 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP4785030B2 (ja) | 2005-01-18 | 2011-10-05 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP4637733B2 (ja) * | 2005-11-30 | 2011-02-23 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
JP4600322B2 (ja) * | 2006-03-14 | 2010-12-15 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
JP2007266023A (ja) | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 半導体装置、及び半導体装置の製造方法 |
JP2007266429A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2007116440A1 (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Limited | 半導体装置の製造方法 |
KR101025189B1 (ko) * | 2006-03-30 | 2011-03-31 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP4124237B2 (ja) * | 2006-04-17 | 2008-07-23 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
JP4164700B2 (ja) * | 2006-05-24 | 2008-10-15 | セイコーエプソン株式会社 | 強誘電体メモリおよびその製造方法 |
JP4882548B2 (ja) * | 2006-06-30 | 2012-02-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP4946214B2 (ja) * | 2006-06-30 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4827653B2 (ja) * | 2006-08-10 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP4983172B2 (ja) * | 2006-09-12 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5140972B2 (ja) * | 2006-09-12 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2008078390A (ja) * | 2006-09-21 | 2008-04-03 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP5205741B2 (ja) * | 2006-11-14 | 2013-06-05 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2008124330A (ja) * | 2006-11-14 | 2008-05-29 | Fujitsu Ltd | 半導体装置の製造方法 |
JP5109341B2 (ja) * | 2006-11-14 | 2012-12-26 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP5092461B2 (ja) * | 2007-03-09 | 2012-12-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5211558B2 (ja) * | 2007-06-18 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-02-19 JP JP2007038246A patent/JP4320679B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-15 US US12/031,793 patent/US7927889B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7927889B2 (en) | 2011-04-19 |
US20080212358A1 (en) | 2008-09-04 |
JP2008205115A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4320679B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
WO2007063573A1 (ja) | 半導体装置とその製造方法 | |
JP4600322B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4124237B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP5010121B2 (ja) | 半導体装置の製造方法 | |
JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4797717B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4605056B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2006310637A (ja) | 半導体装置 | |
JP2009071144A (ja) | 強誘電体メモリの製造方法 | |
JP4928098B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP4802777B2 (ja) | 半導体装置及びその製造方法 | |
JP4671039B2 (ja) | 半導体装置の製造方法 | |
JP4220459B2 (ja) | 半導体装置 | |
JP2008205114A (ja) | 強誘電体メモリ装置の製造方法 | |
JP4613857B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4954614B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4730541B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4828306B2 (ja) | 半導体装置及びその製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4802780B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4816916B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4858685B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP2009302333A (ja) | 強誘電体メモリ装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090520 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |