JP3328357B2

JP3328357B2 - 微細孔の埋め込み方法および半導体装置の製造方法

Info

Publication number: JP3328357B2
Application number: JP06873493A
Authority: JP
Inventors: 塚健志貝; 力博神; 田与洋太
Original assignee: Kawasaki Microelectronics Inc
Current assignee: Kawasaki Microelectronics Inc
Priority date: 1993-03-26
Filing date: 1993-03-26
Publication date: 2002-09-24
Anticipated expiration: 2017-09-24
Also published as: JPH06283605A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、微細孔の埋め込み方
法、半導体装置およびその製造方法に関し、特にＴｉＮ
（１１１）により微細孔を埋め込む微細孔の埋め込み方
法および半導体基板に対するバリア性と配線の高信頼性
とを併せもつバリアメタルを金属配線層に備えた半導体
装置およびその製造方法に関する。

【０００２】

【従来の技術】従来より、半導体基板または下層配線
（以下、代表的に下層配線という）と上層配線とを接続
するために両層間に介在する層間絶縁膜に接続孔（コン
タクトホールまたはビア）を開口し、この接続孔を直接
上層配線材料で埋め込んだり、あるいは導電膜で埋め込
んだ後に上層配線を積層することが行われている。ここ
で配線材料としてはアルミニウム（Ａｌ）がよく用いら
れている。

【０００３】一方、半導体装置の微細化、高集積化が進
むにつれて浅い拡散層において配線材料であるアルミニ
ウムの拡散層へのスパイクや基板シリコンのアルミニウ
ム配線への析出などの問題が生じてきている。そのた
め、電極配線材料としアルミニウム中にあらかじめ１％
程度のシリコンが混入されたアルミニウム合金の使用、
および、アルミニウム合金とシリコン拡散層のコンタク
ト部にアルミニウムとシリコンの相互拡散を防ぐために
拡散バリア層（バリアメタルと呼ぶ）を用いるようにな
っている。これは、接続孔の埋め込み、すなわちプラグ
を形成する際においても同様である。

【０００４】バリアメタルとして現在最も有望な材料と
考えられているのが窒化チタン（チタンナイトライド）
である。チタンナイトライド（ＴｉＮ）は、バリア性に
優れているのみならず比較的低抵抗であること、および
同じチタン化合物であるチタンシリサイドによりシリコ
ン基板との低抵抗コンタクトを容易に実現できるため成
膜に連続性がもてること、さらにコンタクト孔にタング
ステンプラグ（Ｗプラグ）構造を適用する場合タングス
テンとの密着性に優れていること等がその理由である。

【０００５】アルミニウムまたはアルミニウム合金配線
のエレクトロマイグレーション（ＥＭ）耐性には（１１
１）に配向した膜が優れているといわれており、そのた
めの方法として特開平３−２６２１２７号公報には、Ｔ
ｉＮ膜を（１１１）に配向させてその上に（１１１）配
向のＡｌ配線層を形成させる方法が開示されている。

【０００６】今後接続孔のアスペクト比が増大するとＴ
ｉＮの製法がスパッタ法からＣＶＤ法に移行することが
期待される。接続微細孔への成膜ではオーバーハング状
になってしまうスパッタ法では孔の側壁や底部で十分な
膜厚が得にくく、信頼性劣化につながるのに対し、ＣＶ
Ｄ法では成膜条件を最適化することによりアスペクト比
が５以上の微細孔に対してもほぼ１００％のカバレッジ
が達成できることが報告されている（たとえば、ＩＥＤ
Ｍ．９０−ｐｐ．４７〜５０参照）からである。

【０００７】

【発明が解決しようとする課題】ところで、特開平３−
２６２１２７号公報においては、バリア性と高信頼性を
持つバリアメタルである（１１１）配向のＴｉＮ膜は、
Ｔｉをスパッタ法で直接堆積することにより成膜した後
に窒化することにより、あるいは反応性スパッタリング
法によって成膜されており、接続孔を埋めるコンタクト
プラグ形成には不向きであるという問題があった。

【０００８】しかし、ＴｉＮをＣＶＤ法で被覆性良く成
膜できる条件により得られた膜はこれまでの報告では
（２００）配向するものしか報告されていない。すなわ
ち、従来技術では段差上でコンフォーマル形状に（１１
１）を形成する技術がなかった。そのためこの上のＡ１
は（１１１）に配向せず半導体装置の信頼性が低下する
という問題があった。

【０００９】このためＣＶＤ−ＴｉＮでコンタクトホー
ルを埋め込む方法では、（２００）に配向したＴｉＮで
埋め込むこととなり、被覆性は良好なものとなるが、上
層の配線材料であるＡｌの配向性も（２００）となって
しまい、（１１１）に配向しないため配線の信頼性が低
下するという問題があった。一方、ＣＶＤ法によって
（１１１）に配向したＴｉＮを形成し、コンタクトホー
ルを埋め込む場合、コンフォーマル形状に形成できない
ため、配線抵抗の上昇やバリア性の低下を招く等の問題
もあった。

【００１０】また、コンタクトホールを埋め込むため
に、通常Ｗプラグ構造が用いられているが、図５に示す
従来のＷプラグ構造を得るためには、まずシリコン基板
１１上に絶縁膜（例えばＢＰＳＧ膜）１２を積層し、シ
リコン基板１１の拡散層１３等に対応して電極となる部
分に接続孔を開孔し、図４（ｂ）に示す従来のプロセス
に従ってスパッタ法によりＴｉ１６次いでＴｉＮ１４を
堆積する。この後ＲＴＡ処理（急速加熱処理）してＴｉ
１６とシリコン基板１（拡散層１３）とを反応させＴｉ
Ｓｉ₂ （チタンシリサイド）１７を形成させる。次い
で、ＣＶＤ法によりＷ（タングステン）を堆積させて接
続孔を埋め込む。この後、余分なＷをエッチバックして
除去し、Ａｌをスパッタ法により積層し続いてこれをパ
ターニングして上層配線を形成する。こうしてＷプラグ
構造が得られるが、このように、Ｗプラグ構造はその構
造およびその製造工程が複雑な上、コンタクト径がさら
に小さくなるとプラグ形成が困難になり、半導体装置の
信頼性低下を助長することになる。

【００１１】本発明の目的は、上記従来技術の問題点を
解消し、アスペクト比が大きい微細孔であってもコンフ
ォーマルな形状のまま（１１１）に配向したＴｉＮで埋
め込むことができる微細孔の埋め込み方法、および半導
体基板もしくは下層配線と上層配線とを接続するため
に、ＡｌまたはＡｌ合金からなる上層配線の下地として
拡散バリア性と配線の高信頼性を併せ持つバリアメタル
となる被覆性の良い（１１１）配向ＴｉＮ膜によって、
上下配線層間の接続孔を埋め込むことにより、上層配線
の優先結晶配向性を制御して、高信頼の配線の確保と工
程の簡略化を図った半導体装置およびその製造方法を提
供するにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の態様は、微細孔を所定の優先結晶配
向性を有するＴｉＮによって埋め込むに際し、前記微細
孔の内表面に予め、（００２）に配向する条件でＴｉま
たは（１１１）に配向する条件でＴｉＮを表面被覆率５
０％以上、平均膜厚１００Å以下に被覆し、続いて、前
記微細孔内にチタン化合物を含む系によるＣＶＤ法によ
ってコンフォーマルな形状に成膜する条件下でＴｉＮを
堆積させ、前記微細孔を（１１１）に配向したＴｉＮで
埋め込むことを特徴とする微細孔の埋め込み方法を提供
するものである。

【００１３】また、本発明の第２の態様は、半導体基板
の導電性領域または下層配線と上層ＡｌまたはＡｌ合金
配線とを接続する接続孔の内表面の少なくとも前記導電
性領域または下層配線領域に予め被覆された表面被覆率
５０％以上、平均膜厚１００Å以下の（００２）に配向
する条件で形成されたＴｉまたは（１１１）に配向する
条件で形成されたＴｉＮと、前記接続孔内を埋めるため
のコンフォーマルな形状のまま（１１１）に配向したＴ
ｉＮとを有し、このコンフォーマルな形状の（１１１）
配向ＴｉＮ上に前記上層ＡｌまたはＡｌ合金配線が形成
されていることを特徴とする半導体装置を提供するもの
である。

【００１４】また、本発明の第３の態様は、半導体基板
の導電性領域または下層配線と上層ＡｌまたはＡｌ合金
配線とを接続する接続孔を所定の優先結晶配向性を有す
るＴｉＮによって埋め込むに際し、前記接続孔の内表面
の少なくとも導電性領域または下層配線領域に予め、
（００２）に配向する条件でＴｉまたは（１１１）に配
向する条件でＴｉＮを表面被覆率５０％以上、平均膜厚
１００Å以下に被覆し、次いで、前記接続孔内にチタン
化合物を含む系によるＣＶＤ法によってコンフォーマル
な形状に成膜する条件下でＴｉＮを埋め込み、続いて、
前記上層ＡｌまたはＡｌ合金配線を形成することを特徴
とする半導体装置の製造方法を提供するものである。ま
た、上記半導体装置の製造方法において、上層Ａｌまた
はＡｌ合金配線を形成する前にＲＴＡ工程およびエッチ
バック工程のいずれか、あるいはその両方を行ってもよ
い。

【００１５】

【発明の作用】本発明の第１の態様の微細孔の埋め込み
方法においては、まず、得られる膜の形状は問わない
が、予め、（００２）に配向する条件でＴｉまたは（１
１１）に配向する条件でＴｉＮを僅かに、具体的には表
面被覆率５０％以上、平均膜厚１００Å以下に付ける工
程を行っておくので、それに続いてチタン化合物を含む
系によるＣＶＤ法でコンフォーマルな形状に成膜できる
条件によりＴｉＮを堆積した場合、コンフォーマルな形
状のまま（１１１）配向したＴｉＮを得ることができ
る。このため本態様においては、コンフォーマルな（１
１１）配向ＴｉＮによりコンタクトホールなどの微細孔
を埋め込むことが可能になる。

【００１６】本発明の第３の態様の半導体装置の製造方
法においては、上記第１の態様における微細孔として半
導体基板と上層配線間または多層金属配線間の接続孔を
適用するもので、接続孔を有する基板または下層配線上
で上記各工程を行って、接続孔をＴｉＮで埋め込んだ
後、必要に応じてＲＴＡ（急速加熱処理）工程やエッチ
バック工程のどちらかあるいは両方を行った後、ＴｉＮ
上にＡ１またはＡｌ合金膜を堆積し、これをパターニン
グして上層配線を形成する。

【００１７】本発明の第２の態様の半導体装置は、Ｔｉ
Ｎ（１１１）をバリアメタルに採用し、これにより接続
孔を完全に埋め込み、その上にＡ１（合金）が積層され
ている構造を有しているが、接続孔を埋め込んでいるＴ
ｉＮ（１１１）は、下地としてＴｉまたはＴｉＮ（１１
１）が僅かに付けられた状態でコンフォーマルな形状に
成膜する条件で成膜されたものであるので、（１１１）
配向であるにもかかわらず、コンフォーマルな形状を有
している。このため、このＴｉＮ（１１１）の上に積層
されるＡｌまたはＡｌ合金も（１１１）に配向すること
から、配線の高信頼性を確保でき、半導体装置の信頼性
を向上できる。また、上記本発明の第３の態様によれ
ば、このような配線に高信頼性をもつ半導体装置を簡単
な工程で製造することができる。

【００１８】

【実施例】本発明に係る微細孔の埋め込み方法、半導体
装置およびその製造方法を添付の図面に示す好適実施例
に基づいて詳細に説明する。

【００１９】図１（ａ）〜（ｃ）に本発明の第１の態様
の微細孔埋め込み方法の一実施例の工程図を示す。本実
施例においては、微細孔として、半導体基板上に積層さ
れた層間絶縁膜に開口された接続孔（コンタクト孔）を
代表例に挙げて以下に説明するが、本発明はこれに限定
されないことはいうまでもない。まず、図１（ａ）に示
すように拡散層３等を有するシリコン基板１上に絶縁膜
２（たとえばＢＰＳＧ膜）を堆積し、電極となる部分に
コンタクト孔４を開孔する。次に、図１（ｂ）に示すよ
うにスパッタ法によりＴｉを絶縁膜２上で、例えば５０
Å堆積した後、窒化（ＲＴＮ）することでＴｉＮ５を得
る。このときＴｉの成膜条件は（００２）配向の膜が得
られる条件にする。こうするとＲＴＮにより得られるＴ
ｉＮは強い（１１１）配向を示すことが知られている。
なお、最初に付けるＴｉ（当然窒化後のＴｉＮも）は実
際には膜厚５０Åの連続膜になるのではなく、所々に核
となって堆積していると考えられる（図１（ｂ）参
照）。

【００２０】続いてこの上にＴｉＣｌ₄（四塩化チタ
ン）とＮＨ₃（アンモニア）とＨ₂（水素）の系を用い
た減圧ＣＶＤ法により、図１（ｃ）に示すようにコンタ
クト孔が完全に埋め込まれるまでＴｉＮ６を堆積する。
図１（ｃ）では最初に付けたＴｉＮは省略されている。
ここで、ＣＶＤ−ＴｉＮの成膜条件の１例を以下に記
す。ＣＶＤ−ＴｉＮ成膜条件基板温度６５０°ＣＴｉＣ１₄流量２ｓｃｃｍＮＨ₂流量４０ｓｃｃｍＨ₂流量１０ｓｃｃｍ全圧０．１Ｔｏｒｒ

【００２１】この時得られるＴｉＮは段差上でもコンフ
ォーマルに成膜できる（表面反応律速）条件であるこ
と、通常では、例えば、シリコン基板１上または酸化シ
リコン上に成膜した場合には（２００）配向を示すこ
と、電気抵抗率等の評価により膜質の良いことは確認済
みである。以上のようにして得られたＴｉＮ６は断面を
ＳＥＭで観察することによりコンタクト孔に”す”を作
ることなく埋め込まれていることを確認することができ
た。

【００２２】図２には上記のようにして作製したＴｉＮ
膜６のＸ線回折パターン図を示す。コンフォーマル条件
のＣＶＤ成膜のみでは（２００）配向するはずのＴｉＮ
膜６が、（１１１）配向していることがわかる。これ
は、段差上での膜の形状はガスの条件（流量あるいは分
圧の比）と成膜温度に大きく依存するのに対し、配向性
はこれらの他に下地の原子配列にも大きく関わっている
ことを意味している。すなわち、予めＴｉＮ（１１１）
５を僅かに付けておくことにより、その後付けるＴｉＮ
膜６もその配向に引きづられて（１１１）成長している
と考えられる。

【００２３】以上の結果から、もし最初に付けるスパッ
タＴｉを厚くし過ぎるとコンタクト孔４にオーバーハン
グ状に成膜されるため、ＴｉＮ６をＣＶＤで埋め込んだ
際にコンタクト孔４内に”す”を残してしまうと考えら
れるが、表面被覆率５０％以上で、１００Å以下では、
例えば５０Å程度では形状に影響を及ぼさず、しかも配
向性を制御するのに十分な堆積量であることを示してい
る。上の例ではスパッタＴｉは不連続膜になっている
が、形状やコンタクト特性に影響を及ぼさないのであれ
ば、連続膜であっても差し支えない。

【００２４】本発明において、予め始めに（００２）配
向する条件で形成するＴｉ膜や（１１１）配向する条件
で形成するＴｉＮ膜の被覆量を平均膜厚で１００Å以下
に限定する理由は、微細孔の径やアスペクト比などの形
状特性によって、形状的な制限を受けるからである。こ
のＴｉ膜やＴｉＮ膜の被覆量の下限値は、表面被覆率で
５０％以上である。ここで、その表面被覆率が５０％未
満であると、この上に形成されるＴｉＮ膜の配向を制限
するのに少な過ぎて制御しきれないからである。

【００２５】次に、図３に、本発明の第２の態様の半導
体装置の一実施例の断面模式図を示す。図３に示す半導
体装置は、図１（ａ）〜（ｃ）に示すようにして作製さ
れたコンタクト部の構造において、シリコン基板１上に
設けられたコンタクト孔４に埋め込まれた（１１１）配
向ＴｉＮ６（図１（ｃ）参照）の上に上層配線となるＡ
ｌまたはＡｌ合金膜７を有するもので、図１（ｃ）に示
すＴｉＮ６の堆積工程の後、所定厚さだけエッチバック
した後にＡｌ合金、例えばＡｌ−Ｃｕ（Ａｌ−０．５％
Ｃｕなど）７を例えばスパッタ法により堆積し、パター
ニングして上層配線とすることにより得ることができ
る。

【００２６】すなわち、本発明の第３の態様の半導体装
置の製造方法は、図３に示す配線構造を有する半導体装
置を図１（ａ）〜（ｃ）に示すように、上述した第１の
態様の微細孔の埋め込み方法に従って、シリコン基板１
上のコンタクト孔４にＣＶＤ法によって（１１１）配向
ＴｉＮ６を埋め込んだ後、所定の厚さだけエッチバック
し、続いてスパッタ法によりＡｌ合金７を堆積すること
で得るものである（図４（ａ）参照）。

【００２７】次に上記方法を利用して図３に示すような
配線構造の半導体装置を作製し、その信頼性を評価し、
図５に示す従来のＷプラグ構造（製造プロセスは図４
（ｂ）参照。ＴｉＮはスパッタ法により形成）の配線構
造の半導体装置線と比較した。Ａ１−Ｃｕ７および１５
はどちらもスパッタ法により形成した。

【００２８】両者のＴｉＮ５および１４のバリア性に関
しては熱処理前後の接合リーク電流測定により評価した
が、本発明の半導体装置の配線構造は、従来のタングス
テンプラグを採用した配線構造と比較して同等の結果が
得られた。このことは、バリアメタルとしてどちらもＴ
ｉＮを用いている以上、妥当な結果といえる。今後、コ
ンタクト孔がさらに小さくなったときには、従来法では
コンタクト孔底部への堆積が難しくなるのに対し、本発
明の配線構造ではコンタクト孔内の全てがＴｉＮ６であ
るため拡散層上部のＴｉＮ膜厚が十分にあり、本発明の
構造の方が有利である。

【００２９】配線の信頼性は耐ＥＭで評価したが、こち
らも有意な差はなかった。このことは、Ａ１（１１１）
の配向強度はＴｉＮ（１１１）の配向強度に依存する
が、ＣＶＤ−ＴｉＮの（１１１）配向強度がスパッタＴ
ｉＮの（１１１）配向強度に匹敵することに他ならな
い。むしろ、バリア性の場合と同様さらに高アスペクト
比を持つコンタクト孔に適用する場合、従来構造ではコ
ンタクト孔内に複数の材料が入る（図５参照）ためにＷ
の埋め込みが厳しくなり、コンタクト部での信頼性低下
が問題になるのに対し、本発明の構造ではコンタクト孔
内はＴｉＮ単独のため従来構造より埋め込みが容易であ
り、さらにアスペクト比が高い場合、本発明の方が信頼
性が高い。

【００３０】図４（ａ）および（ｂ）はそれぞれコンタ
クト孔を有する半導体基板上に本発明の配線構造を得る
場合と従来のＷプラグ構造を得る場合のプロセスフロー
を記したものである。図４（ａ）および（ｂ）より本発
明のプロセスの方が工程数が少なく、工程の簡略化がな
されていることがわかる。特に本発明においては、コン
タクト孔が小さくなるにつれて絶縁膜上に堆積されるＴ
ｉＮ膜厚が薄くてすむため、ＴｉＮ膜が薄い場合にはエ
ッチバックプロセスは不要になる。結果として、工程時
間の短縮も見込める。必要となる成膜用チャンバー数
は、共にスパッタチャンバー２台およびＣＶＤチャンバ
ー１台なため、例えばこれまでのＷ−ＣＶＤ用チャンバ
ーをＴｉＮ用に改造するのみで済む。

【００３１】以上から明らかなように本発明の微細孔の
埋め込み方法、半導体装置およびその製造方法を用いる
ことにより、信頼性は従来と同等あるいはそれ以上のも
のが得られ、工程は従来より簡略化されることにより工
業上のメリットがあることがわかる。

【００３２】なお、上記実施例ではＣＶＤ成膜前に僅か
に付けておくＴｉＮ（１１１）をスパッタＴｉをＲＴＮ
処理することにより得ているが、反応性スパッタ法によ
り形成しても良いことはいうまでもない。また、ＣＶＤ
法でも成膜条件を変えることでＴｉＮ（１１１）が得ら
れる（ただしノンコフォーマル）ので、（１１１）配向
の膜が得られる条件で僅かにＣＶＤ成膜を行い、その後
微細孔またはコンタクト孔を埋め込める条件で成膜して
も同様の効果が得られる。ただし、上記実施例のような
スパッタＴｉをＲＴＮ処理する手法が最もコンタクト抵
抗が下がるので、ＲＴＮにより得られるＴｉＮを用いる
のが最も望ましい。また、ＣＶＤ−ＴｉＮの成膜前に付
けるＴｉＮ（１１１）の代りに、Ｔｉ、特に（００２）
配向する条件で形成されたＴｉを用いてもよい。この場
合には、例えば、スパッタ法により付着させたＴｉをＲ
ＴＮすることなく、直接ＣＶＤ−ＴｉＮ成膜を行ってよ
い。

【００３３】上記実施例では、（１１１）配向ＴｉＮ６
を堆積するためのＣＶＤの原料系は、ＴｉＣｌ₄／ＮＨ
₃／Ｈ₂系であるが、チタン化合物を含む系であれば、
特に制限的ではなく、例えば、ＴｉＢｒ₄、ＴｉＩ₄な
どのハロゲン化チタンを用いるものやテトラジチルアミ
ノチタン等の有機化合物なども用いることができる。ま
た、ＮＨ₃ の代りにＮ₂ やＮ₂ Ｈ₄ （ヒドラジン）を用
いてもよい。またＣＶＤのＴｉＮ成膜条件も、上記実施
例に限定されず、半導体基板上に直接成膜した時に膜質
の良好なＴｉＮを成膜する条件であればよく、例えばＴ
ｉＣｌ₄／ＮＨ ₃／Ｈ₂系で、基板温度を６５０〜７５
０℃、ＴｉＣｌ₄とＮＨ₃の分圧比を１：１〜１：２
５、ＮＨ₃ とＨ₂の分圧比を１：０〜１：１、全圧を１
０ｍＴｏｒｒ〜１０Ｔｏｒｒとすることができる。

【００３４】また、ＣＶＤ−ＴｉＮ膜６の膜厚およびＡ
ｌ系合金膜７の膜厚も、特に制限時ではなく、必要に応
じて適宜選択すればよい。

【００３５】上記実施例において、Ａｌ系合金膜を形成
する前に必要に応じてＲＴＡ（急速加熱処理：Rapid Th
ermal Anneal）またはエッチバックもしくはその両方を
行うのは、ＲＴＡによりＣＶＤ−ＴｉＮ膜の抵抗の低減
やＳｉとのコンタクト抵抗の低減が期待されるからであ
る。エッチバックは上記実施例のように、ホール（微細
孔または接続孔）を埋込んだ時ホール径が大きければ、
絶縁膜上のＴｉＮの膜厚が厚過ぎて配線抵抗が上がるた
め、エッチバックして最小限にする必要性が生じること
もあるからである。

【００３６】

【発明の効果】以上詳述したように、本発明の第１の態
様の微細孔の埋め込み方法によれば、ＣＶＤ法によって
微細孔に（１１１）配向ＴｉＮをコンフォーマルな形状
のまま容易に埋め込むことができる。

【００３７】また、本発明の第２の態様の半導体装置に
よれば、上層のＡｌまたはＡｌ合金配線と半導体基板ま
たは下層配線との間の接続孔に高い拡散バリア性と配線
の高信頼性を併せ持つバリアメタルとして（１１１）配
向ＴｉＮ膜がコンフォーマルな形状のまま埋め込まれて
いるので、多層金属配線層のエレクトロマイグレーショ
ン耐性が高く、配線の高信頼性、微細化を達成すること
ができる。

【００３８】また、本発明の半導体装置の製造方法によ
れば、上層配線のＡｌまたはＡｌ合金配線の下地のバリ
アメタルとして（１１１）に配向したＴｉＮをコンフォ
ーマルな形状のままＣＶＤ法によって容易に配線間の接
続孔に埋め込むことができ、上記効果を有する半導体装
置を簡単な工程で容易に製造することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は、本発明の微細孔の埋め込み
方法の一実施例を示す工程図である。

【図２】本発明の微細孔の埋め込み方法によって得られ
た微細孔埋込構造の一実施例の各結晶相のＸ線回折強度
を示すグラフである。

【図３】本発明の半導体装置の一実施例の断面模式図で
ある。

【図４】（ａ）および（ｂ）は、それぞれ本発明および
従来構造の半導体装置の製造プロセスの一例を各々示す
フローチャートである。

【図５】従来の半導体装置の断面模式図である。

【符号の説明】

１，１１シリコン基板２，１２絶縁膜３，１３拡散層４コンタクト孔５，１４ＴｉＮ６ＣＶＤ−ＴｉＮ７，１５Ａｌ−Ｃｕ１６Ｔｉ１７ＴｉＳｉ₂ １８Ｗ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平３−262127（ＪＰ，Ａ) 特開平５−190493（ＪＰ，Ａ) 特開平５−94969（ＪＰ，Ａ) 欧州特許出願公開525637（ＥＰ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768

Claims

(57)【特許請求の範囲】

【請求項１】微細孔を所定の優先結晶配向性を有するＴ
ｉＮによって埋め込むに際し、前記微細孔の内表面に予
め、（００２）に配向する条件でＴｉまたは（１１１）
に配向する条件でＴｉＮを表面被覆率５０％以上、平均
膜厚１００Å以下に被覆し、続いて、前記微細孔内にチタン化合物を含む系によるＣ
ＶＤ法によって表面反応律速条件下でＴｉＮを堆積さ
せ、前記微細孔を（１１１）に配向したＴｉＮで埋め込
むことを特徴とする微細孔の埋め込み方法。
【請求項２】微細孔を所定の優先結晶配向性を有するＴ
ｉＮによって埋め込むに際し、前記微細孔の内表面に予
め、（００２）に配向する条件でＴｉまたは（１１１）
に配向する条件でＴｉＮを表面被覆率５０％以上、平均
膜厚１００Å以下に被覆し、続いて、前記微細孔内にチ
タン化合物を含む系によるＣＶＤ法によって、シリコン
基板上または酸化シリコン上に成膜した場合には（２０
０）配向を示す条件下でＴｉＮを堆積させ、前記微細孔
を（１１１）に配向したＴｉＮで埋め込むことを特徴と
する微細孔の埋め込み方法。
【請求項３】半導体基板の導電性領域または下層配線と
上層ＡｌまたはＡｌ合金配線とを接続する接続孔を所定
の優先結晶配向性を有するＴｉＮによって埋め込むに際
し、前記接続孔の内表面の少なくとも導電性領域または下層
配線領域に予め、（００２）に配向する条件でＴｉまた
は（１１１）に配向する条件でＴｉＮを表面被覆率５０
％以上、平均膜厚１００Å以下に被覆し、次いで、前記接続孔内にチタン化合物を含む系によるＣ
ＶＤ法によって表面反応律速条件下で（１１１）に配向
したＴｉＮを埋め込み、続いて、前記上層ＡｌまたはＡｌ合金配線を形成するこ
とを特徴とする半導体装置の製造方法。
【請求項４】半導体基板の導電性領域または下層配線と
上層ＡｌまたはＡｌ合金配線とを接続する接続孔を所定
の優先結晶配向性を有するＴｉＮによって埋め込むに際
し、前記接続孔の内表面の少なくとも導電性領域または下層
配線領域に予め、（００２）に配向する条件でＴｉまた
は（１１１）に配向する条件でＴｉＮを表面被覆率５０
％以上、平均膜厚１００Å以下に被覆し、次いで、前記接続孔内にチタン化合物を含む系によるＣ
ＶＤ法によって、シリコン基板上または酸化シリコン上
に成膜した場合には（２００）配向を示す条件下で（１
１１）に配向したＴｉＮを埋め込み、続いて、前記上層ＡｌまたはＡｌ合金配線を形成するこ
とを特徴とする半導体装置の製造方法。
【請求項５】請求項３または４に記載の半導体装置の製
造方法であって、上層ＡｌまたはＡｌ合金配線を形成す
る前にＲＴＡ工程およびエッチバック工程のいずれか、
あるいはその両方を行うことを特徴とする半導体装置の
製造方法。