JP2904165B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2904165B2 JP2904165B2 JP33390996A JP33390996A JP2904165B2 JP 2904165 B2 JP2904165 B2 JP 2904165B2 JP 33390996 A JP33390996 A JP 33390996A JP 33390996 A JP33390996 A JP 33390996A JP 2904165 B2 JP2904165 B2 JP 2904165B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- tin film
- annealing
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、ＴｉＮ膜の成膜処理方法に関するものであ
る。
法に係わり、ＴｉＮ膜の成膜処理方法に関するものであ
る。
【０００２】
【従来の技術】デバイスの微細化、高集積化にともな
い、コンタクトサイズは縮小化が進むが、層間膜厚はシ
リコン基板上に形成される容量部の構造の複雑化やＣＭ
Ｐ等による層間膜平坦化により、逆に増加する傾向にあ
る。
い、コンタクトサイズは縮小化が進むが、層間膜厚はシ
リコン基板上に形成される容量部の構造の複雑化やＣＭ
Ｐ等による層間膜平坦化により、逆に増加する傾向にあ
る。
【０００３】このためコンタクトサイズとコンタクト深
さの比を表わすアスペクト比は、例えば４ＭＤＲＡＭで
は約２程度であるが、２５６ＭＤＲＡＭになると、その
比は４以上になる。
さの比を表わすアスペクト比は、例えば４ＭＤＲＡＭで
は約２程度であるが、２５６ＭＤＲＡＭになると、その
比は４以上になる。
【０００４】このようにアスペクト比が増加すると、そ
れに対応したステップカバレッジの良いコンタクトの埋
め込み技術が必要になってくる。この問題を解決する方
法としては、ステップカバレッジの優れたＣＶＤ法によ
りＷを全面成膜し、コンタクトを埋め込む方法が広く使
われている。
れに対応したステップカバレッジの良いコンタクトの埋
め込み技術が必要になってくる。この問題を解決する方
法としては、ステップカバレッジの優れたＣＶＤ法によ
りＷを全面成膜し、コンタクトを埋め込む方法が広く使
われている。
【０００５】また、Ｗ−ＣＶＤにかわる方法として、Ｗ
よりも比抵抗の低い金属材料してＡｌ−ＣＶＤやＣｕ−
ＣＶＤによるコンタクト埋め込み方法も近年検討されて
いる。前述のＷやＣｕ、Ａｌの全面成長によるコンタク
ト埋め込みをおこなう場合、通常は下地にシリコン酸化
膜との密着性改善やシリコン基板との相互拡散を防ぐた
めのバリヤ層が必要とされている。
よりも比抵抗の低い金属材料してＡｌ−ＣＶＤやＣｕ−
ＣＶＤによるコンタクト埋め込み方法も近年検討されて
いる。前述のＷやＣｕ、Ａｌの全面成長によるコンタク
ト埋め込みをおこなう場合、通常は下地にシリコン酸化
膜との密着性改善やシリコン基板との相互拡散を防ぐた
めのバリヤ層が必要とされている。
【０００６】例えば、Ｗによりコンタクト孔を埋め込む
場合、図３に示すように、コンタクト抵抗を低減するた
めのＴｉシリサイド層と、絶縁膜層との密着性向上、Ｃ
ＶＤの原料ガスである六弗化タングステンと下地のシリ
コン基板との反応により生じる接合破壊防止のためのバ
リヤ層としてＴｉＮ膜が必要となる。
場合、図３に示すように、コンタクト抵抗を低減するた
めのＴｉシリサイド層と、絶縁膜層との密着性向上、Ｃ
ＶＤの原料ガスである六弗化タングステンと下地のシリ
コン基板との反応により生じる接合破壊防止のためのバ
リヤ層としてＴｉＮ膜が必要となる。
【０００７】すなわち図３において、シリコン基板１上
の絶縁膜層２にコンタクト孔３が形成され、コンタクト
孔３に露出するシリコン基板の部分にＴｉ膜４との反応
によりＴｉシリサイド７が形成され、Ｔｉ膜４上にスパ
ッタによりＴｉＮ膜５が形成され、その上にコンタクト
孔を充填するようにＷ層６が形成されている。
の絶縁膜層２にコンタクト孔３が形成され、コンタクト
孔３に露出するシリコン基板の部分にＴｉ膜４との反応
によりＴｉシリサイド７が形成され、Ｔｉ膜４上にスパ
ッタによりＴｉＮ膜５が形成され、その上にコンタクト
孔を充填するようにＷ層６が形成されている。
【０００８】ここでＴｉＮの成膜方法としては、反応性
スパッタリング法が広く使われている。しかし、スパッ
タリング法はステップカバレッジが悪く、前述のアスペ
クト比が４以上あるようなコンタクトに適用しようとす
ると、１０％以下のステップカバレッジしかない。この
ため、コンタクト底部で六弗化タングステンとシリコン
基板の反応を防ぐためにＴｉＮ膜の必要膜厚が１０ｎｍ
とした場合、ステップカバレッジが１０％とすると層間
絶縁膜上で１０倍の膜厚１００ｎｍを、ステップカバレ
ッジが５％とすると２０倍の膜厚２００ｎｍを絶縁膜層
上に成膜する必要が生じてくる。
スパッタリング法が広く使われている。しかし、スパッ
タリング法はステップカバレッジが悪く、前述のアスペ
クト比が４以上あるようなコンタクトに適用しようとす
ると、１０％以下のステップカバレッジしかない。この
ため、コンタクト底部で六弗化タングステンとシリコン
基板の反応を防ぐためにＴｉＮ膜の必要膜厚が１０ｎｍ
とした場合、ステップカバレッジが１０％とすると層間
絶縁膜上で１０倍の膜厚１００ｎｍを、ステップカバレ
ッジが５％とすると２０倍の膜厚２００ｎｍを絶縁膜層
上に成膜する必要が生じてくる。
【０００９】このように厚いＴｉＮ膜を成膜すると、コ
ンタクト上部でオーバーハングと呼ばれる現象が生じ、
コンタクト開口部にＴｉＮ膜の“ひさし”ができる。こ
の状態でＣＶＤ−Ｗを成膜すると、コンタクト孔を完全
に埋め込む前にコンタクト開口部がふさがってしまい、
コンタクト孔の内部に空洞ができるため、その後のＣＭ
Ｐやエッチバックの際に、コンタクトプラグにホールが
でき、導通不良の原因となってくる。また、このように
厚いＴｉＮ膜を成膜すると、Ｗエッチバック後、ＴｉＮ
膜を残してＡｌ配線形成時の下地膜に使用すると、Ｔｉ
Ｎ膜を含めた配線の膜厚が増加するため配線のエッチン
グが困難となり、また、その後の層間膜平坦化の大きな
障害となる。このように、コンタクトサイズの微細化と
高アスペクト比が進むと、ステップカバレッジの悪いス
パッタリング法では対応できなくなってくる。
ンタクト上部でオーバーハングと呼ばれる現象が生じ、
コンタクト開口部にＴｉＮ膜の“ひさし”ができる。こ
の状態でＣＶＤ−Ｗを成膜すると、コンタクト孔を完全
に埋め込む前にコンタクト開口部がふさがってしまい、
コンタクト孔の内部に空洞ができるため、その後のＣＭ
Ｐやエッチバックの際に、コンタクトプラグにホールが
でき、導通不良の原因となってくる。また、このように
厚いＴｉＮ膜を成膜すると、Ｗエッチバック後、ＴｉＮ
膜を残してＡｌ配線形成時の下地膜に使用すると、Ｔｉ
Ｎ膜を含めた配線の膜厚が増加するため配線のエッチン
グが困難となり、また、その後の層間膜平坦化の大きな
障害となる。このように、コンタクトサイズの微細化と
高アスペクト比が進むと、ステップカバレッジの悪いス
パッタリング法では対応できなくなってくる。
【００１０】近年ではこの問題を解決するためのスパッ
タ方法として、スパッタターゲットとシリコン基板間に
蜂の巣状に穴の開いたコリメータ板と呼ばれるものを挿
入しスパッタ粒子のシリコン基板への入射角度を制限
し、スパッタ粒子の指向性を増すことでコンタクトのボ
トムカバレッジを向上させたコリメートスパッタ法や、
スパッタターゲットとシリコン基板間の距離を通常のス
パッタ装置よりも長くし、さらに低圧でスパッタするこ
とで、コリメートスパッタと同様にスパッタ粒子のシリ
コン基板への入射角度を制御したロングスローススパッ
タ法が検討されている。
タ方法として、スパッタターゲットとシリコン基板間に
蜂の巣状に穴の開いたコリメータ板と呼ばれるものを挿
入しスパッタ粒子のシリコン基板への入射角度を制限
し、スパッタ粒子の指向性を増すことでコンタクトのボ
トムカバレッジを向上させたコリメートスパッタ法や、
スパッタターゲットとシリコン基板間の距離を通常のス
パッタ装置よりも長くし、さらに低圧でスパッタするこ
とで、コリメートスパッタと同様にスパッタ粒子のシリ
コン基板への入射角度を制御したロングスローススパッ
タ法が検討されている。
【００１１】しかし、これらの方法はスパッタ粒子の指
向性が良くなるためコンタクト底部でのカバレッジは向
上するが、コンタクト側壁部やコンタクト底部の角の部
分などのカバレッジが悪くなる。このため、全面に一様
に成膜することが求められるバリヤ膜の成膜方法として
は適していない。
向性が良くなるためコンタクト底部でのカバレッジは向
上するが、コンタクト側壁部やコンタクト底部の角の部
分などのカバレッジが悪くなる。このため、全面に一様
に成膜することが求められるバリヤ膜の成膜方法として
は適していない。
【００１２】そこで、これらスパッタリングにかわるＴ
ｉＮ成膜方法として、コンタクト底部とコンタクト側壁
ともにステップカバレッジの良いＣＶＤ法によるＴｉＮ
成膜が検討されている。
ｉＮ成膜方法として、コンタクト底部とコンタクト側壁
ともにステップカバレッジの良いＣＶＤ法によるＴｉＮ
成膜が検討されている。
【００１３】
【発明が解決しようとする課題】代表的なＣＶＤによる
ＴｉＮ成膜方法としては、ＴｉＣｌ4 とＮＨ3 を用いた
ＬＰＣＶＤ法が広く検討されている。この方法で成膜し
たＴｉＮ膜はアスペクト比５以上のコンタクトにおいて
も１００％に近いカバレッジを得ることが可能である。
しかし、この方法で成膜したＴｉＮ膜は、膜中残留Ｃｌ
（塩素）濃度と残留Ｃｌ（塩素）の影響による比抵抗の
増加を抑えるために、一般的には６５０℃以上の成膜温
度が必要とされている。しかし、このように高い成膜温
度でＴｉＮ膜を成膜すると熱応力により、Ｓｉ基板にそ
りが生じ、ＴｉＮ膜にクラック（ひび割れ）が入った
り、膜剥がれがおこることが問題となっている。
ＴｉＮ成膜方法としては、ＴｉＣｌ4 とＮＨ3 を用いた
ＬＰＣＶＤ法が広く検討されている。この方法で成膜し
たＴｉＮ膜はアスペクト比５以上のコンタクトにおいて
も１００％に近いカバレッジを得ることが可能である。
しかし、この方法で成膜したＴｉＮ膜は、膜中残留Ｃｌ
（塩素）濃度と残留Ｃｌ（塩素）の影響による比抵抗の
増加を抑えるために、一般的には６５０℃以上の成膜温
度が必要とされている。しかし、このように高い成膜温
度でＴｉＮ膜を成膜すると熱応力により、Ｓｉ基板にそ
りが生じ、ＴｉＮ膜にクラック（ひび割れ）が入った
り、膜剥がれがおこることが問題となっている。
【００１４】さらに、膜中残留Ｃｌ（塩素）を低減する
方法として、ＴｉＮ成膜後にＮＨ3雰囲気中でアニール
をおこないＣｌ（塩素）を脱離する方法がある。例えば
６５０℃でアニールをおこなうと、ＴｉＮ膜中の残留Ｃ
ｌ（塩素）は５ａｔｍｓ．％から３ａｔｍｓ．％以下に
低減されるが、ストレスは１．２×１０10ｄｙｎｅ／ｃ
ｍ2 （ｔｅｎｓｉｌｅ）から２．１×１０10ｄｙｎｅ／
ｃｍ2 （ｔｅｎｓｉｌｅ）まで増加するため、さらに問
題は深刻となる。
方法として、ＴｉＮ成膜後にＮＨ3雰囲気中でアニール
をおこないＣｌ（塩素）を脱離する方法がある。例えば
６５０℃でアニールをおこなうと、ＴｉＮ膜中の残留Ｃ
ｌ（塩素）は５ａｔｍｓ．％から３ａｔｍｓ．％以下に
低減されるが、ストレスは１．２×１０10ｄｙｎｅ／ｃ
ｍ2 （ｔｅｎｓｉｌｅ）から２．１×１０10ｄｙｎｅ／
ｃｍ2 （ｔｅｎｓｉｌｅ）まで増加するため、さらに問
題は深刻となる。
【００１５】前述の問題点を解決するためには、より低
温でストレスを低くして、膜中残留Ｃｌ（塩素）濃度の
少ないＴｉＮ成膜をおこなう必要がある。ＴｉＮ膜を成
膜する方法としては、幾つかのプラズマ源を用いたプラ
ズマＣＶＤ法が検討されている。その１つとして平行平
板型のプラズマ源を用いたＣＶＤ法がある。この場合、
成膜温度４００℃で低Ｃｌ（塩素）濃度のＴｉＮ成膜は
可能であるが、ステップカバレッジがスパッタ同様に悪
く、アスペクト比４以上のコンタクトには対応できな
い。また、別のプラズマ源としてはＥＣＲプラズマを用
いたＣＶＤ法がある。この場合も、成膜温度４００℃で
も低Ｃｌ濃度のＴｉＮ成膜は可能であるが、ＥＣＲプラ
ズマの指向性の影響で、プラズマの入射方向に依存し
て、コンタクト底部や側壁部で膜厚が不均一になった
り、ウェハー面内でカバレッジにばらつきがでるなどの
問題がある。そこで、これらに変わり、膜中の残留Ｃｌ
（塩素）濃度が少なく、低抵抗、低ストレスなＴｉＮ成
膜方法が必要になってくる。
温でストレスを低くして、膜中残留Ｃｌ（塩素）濃度の
少ないＴｉＮ成膜をおこなう必要がある。ＴｉＮ膜を成
膜する方法としては、幾つかのプラズマ源を用いたプラ
ズマＣＶＤ法が検討されている。その１つとして平行平
板型のプラズマ源を用いたＣＶＤ法がある。この場合、
成膜温度４００℃で低Ｃｌ（塩素）濃度のＴｉＮ成膜は
可能であるが、ステップカバレッジがスパッタ同様に悪
く、アスペクト比４以上のコンタクトには対応できな
い。また、別のプラズマ源としてはＥＣＲプラズマを用
いたＣＶＤ法がある。この場合も、成膜温度４００℃で
も低Ｃｌ濃度のＴｉＮ成膜は可能であるが、ＥＣＲプラ
ズマの指向性の影響で、プラズマの入射方向に依存し
て、コンタクト底部や側壁部で膜厚が不均一になった
り、ウェハー面内でカバレッジにばらつきがでるなどの
問題がある。そこで、これらに変わり、膜中の残留Ｃｌ
（塩素）濃度が少なく、低抵抗、低ストレスなＴｉＮ成
膜方法が必要になってくる。
【００１６】したがって本発明の目的は、半導体装置の
製造方法において、ＴｉＣｌ4 を用いたＣＶＤ法により
コンタクトのバリヤメタルを形成する際に、低温で膜中
残留Ｃｌ（塩素）濃度が少なく、低抵抗、低ストレスの
ＴｉＮ成膜方法を提供することである。
製造方法において、ＴｉＣｌ4 を用いたＣＶＤ法により
コンタクトのバリヤメタルを形成する際に、低温で膜中
残留Ｃｌ（塩素）濃度が少なく、低抵抗、低ストレスの
ＴｉＮ成膜方法を提供することである。
【００１７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン半導体基板上の絶縁膜層に形成され
たコンタクト孔もしくは溝配線に、ＴｉＣｌ4 を用いた
ＣＶＤ法により残留Ｃｌ（塩素）濃度が低く、低抵抗、
低ストレスのＴｉＮ膜を成膜するために、ＴｉＣｌ4 を
用いたＣＶＤ法でＴｉＮを成膜後、構成元素として少な
くともＣおよびＨを含むガスを用いたアニール工程もし
くは構成元素として少なくともＣを含むガスとＨを含む
ガスが共に存在する雰囲気中におけるアニール工程を行
うことにより、ＴｉＮ膜の表面を炭化し、膜中のＣｌ
（塩素）の脱離とストレスの低減をおこなうことを特徴
としたＴｉＮ膜の形成方法にある。ここでＴｉＣｌ4 を
用いたＴｉＮ膜の前記成膜工程において、ＴｉＣｌ4 と
反応させてＴｉＮを成膜するガスとして、少なくとも構
成元素としてＮ（窒素）を含むガスを用いることができ
る。また、前記アニールをプラズマ雰囲気でおこなうこ
とができる。さらに、１度の成膜工程で薄いＴｉＮ膜を
成膜し、この成膜工程と前記アニール工程を複数回繰り
返して所定の膜厚のＴｉＮ膜を形成することもできる。
造方法は、シリコン半導体基板上の絶縁膜層に形成され
たコンタクト孔もしくは溝配線に、ＴｉＣｌ4 を用いた
ＣＶＤ法により残留Ｃｌ（塩素）濃度が低く、低抵抗、
低ストレスのＴｉＮ膜を成膜するために、ＴｉＣｌ4 を
用いたＣＶＤ法でＴｉＮを成膜後、構成元素として少な
くともＣおよびＨを含むガスを用いたアニール工程もし
くは構成元素として少なくともＣを含むガスとＨを含む
ガスが共に存在する雰囲気中におけるアニール工程を行
うことにより、ＴｉＮ膜の表面を炭化し、膜中のＣｌ
（塩素）の脱離とストレスの低減をおこなうことを特徴
としたＴｉＮ膜の形成方法にある。ここでＴｉＣｌ4 を
用いたＴｉＮ膜の前記成膜工程において、ＴｉＣｌ4 と
反応させてＴｉＮを成膜するガスとして、少なくとも構
成元素としてＮ（窒素）を含むガスを用いることができ
る。また、前記アニールをプラズマ雰囲気でおこなうこ
とができる。さらに、１度の成膜工程で薄いＴｉＮ膜を
成膜し、この成膜工程と前記アニール工程を複数回繰り
返して所定の膜厚のＴｉＮ膜を形成することもできる。
【００１８】このような本発明によれば、ＴｉＮ成膜
後、例えば構成元素としてＣ（炭素）とＮ（窒素）とＨ
（水素）を含むガスでアニールをおこない、ＴｉＮ膜と
反応させることにより、膜中のＣｌ（塩素）をＨと反応
させてＨＣｌ（塩化水素）を形成させて脱離する。ま
た、ＴｉＮ膜はＣｌ（塩素）の脱離した表面の数原子層
でＴｉＣ、もしくはＴｉＣＮの炭化層を形成する。Ｔｉ
ＣとＴｉＮの熱膨張係数を比較すると、ＴｉＮ膜の約９
×１０-6／℃に対して、ＴｉＣは約８×１０-6／℃と熱
膨張係数が小さいので、アニール後Ｓｉ基板が冷却され
た際の膜収縮を緩和し、Ｓｉ基板のそり量を低減し、膜
にクラックが入るのを抑制できる。また、ＴｉＣの比抵
抗は約１３０μΩ・ｃｍと、十分に小さく、表面の数原
子層しか炭化しないため、アニール処理したＴｉＮ膜を
バリヤメタルとしても用いても、コンタクト抵抗、配線
抵抗の増加にはつながらない。従って、このアニール処
理によりＴｉＮ膜のクラックを抑制し、ＴｉＮ膜中の残
留Ｃｌ（塩素）濃度も低減された低抵抗のＴｉＮ膜を形
成することができる。さらに、このアニール処理の効果
を高めるために、ＴｉＮ膜の薄膜の成膜とアニールをお
こなう工程を複数回繰り返すことにより所望の膜厚のＴ
ｉＮ膜を形成することができる。
後、例えば構成元素としてＣ（炭素）とＮ（窒素）とＨ
（水素）を含むガスでアニールをおこない、ＴｉＮ膜と
反応させることにより、膜中のＣｌ（塩素）をＨと反応
させてＨＣｌ（塩化水素）を形成させて脱離する。ま
た、ＴｉＮ膜はＣｌ（塩素）の脱離した表面の数原子層
でＴｉＣ、もしくはＴｉＣＮの炭化層を形成する。Ｔｉ
ＣとＴｉＮの熱膨張係数を比較すると、ＴｉＮ膜の約９
×１０-6／℃に対して、ＴｉＣは約８×１０-6／℃と熱
膨張係数が小さいので、アニール後Ｓｉ基板が冷却され
た際の膜収縮を緩和し、Ｓｉ基板のそり量を低減し、膜
にクラックが入るのを抑制できる。また、ＴｉＣの比抵
抗は約１３０μΩ・ｃｍと、十分に小さく、表面の数原
子層しか炭化しないため、アニール処理したＴｉＮ膜を
バリヤメタルとしても用いても、コンタクト抵抗、配線
抵抗の増加にはつながらない。従って、このアニール処
理によりＴｉＮ膜のクラックを抑制し、ＴｉＮ膜中の残
留Ｃｌ（塩素）濃度も低減された低抵抗のＴｉＮ膜を形
成することができる。さらに、このアニール処理の効果
を高めるために、ＴｉＮ膜の薄膜の成膜とアニールをお
こなう工程を複数回繰り返すことにより所望の膜厚のＴ
ｉＮ膜を形成することができる。
【００１９】
【発明の実施の形態】以下に本発明の第１の実施の形態
を図１を参照して説明する。
を図１を参照して説明する。
【００２０】まず図１（Ａ）に示すように、シリコン基
板１上に層間絶縁膜２を膜厚１μｍ堆積し、レジスト塗
布と露光によるパターン形成とドライエッチングにより
シリコン基板の拡散層領域上に直径０．３μｍのコンタ
クト孔３を形成する。
板１上に層間絶縁膜２を膜厚１μｍ堆積し、レジスト塗
布と露光によるパターン形成とドライエッチングにより
シリコン基板の拡散層領域上に直径０．３μｍのコンタ
クト孔３を形成する。
【００２１】レジストを剥離した後、ＣＶＤ法によりコ
ンタクト孔の底部にＴｉＳｉ2 （チタンシリサイド）層
７を１０〜３０ｎｍの厚さに成膜する。スパッタ法の場
合は、Ｔｉ膜４を成膜後、７００℃の熱処理によりＴｉ
Ｓｉ2 層７を形成する。
ンタクト孔の底部にＴｉＳｉ2 （チタンシリサイド）層
７を１０〜３０ｎｍの厚さに成膜する。スパッタ法の場
合は、Ｔｉ膜４を成膜後、７００℃の熱処理によりＴｉ
Ｓｉ2 層７を形成する。
【００２２】次に図１（Ｂ）に示すように、ＣＶＤ法に
よりＴｉＮ（窒化チタン）膜８を膜厚５０ｎｍ成膜す
る。成膜方法は、まず始めに成膜温度６００℃、成膜圧
力１０Ｔｏｒｒ、ＴｉＣｌ4 （四塩化チタン）ガス＝１
０ｓｃｃｍ、ＮＨ3 （アンモニア）ガス＝２０ｓｃｃ
ｍ、Ｎ2 （窒素）ガス＝１０００ｓｃｃｍの条件でＴｉ
Ｎ膜８を成膜する。
よりＴｉＮ（窒化チタン）膜８を膜厚５０ｎｍ成膜す
る。成膜方法は、まず始めに成膜温度６００℃、成膜圧
力１０Ｔｏｒｒ、ＴｉＣｌ4 （四塩化チタン）ガス＝１
０ｓｃｃｍ、ＮＨ3 （アンモニア）ガス＝２０ｓｃｃ
ｍ、Ｎ2 （窒素）ガス＝１０００ｓｃｃｍの条件でＴｉ
Ｎ膜８を成膜する。
【００２３】次に、アニール温度１００℃、アニール圧
力１０Ｔｏｒｒで、ＣＨ4 （メタン）をＡｒ（アルゴ
ン）で１０％に希釈したガスを５ｓｃｃｍ流し、アニー
ルをおこない、Ｃｌ（塩素）を脱離しＴｉＮ膜８の表面
の炭化層９、すなわちＴｉＣ，ＴｉＣＮの混在層９を形
成する。
力１０Ｔｏｒｒで、ＣＨ4 （メタン）をＡｒ（アルゴ
ン）で１０％に希釈したガスを５ｓｃｃｍ流し、アニー
ルをおこない、Ｃｌ（塩素）を脱離しＴｉＮ膜８の表面
の炭化層９、すなわちＴｉＣ，ＴｉＣＮの混在層９を形
成する。
【００２４】ＣＨ4 はＣｌ（塩素）と常温で反応するこ
とが知られているので、高いアニール温度を必要としな
いため、アニール処理は、同一装置内の別のアニール室
でおこなってもよい。
とが知られているので、高いアニール温度を必要としな
いため、アニール処理は、同一装置内の別のアニール室
でおこなってもよい。
【００２５】その後、図１（Ｃ）に示すように、ＣＶＤ
法によりＣＶＤ−Ｗ（タングステン）６を成膜しコンタ
クト孔を埋め込む。
法によりＣＶＤ−Ｗ（タングステン）６を成膜しコンタ
クト孔を埋め込む。
【００２６】第２の実施の形態として（ＣＨ3 ）ＮＨ2
を用いて、すなわち構成元素として少なくともＣおよび
Ｈを含むガスを用いてアニールする方法を示す。第１の
実施の形態と同様にしてコンタクト孔の底部にＴｉＳｉ
2 層７を１０〜３０ｎｍの厚さに成膜後、ＴｉＮ膜を、
成膜温度４００℃、成膜圧力１０Ｔｏｒｒ、ＴｉＣｌ4
＝１０ｓｃｃｍ、ＮＨ3 ＝２０ｓｃｃｍ、Ｎ2 ＝１００
０ｓｃｃｍの条件で成膜する。
を用いて、すなわち構成元素として少なくともＣおよび
Ｈを含むガスを用いてアニールする方法を示す。第１の
実施の形態と同様にしてコンタクト孔の底部にＴｉＳｉ
2 層７を１０〜３０ｎｍの厚さに成膜後、ＴｉＮ膜を、
成膜温度４００℃、成膜圧力１０Ｔｏｒｒ、ＴｉＣｌ4
＝１０ｓｃｃｍ、ＮＨ3 ＝２０ｓｃｃｍ、Ｎ2 ＝１００
０ｓｃｃｍの条件で成膜する。
【００２７】次に、同一成膜室内において、アニールガ
スとして（ＣＨ3 ）ＮＨ2 を用いて、アニール温度６０
０℃、アニール圧力ＩＴｏｒｒ、（ＣＨ3 ）ＮＨ2 ＝１
００ｓｃｃｍの条件で１５秒間アニールをおこない、Ｃ
ｌ（塩素）を脱離し図１（Ｂ）に示すようにＴｉＮ膜の
表面の炭化層９を形成する。
スとして（ＣＨ3 ）ＮＨ2 を用いて、アニール温度６０
０℃、アニール圧力ＩＴｏｒｒ、（ＣＨ3 ）ＮＨ2 ＝１
００ｓｃｃｍの条件で１５秒間アニールをおこない、Ｃ
ｌ（塩素）を脱離し図１（Ｂ）に示すようにＴｉＮ膜の
表面の炭化層９を形成する。
【００２８】第３の実施の形態としてＣＦ4 とＨ2 、Ａ
ｒを用いてアニールする方法を示す。第１の実施の形態
と同様にしてコンタクト孔の底部にＴｉＳｉ2 層７を１
０〜３０ｎｍの厚さに成膜後、成膜室内でＳｉ基板表面
をプラズマ雰囲気中にさらすための平行平板型プラズマ
源を有するＣＶＤ成膜装置を用いて、第２の実施の形態
と同一の成膜条件でＴｉＮ膜を成膜する。
ｒを用いてアニールする方法を示す。第１の実施の形態
と同様にしてコンタクト孔の底部にＴｉＳｉ2 層７を１
０〜３０ｎｍの厚さに成膜後、成膜室内でＳｉ基板表面
をプラズマ雰囲気中にさらすための平行平板型プラズマ
源を有するＣＶＤ成膜装置を用いて、第２の実施の形態
と同一の成膜条件でＴｉＮ膜を成膜する。
【００２９】次に、同一成膜室内において、アニールガ
スとしてＣＦ4 とＨ2 を用いてアニール温度４００℃、
アニール圧力１Ｔｏｏｒ、ＣＦ4 ＝５ｓｃｃｍ，Ｈ2 ＝
３０００ｓｃｃｍ、Ａｒ＝５００ｓｃｃｍ、ＲＦパワー
５００Ｗの条件で３０秒間アニールを行い、Ｃｌ（塩
素）を脱離し図１（Ｂ）に示すようにＴｉＮ表面の炭化
層９を形成する。
スとしてＣＦ4 とＨ2 を用いてアニール温度４００℃、
アニール圧力１Ｔｏｏｒ、ＣＦ4 ＝５ｓｃｃｍ，Ｈ2 ＝
３０００ｓｃｃｍ、Ａｒ＝５００ｓｃｃｍ、ＲＦパワー
５００Ｗの条件で３０秒間アニールを行い、Ｃｌ（塩
素）を脱離し図１（Ｂ）に示すようにＴｉＮ表面の炭化
層９を形成する。
【００３０】次に図２を参照して第４の実施の形態を説
明する。この第４の実施の形態は、ＴｉＮ成膜とＣＨ4
を用いたアニール工程を交互に繰り返して所望の膜厚の
ＴｉＮバリヤ層を形成する方法である。
明する。この第４の実施の形態は、ＴｉＮ成膜とＣＨ4
を用いたアニール工程を交互に繰り返して所望の膜厚の
ＴｉＮバリヤ層を形成する方法である。
【００３１】まず第１の実施の形態と同様に、図２
（Ａ）に示すように、シリコン基板１上に層間絶縁膜２
を１μｍ堆積し、直径０．３μｍのコンタクト孔３を形
成後、コンタクト孔の底部にＴｉＳｉ2 層７を１０〜３
０ｎｍの厚さに成膜する。
（Ａ）に示すように、シリコン基板１上に層間絶縁膜２
を１μｍ堆積し、直径０．３μｍのコンタクト孔３を形
成後、コンタクト孔の底部にＴｉＳｉ2 層７を１０〜３
０ｎｍの厚さに成膜する。
【００３２】次に図２（Ｂ）に示すように、第１の実施
の形態と同じ成膜条件でＴｉＮ膜８Ａを２５ｎｍ成膜
後、アニール温度１００℃、アニール圧力１０Ｔｏｒｒ
で、ＣＨ4 をＡｒで１０％に希釈したガスを５ｓｃｃｍ
流し、アニールを行い、Ｃｌ（塩素）を脱離してＴｉＮ
膜８Ａの表面の炭化層９Ａを形成する。
の形態と同じ成膜条件でＴｉＮ膜８Ａを２５ｎｍ成膜
後、アニール温度１００℃、アニール圧力１０Ｔｏｒｒ
で、ＣＨ4 をＡｒで１０％に希釈したガスを５ｓｃｃｍ
流し、アニールを行い、Ｃｌ（塩素）を脱離してＴｉＮ
膜８Ａの表面の炭化層９Ａを形成する。
【００３３】その後、ＴｉＮ成膜とＣＨ4 によるアニー
ル工程をもう１度繰り返し、図２（Ｃ）に示すように、
ＴｉＮ膜８Ｂおよびその表面の炭化層９Ｂを形成し、全
部で４積層にする。
ル工程をもう１度繰り返し、図２（Ｃ）に示すように、
ＴｉＮ膜８Ｂおよびその表面の炭化層９Ｂを形成し、全
部で４積層にする。
【００３４】それから図２（Ｄ）に示すように、ＣＶＤ
−Ｗ６を成膜してコンタクト孔を埋め込む。
−Ｗ６を成膜してコンタクト孔を埋め込む。
【００３５】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、アスペクト比の大きいコンタクトあるいは溝配線に
おいて、４００〜５５０℃という低い成膜温度において
も、ＬＰＣＶＤ法で残留Ｃｌ（塩素）濃度が少なく低ス
トレスで低抵抗なステップカバレッジの優れたＴｉＮ膜
が成膜できる。
ば、アスペクト比の大きいコンタクトあるいは溝配線に
おいて、４００〜５５０℃という低い成膜温度において
も、ＬＰＣＶＤ法で残留Ｃｌ（塩素）濃度が少なく低ス
トレスで低抵抗なステップカバレッジの優れたＴｉＮ膜
が成膜できる。
【図１】本発明の第１の実施の形態の製造方法を工程順
に示す断面図である。
に示す断面図である。
【図２】本発明の第４の実施の形態の製造方法を工程順
に示す断面図である。
に示す断面図である。
【図３】従来技術を示す断面図である。
１ シリコン基板 ２ 絶縁膜層 ３ コンタクト孔 ４ Ｔｉ膜 ５ スパッタＴｉＮ ６ Ｗ層 ７ Ｔｉシリサイド ８, ８Ａ, ８Ｂ ＣＶＤ−ＴｉＮ膜 ９, ９Ａ, ９Ｂ ＴｉＣ、ＴｉＣＮの混在層
Claims (4)
- 【請求項１】 ＴｉＣｌ4 を用いたＣＶＤ法によってＴ
ｉＮ膜を成膜する工程の後、構成元素として少なくとも
ＣおよびＨを含むガスを用いたアニール工程、もしくは
構成元素として少なくともＣを含むガスとＨを含むガス
が共に存在する雰囲気中におけるアニール工程を行うこ
とにより、前記ＴｉＮ膜の表面を炭化することを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記ＴｉＣｌ4 を用いた成膜工程におい
て、ＴｉＣｌ4 と反応させてＴｉＮ膜を成膜するガスと
して、構成元素として少なくともＮを含むガスを用いる
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記アニール工程をプラズマ雰囲気中で
おこなうことを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項４】 前記ＴｉＮの成膜工程と前記アニール工
程を複数回繰り返して所望の膜厚のＴｉＮ膜を形成する
ことを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33390996A JP2904165B2 (ja) | 1996-12-13 | 1996-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33390996A JP2904165B2 (ja) | 1996-12-13 | 1996-12-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10172924A JPH10172924A (ja) | 1998-06-26 |
| JP2904165B2 true JP2904165B2 (ja) | 1999-06-14 |
Family
ID=18271319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33390996A Expired - Fee Related JP2904165B2 (ja) | 1996-12-13 | 1996-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2904165B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067416B2 (en) | 2001-08-29 | 2006-06-27 | Micron Technology, Inc. | Method of forming a conductive contact |
-
1996
- 1996-12-13 JP JP33390996A patent/JP2904165B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10172924A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5103914B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5874355A (en) | Method to prevent volcane effect in tungsten plug deposition | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| JPH0777206B2 (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| US6344411B1 (en) | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same | |
| US6048788A (en) | Method of fabricating metal plug | |
| JPH0936228A (ja) | 配線形成方法 | |
| JPH0936230A (ja) | 半導体装置の製造方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH06349950A (ja) | 半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JP2904165B2 (ja) | 半導体装置の製造方法 | |
| JPH08181212A (ja) | 半導体装置およびその製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JPH10223563A (ja) | 半導体装置の製造方法 | |
| JP4457884B2 (ja) | 半導体装置 | |
| JP3070577B2 (ja) | 半導体装置の製造方法 | |
| JPH05144951A (ja) | 配線形成方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH10144790A (ja) | 半導体装置における配線形成方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JP3109687B2 (ja) | 半導体装置の導電層接続構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |
|
| LAPS | Cancellation because of no payment of annual fees |