JP5205741B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5205741B2
JP5205741B2 JP2006308159A JP2006308159A JP5205741B2 JP 5205741 B2 JP5205741 B2 JP 5205741B2 JP 2006308159 A JP2006308159 A JP 2006308159A JP 2006308159 A JP2006308159 A JP 2006308159A JP 5205741 B2 JP5205741 B2 JP 5205741B2
Authority
JP
Japan
Prior art keywords
film
conductive
ferroelectric
forming
pzt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006308159A
Other languages
English (en)
Other versions
JP2008124329A (ja
Inventor
文生 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006308159A priority Critical patent/JP5205741B2/ja
Priority to US11/938,958 priority patent/US7763921B2/en
Publication of JP2008124329A publication Critical patent/JP2008124329A/ja
Priority to US12/818,279 priority patent/US8110411B2/en
Priority to US13/343,195 priority patent/US8367428B2/en
Application granted granted Critical
Publication of JP5205741B2 publication Critical patent/JP5205741B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置の製造方法に関する。
近年、デジタル技術の進展に伴い、大容量のデータを高速に保存したり保存したりすることが可能な不揮発性メモリの開発が進められている。
そのような不揮発性メモリとしては、フラッシュメモリや強誘電体メモリが知られている。
このうち、フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（IGFET）のゲート絶縁膜中に埋め込んだフローティングゲートを有し、記憶情報を表す電荷をこのフローティングゲートに蓄積することによって情報を記憶する。しかし、このようなフラッシュメモリでは、情報の書き込みや消去の際に、ゲート絶縁膜にトンネル電流を流す必要があり、比較的高い電圧が必要であるという欠点がある。
これに対し、強誘電体メモリは、FeRAM(Ferroelectric Random Access Memory)とも呼ばれ、強誘電体キャパシタが備える強誘電体膜のヒステリシス特性を利用して情報を記憶する。その強誘電体膜は、キャパシタの上部電極と下部電極の間に印加される電圧に応じて分極を生じ、その電圧を取り去っても自発分極が残留する。印加電圧の極性を反転すると、この自発分極も反転し、その自発分極の向きを「１」と「０」に対応させることで、強誘電体膜に情報が書き込まれる。この書き込みに必要な電圧はフラッシュメモリにおけるよりも低く、また、フラッシュメモリよりも高速で書き込みができるという利点がFeARMにはある。この利点を活かし、FeRAMとロジック回路とを混載してなる混載チップ（SOC: System On Chip）がICカード等への用途として検討されている。
ここで、強誘電体キャパシタの下部電極の配向は、キャパシタ誘電体膜の強誘電体特性、例えば残留分極電荷量に大きな影響を与える。従って、電気的特性に優れた強誘電体キャパシタを得るには、下部電極の結晶性が向上するようにその配向を制御することが重要となる。
例えば、特許文献１の段落番号０１３１には、下部電極として、イリジウム膜、酸化イリジウム膜、プラチナ膜、酸化プラチナ膜、及びプラチナ膜をこの順に形成してなる積層膜を使用することが開示されている。特許文献１では、このように膜の途中にプラチナ膜を形成することで、最上層のプラチナ膜の（１１１）配向積分強度が高くなるとある。
しかし、最下層のイリジウムがその下のタングステンプラグの酸化防止膜としての機能を担っており、タングステンプラグの酸化を防止するにはイリジウム膜を２００nm以上に形成する必要があるため、エッチングによる下部電極のパターニングが難しいという問題がある。
また、特許文献２の段落番号００２７にも特許文献１と同じ下部電極構造が開示されており、特許文献２でも上記と同じ問題が発生する。
更に、特許文献３の段落番号００５１には、イリジウム膜、酸化イリジウム膜、プラチナ膜、パラジウム膜、酸化パラジウム膜、及び金膜の単層膜又は積層膜で下部電極を構成することが開示されている。
一方、特許文献４には、下部電極の下に密着層を形成することが開示されている。その密着層として、酸化チタン膜、プラチナ膜、イリジウム膜、ジルコニウム膜、チタン膜、酸化プラチナ膜、酸化イリジウム膜、酸化ジルコニウム膜、窒化チタン膜、及び窒化チタンアルミニウム（TiAlN）膜等が挙げられている（段落番号００８７）。
そして、特許文献５には、プラグの上にアルミニウムとイリジウムとの合金よりなるバリア層を形成した後、このバリア層の上に下部電極となるプラチナ膜を形成することが開示されている。特許文献５では、このプラチナ膜に対して熱処理を行うことにより、プラチナ膜中のプラチナ結晶粒界に酸化アルミニウムを形成し、バリア層における酸素のバリア性を高めている（段落番号００３１〜００３４）。
また、特許文献６では、PZT (Lead Zirconate Titanate: PbZrTiO3)からなる強誘電体膜の鉛原子が拡散するのを防止するために、強誘電体膜の下に拡散バリア膜としてタングステン膜を形成している（段落番号００４１）。しかし、タングステンは極めて酸化され易い材料であるため、拡散バリア膜が酸素雰囲気中で異常酸化してコンタクト不良を起こす恐れが高い。
特許文献７では、プラチナ膜が酸素を透過し易いことに鑑み、プラチナよりなる下部電極の下にチタン膜よりなる酸素バリア層を形成し、プラチナ膜から基板側への酸素の拡散を防いでいる（段落番号０００６）。
特許文献８では、下部電極の剥離を防止するために、コンタクトプラグ上の拡散バリア層と下部電極との間に、ハフニウム含有イリジウムよりなる密着層を設けている（段落番号００６１）。
そして、特許文献９では、その段落番号００２３、００３０に開示されるように、タングステンプラグと下部電極との間に、酸素に対するバリア層を形成している。その酸素バリア層は、チタン膜と窒化チタン膜との積層膜（段落番号００２３）、或いは窒化チタンアルミニウム膜（段落番号００３０）である。
特開２００３−９２３９１号公報 特開２００４−１５３００６号公報 特開２００３−３１８３７１号公報 特開２００３−２０９１７９号公報 特開２００３−５１５８２号公報 特開平６−３２６２７０号公報 特開平８−２８８２３９号公報 特開２００２−３６８２００号公報 特開２００２−５７３０１号公報
本発明の目的は、従来よりも信頼性の高いキャパシタを備えた半導体装置の製造方法を提供することにある。
本発明の一観点によれば、半導体基板に第１不純物拡散領域を形成する工程と、前記半導体基板の上方に第１層間絶縁膜を形成する工程と、前記第１不純物拡散領域の上方の前記第１層間絶縁膜に第１ホールを形成する工程と、前記ホール内に、前記第１不純物拡散領域と電気的に接続された第１導電性プラグを形成する工程と、前記第１層間絶縁膜と前記第１導電性プラグのそれぞれの上に、材料として窒化チタンアルミニウム、酸窒化チタンアルミニウム、窒化タンタルアルミニウム、又は酸窒化タンタルアルミニウムのいずれかを用いた導電性酸素バリア膜を形成する工程と、前記導電性酸素バリア膜の上に導電性拡散防止膜を形成する工程と、前記導電性拡散防止膜の上に、プラチナ又はパラジウムが上面に表出する第１導電膜を形成する工程と、前記第１導電膜の上に、スパッタ法又はゾル・ゲル法により第１強誘電体膜を形成する工程と、前記第１強誘電体膜をアニールして結晶化する工程と、前記第１強誘電体膜の上にMOCVD法により第２強誘電体膜を形成する工程と、前記第２強誘電体膜の上に第２導電膜を形成する工程と、前記導電性拡散防止膜、前記第１導電膜、第１強誘電体膜、前記第２強誘電体膜、及び前記第２導電膜をパターニングすることにより、下部電極、キャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成すると共に、前記導電性拡散防止膜を前記下部電極の下に島状に残す工程と、前記下部電極で覆われていない領域の前記導電性酸素バリア膜を除去する工程とを有し、前記導電性拡散防止膜として、前記キャパシタ誘電体膜の構成元素の拡散を防止する導電性材料よりなる膜を形成することを特徴とする半導体装置の製造方法が提供される。
次に、本発明の作用について説明する。
本発明によれば、下部電極を透過したキャパシタ誘電体膜の構成元素が導電性酸素バリア膜に熱拡散するのを導電性拡散防止膜により防止できる。従って、キャパシタ誘電体膜の鉛等の構成元素と導電性酸素バリア膜とが反応するのが抑えられ、この反応に起因して下部電極に膜剥がれや膜の膨張が発生する恐れを解消することができる。
このような利点は、キャパシタ誘電体膜の鉛等の構成元素を透過させ易いプラチナ又はパラジウムで上部電極を構成する場合に特に得られ易い。
更に、酸化物以外の導電性材料で導電性拡散防止膜を構成するので、導電性拡散防止膜の膜中に酸素が含まれず、酸素によって導電性プラグが酸化してコンタクト不良を起こす危険性が無い。
本発明によれば、下部電極と導電性酸素バリア膜との間に導電性拡散防止膜を設けたので、キャパシタ誘電体膜の構成元素の熱拡散を導電性拡散防止膜によって阻止できる。これにより、その構成元素との化学反応に起因する下部電極の膜剥がれを防止することが可能となり、信頼性の高いキャパシタを備えた半導体装置を提供することができるようになる。
（１）発明に至るまでの経緯
本発明の実施の形態について説明する前に、本発明に至るまでの経緯について説明する。
強誘電体キャパシタに使用されるキャパシタ誘電体膜としては、スパッタ法やMOCVD法により形成されたPZT膜が使用される。なかでも、MOCVD法で形成されたPZT膜は、成膜の時点で既に結晶化しており、膜厚を薄くしてもスイッチング電荷量Ｑｓｗが低下し難いので、他の成膜方法で得られた膜と比較して高集積化に有利である。
そのMOCVD法では、反応容器内にシリコン基板を入れ、シリコン基板を所定の基板温度まで昇温する。昇温時における反応容器内の雰囲気としては様々なものが考えられる。
しかし、その雰囲気としてアルゴン雰囲気を採用すると、成膜されたPZTの結晶性が非常に悪いことが明らかとなった。例えば、PZT結晶において最も分極が大きいのは（１１１）方向であるが、PZT膜の成膜前にアルゴン雰囲気中で昇温して成膜したPZTは、（１００）方向や（１０１）方向に配向してしまった。これでは、PZTのスイッチング電荷量が小さくなり、強誘電体キャパシタへの情報の書き込みや読み出しが困難となる。
このような不都合を回避すべく、本願発明者は、PZTの成膜前に酸素雰囲気中でシリコン基板を昇温することに想到した。
但し、このように酸素雰囲気中で昇温する場合に下部電極としてイリジウム膜を用いると、以下のような二つの問題が起きる。
最初の問題は、PZT膜の配向の向きが、PZT膜を配向する度に変動してしまうという問題である。
図１は、シリコンウエハの番号と、PZT膜の（１１１）配向の積分強度との関係を調査して得られたグラフである。なお、シリコンウエハの番号は、PZT膜を形成した順（処理順）に並べてある。
図１に示されるように、（１１１）配向の積分強度は、ウエハ毎に大きく変動してしまっている。
また、図２は、シリコンウエハの番号と、PZT膜の（２２２）配向率との関係を調査して得られたグラフである。ここで、（２２２）配向率は、（nx、ny、nz）方向の積分強度をI(nx、ny、nz)と書く場合、I(2、2、2)／（I(1、0、0)＋I(1、0、1)＋I(2、2、2)）で定義される。
図２に示されるように、（２２２）配向率もウエハ毎に変動してしまっている。
図１及び図２のように、PZT膜の配向がウエハによって変動したのでは、均一な特性を持った強誘電体キャパシタを量産することができない。
また、酸素雰囲気中で昇温する場合の二つ目の問題は、PZT膜の表面に大きな凹凸が発生することである。
図３は、そのPZT膜のSEM像を基にして描いた図である。
この例では、シリコン基板１００の上にイリジウム膜１０１を形成し、このイリジウム膜１０１の上にMOCVD法によりPZT膜１０２を形成した。
図示のように、このPZT膜１０２の表面には大きな凹凸が発生している。これは、PZT膜１０２を成膜する前に酸素雰囲気中でシリコン基板１００を昇温したため、イリジウム膜１０１の表面に薄い酸化イリジウム層が形成されたことが原因の一つと考えられる。その酸化イリジウム層は、PZT膜１０２の成膜の際に供給されるTHF(Tetra Hydro Furan)や酢酸ブチル等の溶媒に触れることで還元されて元のイリジウムに戻るが、酸化イリジウム層の中には異常酸化した酸化イリジウムも含まれており、この酸化イリジウムは上記の溶媒によって還元されず酸化イリジウムのまま残る。その結果、イリジウム膜１０１の表面は酸化イリジウムよりなる異相が存在した状態となり、それによりPZT膜１０２の表面が荒れる。
図１及び図２に示したPZT膜の配向の変動もこのような酸化イリジウム膜の異常酸化が一因となって引き起こされると考えられる。
このような不都合を回避すべく、本願発明者は更に検討を進めた。
その結果、まず、スパッタ法又はゾル・ゲル法でイリジウム膜上にPZT膜の薄い初期層を形成し、この初期層の上にMOCVD法でPZT膜を形成することで、PZT膜の表面荒れが問題を解決し得ることを見出した。
ここで、スパッタ法又はゾル・ゲル法で成膜されたPZT膜の初期層は、成膜の直後では結晶化しておらずアモルファス状態である。従って、MOCVDによりPZT膜を形成する前に、初期層に対して結晶化アニールを行い、初期層を結晶化する必要がある。
ところが、このようにスパッタ法又はゾル・ゲル法でイリジウム膜上に成膜された初期層は、MOCVD法で形成されたPZT膜と比較して、その結晶性が非常に悪いことが明らかとなった。これは、イリジウムとPZTとの格子定数が異なるため、結晶化アニールをしてもPZT初期層が良好に結晶化しないのが一つの要因と考えられる。
PZT初期層の結晶性を改善するには、イリジウム膜に代えて、イリジウムよりも格子定数がPZTに近いプラチナにより下部電極を構成し、その上にPZT初期層を形成することが有効である。
図４は、プラチナ膜上にPZT初期層を形成し、更にその上にMOCVD法でPZT膜を形成して得られたSEM像を基に描いた図である。
この例では、シリコン基板１００上に、シリコン基板１００の上にプラチナ膜１０５を形成している。そして、図では薄くて見えないが、プラチナ膜１０５上にスパッタ法でPZT初期層を３０nm程度の厚さに形成し、その上にMOCVD法でPZT膜１０６を１００nm程度の厚さに形成している。
図４に示されるように、PZT初期層でプラチナ膜１０５を覆うと、PZT膜１０６の表面モフォロジーは滑らかとなる。
これは、MOCVD法でPZT膜１０６を形成する前に酸素雰囲気中でシリコン基板１００を昇温しても、プラチナ膜１０５の表面がPZT初期層で覆われているため酸化し難くなり、該表面にプラチナ以外の異相が発生しないためである。
しかも、PZT初期層とプラチナ膜１０６のそれぞれの格子定数が近いので、格子不整合に伴うPZT膜１０６の結晶性の劣化も防止される。
また、MOCVD法では、基板を６２０℃程度の高温に加熱するため、プラチナ膜１０５の上にPZT膜１０６を直接形成したのでは、成膜時の温度によりPZT膜１０６中の鉛原子とプラチナ膜１０５とが反応し、PZT膜１０６のスイッチング電荷量が低下するという別の問題もある。
一方、スパッタ法では、MOCVD法よりも低温、例えば室温でPZT膜を形成し得るので、上記のようにスパッタ法によりPZT初期層を形成しても鉛とプラチナ膜１０５との反応が抑えられる。しかも、MOCVDによりPZT膜１０６を成膜する際に、PZT初期層が鉛のバリア層として機能するので、PZT膜１０６中の鉛とプラチナ膜１０５との反応も抑えられる。
ところで、FeRAMは、その構造からスタック型とプレーナ型とに大別される。
このうち、スタック型のFeRAMは、導電性プラグの上に下部電極が直接形成された構造を有し、下部電極、キャパシタ誘電体膜、及び上部電極を一括エッチングによるパターニングで形成するため、キャパシタの占有面積が小さく高集積化に有利である。
但し、スタック型のFeRAMでは、キャパシタ直下の導電性プラグの酸化を防止するために、導電性プラグと下部電極との間に、窒化チタンアルミニウム膜のような導電性酸素バリア膜を形成する必要がある。
図５は、図４の構造に更に窒化チタンアルミニウムよりなる導電性酸素バリア膜１０７を形成してなるサンプルのSEM像を基にして描いた図である。
図５に示されるように、このサンプルでは、プラチナ膜１０５が導電性酸素バリア膜１０７から剥離してしまっている。これは、プラチナ膜１０５が鉛原子を通し易いため、PZT初期層に対する結晶化アニールの際、PZT初期層中の鉛原子がプラチナ膜１０５を透過し、プラチナ膜１０５と導電性酸素バリア膜１０７の界面に鉛の化合物が生成されることが一つの原因であると考えられる。
なお、鉛原子の熱拡散が発生するアニールとしては、上記の結晶化アニールの他に、上部電極に対するアニール等もある。また、この例ではプラチナ膜１０５の膜剥がれが発生しているが、プラチナ膜１０５の膜膨らみが観測されることもある。
本願発明者は、プラチナ膜のように鉛原子を通し易い膜を下部電極として用い、且つ下部電極の上にPZT初期層を形成する場合に、導電性バリア膜と下部電極との膜剥がれを防止すべく、以下に説明するような本発明の実施の形態に想到した。
（２）第１実施形態
図６〜図１７は、本実施形態に係る半導体装置の製造途中の断面図である。
この半導体装置は、微細化に有利なスタック型のFeRAMであり、以下のようにして作成される。
最初に、図６（ａ）に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン（半導体）基板１表面に、トランジスタの活性領域を画定するSTI(Shallow Trench Isolation)用の溝を形成し、その中に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜２とする。なお、素子分離構造はSTIに限られず、LOCOS(Local Oxidation of Silicon)法で素子分離絶縁膜２を形成してもよい。
次いで、シリコン基板１の活性領域にp型不純物を導入してpウェル３を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜４となる熱酸化膜を形成する。
続いて、シリコン基板１の上側全面に非晶質又は多結晶のシリコン膜を形成し、これらの膜をフォトリソグラフィによりパターニングして二つのゲート電極５を形成する。
pウェル３上には、上記の２つのゲート電極５が間隔をおいて平行に配置され、それらのゲート電極５はワード線の一部を構成する。
次いで、ゲート電極５をマスクにするイオン注入により、ゲート電極５の横のシリコン基板１にn型不純物を導入し、第１、第２ソース／ドレインエクステンション６ａ、６ｂを形成する。
その後に、シリコン基板１の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極５の横に絶縁性サイドウォール７を形成する。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
続いて、絶縁性サイドウォール７とゲート電極５をマスクにしながら、シリコン基板１にn型不純物を再びイオン注入することにより、二つのゲート電極５の側方のシリコン基板１の表層に、互いに間隔がおかれた第１、第２ソース／ドレイン領域（第１、第２不純物拡散領域）８ａ、８ｂを形成する。
ここまでの工程により、シリコン基板１の活性領域には、ゲート絶縁膜４、ゲート電極５、及び第１、第２ソース／ドレイン領域８ａ、８ｂによって構成される第１、第２MOSトランジスタTR1、TR2が形成されたことになる。
次に、シリコン基板１の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板１上に高融点金属シリサイド層９を形成する。その高融点金属シリサイド層９はゲート電極５の表層部分にも形成され、それによりゲート電極５が低抵抗化されることになる。
その後、素子分離絶縁膜２の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
続いて、プラズマCVD法により、シリコン基板１の上側全面に窒化シリコン（SiN）膜を厚さ約８０nmに形成し、それをカバー絶縁膜１０とする。次いで、このカバー絶縁膜１０の上に、TEOSガスを使用するプラズマCVD法により第１層間絶縁膜１１として酸化シリコン膜を厚さ約１０００nmに形成する。
次いで、第１層間絶縁膜１１の上面をCMP(Chemical Mechanical Polishing)法により研磨して平坦化する。このCMPの結果、第１層間絶縁膜１１の厚さは、シリコン基板１の平坦面上で約７００nmとなる。
そして、フォトリソグラフィによりカバー絶縁膜１０と第１層間絶縁膜１１とをパターニングして第１、第２ソース／ドレイン領域８ａ、８ｂの上に直径が０．２５μmのコンタクトホールを形成する。更に、このコンタクトホール内にグルー膜（密着膜）とタングステン膜とを順に形成した後、第１層間絶縁膜１１上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜をコンタクトホール内にのみ第１、第２導電性プラグ３２ａ、３２ｂとして残す。
これらの第１、第２導電性プラグ３２ａ、３２ｂは、それぞれ第１、第２ソース／ドレイン領域８ａ、８ｂと電気的に接続される。
なお、上記のグルー膜は、厚さ約３０nmのチタン膜と厚さ約２０nmの窒化チタン膜とをこの順に形成してなる。また、CMP前のタングステン膜は、第１層間絶縁膜１１上で約３００nmの厚さを有する。
ここで、第１、第２導電性プラグ３２ａ、３２ｂは、酸化され易いタングステンを主にして構成され、プロセス中で酸化されるとコンタクト不良を起こす恐れがある。
そこで、各導電性プラグ３２ａ、３２ｂの酸化を防ぐ酸化防止絶縁膜１４として、これらのプラグ３２ａ、３２ｂと第１層間絶縁膜１１の上にプラズマCVD法により酸窒化シリコン（SiON）膜を厚さ約１３０nmに形成する。
なお、酸窒化シリコン膜に代えて、窒化シリコン（SiN）膜やアルミナ膜を酸化防止絶縁膜１４として形成してもよい。
その後に、TEOSガスを使用するプラズマCVD法により、酸化防止絶縁膜１４の上に酸化シリコン膜を厚さ約３００nmに形成し、この酸化シリコン膜を下地絶縁膜１５とする。
次に、図６（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、下地絶縁膜１５と酸化防止絶縁膜１４とをパターニングすることにより、第１導電性プラグ３２ａの上方のこれらの絶縁膜に第１ホール１５ａを形成する。
次いで、この第１ホール１５ａ内と下地絶縁膜１５の上にスパッタ法によりグルー膜３５として窒化チタン膜を形成する。
更に、CVD法を用いて、このグルー膜３５の上にプラグ用導電膜３６としてタングステン膜を形成し、このプラグ用導電膜３６で第１ホール１５ａを完全に埋め込む。
続いて、図１６（ｃ）に示すように、下地絶縁膜１５の上の余分なグルー膜３５とプラグ用導電膜３６とをCMP法により研磨して除去する。これにより、グルー膜３５とプラグ用導電膜３６は、第１導電性プラグ３２ａと電気的に接続された第３導電性プラグ３６ａとして第１ホール１５ａ内に残される。
このCMPでは、研磨対象であるグルー膜３５とプラグ用導電膜３６の研磨速度が下地の下地絶縁膜１５よりも速くなるようなスラリ、例えばCabot Microelectronics Corporation製のW2000を使用する。そして、下地絶縁膜１５上に研磨残を残さないために、このCMPの研磨量は各膜３５、３６の合計膜厚よりも厚く設定され、このCMPはオーバー研磨となる。
次に、図７（ａ）に示すように、酸化シリコンよりなる下地絶縁膜１５を窒素含有プラズマ、例えばアンモニア（NH3）プラズマに曝し、下地絶縁膜１５の表面の酸素原子にNH基を結合させる。
このアンモニアプラズマ処理では、例えば、シリコン基板１に対して約９mm（３５０mils）だけ離れた位置に対向電極を有する平行平板型のプラズマ処理装置が使用される。そして、２６６Pa（２Torr）の圧力下において基板温度を４００℃に保持しながら、チャンバ内にアンモニアガスを３５０sccmの流量で供給し、シリコン基板１側に１３．５６MHzの高周波電力を１００Wのパワーで、また上記の対向電極に３５０kHzの高周波電力を５５Wのパワーで６０秒間供給することにより処理が行われる。
続いて、図７（ｂ）に示すように、下地絶縁膜１５と第３導電性プラグ３６ａのそれぞれの上にチタン膜を厚さ約２０nmに形成し、このチタン膜を導電性密着膜１６とする。
この導電性密着膜１６の成膜条件は特に限定されないが、本実施形態では、シリコン基板１とチタンターゲットとの距離が６０mmに設定されたスパッタチャンバを用いて、０．１５Paのアルゴン雰囲気中で基板温度を２０℃にする。そして、２．６kWのDC電力をチャンバに５秒間供給することにより、チタンよりなる導電性密着膜１６を形成する。
ここで、アンモニアプラズマ処理（図７（ａ）参照）を予め行い、下地絶縁膜１５の表面の酸素原子にNH基を結合させておいたので、下地絶縁膜１５上に堆積したチタン原子は下地絶縁膜１５表面の酸素原子に捕獲され難くい。そのため、チタン原子が下地絶縁膜１５の表面を自在に移動できるようになり、（００２）方向に強く自己組織化したチタンよりなる導電性密着膜１６を形成することが可能となる。
その後に、導電性密着膜１６に対し、窒素雰囲気中において基板温度を６５０℃、処理時間を６０秒とするRTA(Rapid Thermal Anneal)を行う。これにより、チタンよりなる導電性密着膜１６が窒化され、（１１１）方向に配向した窒化チタンで導電性密着膜１６が構成されることになる。
なお、導電性密着膜１６の材料は窒化チタンに限定されない。導電性密着膜１６は、チタン、窒化チタン、プラチナ、イリジウム、レニウム、ルテニウム、パラジウム、ロジウム及びオスミウムのいずれか、又はこれらの合金で構成され得る。また、酸化プラチナ、酸化イリジウム、酸化ルテニウム、及び酸化パラジウムのいずれかで導電性密着膜１６を構成してもよい。
次に、図８（ａ）に示すように、この導電性密着膜１６の上に導電性酸素バリア膜１７として窒化チタンアルミニウム（TiAlN）膜を反応性スパッタ法で１００nmの厚さに形成する。
窒化チタンアルミニウムよりなる導電性酸素バリア膜１７は、酸素透過防止機能に優れており、その下の第３導電性プラグ３６ａが酸化してコンタクト不良が発生するのを防止する役割を担う。
この導電性酸素バリア膜１７の成膜条件は特に限定されないが、本実施形態では、チタンとアルミニウムとの合金ターゲットを使用し、アルゴンガスと窒素ガスとの混合ガスをスパッタガスとして用いる。そして、アルゴンガスと窒素ガスのそれぞれの流量を４０sccm、１００sccmにし、２５３．３Paの圧力下、４００℃の基板温度、そして１．０ｋＷのスパッタパワーで導電性酸素バリア膜１７を形成する。
更に、導電性酸素バリア膜１７の材料は窒化チタンアルミニウムに限定されない。導電性酸素バリア膜１７は、窒化チタンアルミニウム、酸窒化チタンアルミニウム（TiAlON）、窒化タンタルアルミニウム（TaAlN）、及び酸窒化タンタルアルミニウム（TaAlON）のいずれかで構成され得る。
その導電性酸素バリア膜１７は、導電性密着膜１６によって下地との密着強度が高められる。なお、密着強度が問題にならないなら、導電性密着膜１６を省いてもよい。その場合は、第３導電性プラグ３６ａと下地絶縁膜１５のそれぞれの上面に導電性酸素バリア膜１７が直接形成されることになる。
次に、図８（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、導電性酸素バリア膜１７の上に、導電性拡散防止膜２２としてスパッタ法によりチタン膜を１０〜１００nmの厚さ、例えば約５０nmに形成する。
このチタン膜の成膜条件は特に限定されない。本実施形態では、このチタン膜を形成するために、シリコン基板１とチタンターゲットとの間隔が６０mmに設定されたスパッタチャンバを用いる。そして、０．１５Paのアルゴン雰囲気において、基板温度を１５０℃に保持しながらパワーが２．６kWのDCパワーをスパッタ雰囲気に１３秒間印加することにより、上記のチタン膜を形成する。
チタンは自己配向性を有するので、チタンよりなる導電性拡散防止膜２２はその成膜の時点で既に結晶化している。そして、その配向の向きは、典型的には（００２）方向となる。
次に、窒素雰囲気中で基板温度を６５０℃とするRTAを導電性拡散防止膜２２に対して施すことにより、導電性拡散防止膜２２中のチタンを窒化し、窒化チタンで導電性拡散防止膜２２を構成する。
このような窒化処理により、窒化チタンの配向の向きは典型的には（１１１）方向となる。
なお、この例ではチタン膜を窒化することで窒化チタン膜よりなる導電性拡散防止膜２２を形成したが、窒化チタン膜の形成方法はこれに限定されない。
例えば、窒素ガス中でチタンターゲットをスパッタする反応性スパッタ法により窒化チタン膜を形成するようにしてもよい。この場合、スパッタガスとしては、流量が５０sccmのアルゴンガスと流量が２０sccmの窒素ガスとの混合ガスが用いられる。そして、基板温度を２００℃に維持しながら、８．３kWのDCパワーをスパッタ雰囲気中に２２秒間印加することで、厚さが５０nmの窒化チタン膜を得ることができる。
続いて、この導電性拡散防止膜２２の上に、第１導電膜２３としてスパッタ法によりプラチナ膜を厚さ約１００nmに形成する。
そのプラチナ膜は、例えば、圧力が０．２Paのアルゴン雰囲気中において、基板温度を４００℃に維持して、０．５kWのスパッタパワーをスパッタ雰囲気に印加することで形成され得る。
その後に、アルゴン雰囲気中で基板温度を６５０℃以上にするRTAを第１導電膜２３に対して６０秒間行う。このRTAにより、第１導電膜２３、導電性拡散防止膜２２、及び導電性酸素バリア膜２１のそれぞれの密着性が向上すると共に、第１導電膜２３の結晶性も改善される。なお、アルゴン雰囲気に代えて、窒素雰囲気でこのRTAを行ってもよい。
ここで、既述のように導電性拡散防止膜２２が（１１１）方向に配向しているため、この配向の作用によって第１導電膜２３の配向も（１１１）方向に揃えられる。
なお、この例では第１導電膜２３としてプラチナ膜を形成したが、パラジウム膜を第１導電膜２３として形成してもよい。これら以外の白金族元素よりなる膜で第１導電膜２３を構成することも考えられるが、プラチナやパラジウム以外は後述のPZTとの格子不整合が大きく、PZTの結晶性が劣化してしまう。
例えば、PZTの格子定数は３．９６Åであるため、格子定数が３．９Åであるプラチナの方が、格子定数が３．８ÅであるイリジウムよりもPZTとの格子不整合が小さくなり、PZTの結晶性が良好となる。このように、イリジウム等の他の白金族元素よりなる単層膜で第１導電膜２３を構成するのは好ましくない。
但し、プラチナ又はパラジウムが上面に表出するような積層膜、例えばプラチナ膜やパラジウム膜が最上層に形成された積層膜であれば第１導電膜２３として形成され得る。その場合、プラチナ膜又はパラジウム膜の下には、酸化プラチナ膜若しくはプラチナを含む合金膜を第１導電膜２３の一部として形成してもよい。
次に、図９（ａ）に示すように、スパッタ法により第１導電膜２３の上にPZT初期層を薄く、例えば１nm〜５０nm程度の厚さ、例えば２０〜３０nmに形成し、このPZT初期層を第１強誘電体膜２４ｂとする。
ここで、第１強誘電体膜２４ｂの膜厚の上限を５０nmとしたのは、これよりも厚いとFeRAMの動作時に第１強誘電体膜２４ｂに印加される電界が弱まり、FeRAMの低電圧動作に不利になるためである。また、第１強誘電体膜２４ｂのスイッチング電荷量Ｑｓｗが低下するのを防止するためにも５０nm以下の厚さに第１強誘電体膜２４ｂを形成するのが好ましい。
また、第１強誘電体膜２４ｂの成膜温度が高いと、既述のように第１導電膜２３中のプラチナと第１強誘電体膜２４ｂ中の鉛とが反応し、後述の結晶化アニールを第１強誘電体膜２４ｂに施しても、第１強誘電体膜２４ｂのスイッチング電荷量が低下する恐れがある。
そのため、第１強誘電体膜２４ｂの成膜温度はなるべく低く、例えば８０℃以下とするのが好ましく、本実施形態では室温で第１強誘電体膜２４ｂを形成する。
このように低温で第１強誘電体膜２４ｂを形成することが可能な成膜方法としては、スパッタ法の他にゾル・ゲル法もあり、このゾル・ゲル法で第１強誘電体膜２４ｂを形成してもよい。
一方、MOCVD法では、PZT膜の成膜時に、基板温度を６２０℃程度の高温にする必要がある。従って、MOCVD法で第１強誘電体膜２４ｂを形成すると、上記した鉛とプラチナとの反応により、スイッチング電荷量等の第１強誘電体膜２４ｂの強誘電体特性が劣化してしまう。
これらより、第１強誘電体膜２４ｂの成膜方法としては、基板加熱が不要なスパッタ法又はゾル・ゲル法を用いるのが好ましく、基板加熱を必要とするMOCVD法は好ましくない。
ここで、スパッタ法には、第１強誘電体膜２４ｂを低温で成膜できるという利点の他に、第１強誘電体膜２４ｂに添加元素を微量にドープするのが容易であるという利点もある。
この利点を活かし、第１強誘電体膜２４ｂの成膜時に、ランタン、カルシウム、ストロンチウム、及びニオブのいずれかを０．１〜５mol%の濃度でPZTに添加するのが好ましい。これらの元素がドープされた第１強誘電体膜２４ｂを後述のキャパシタに適用することで、キャパシタの耐疲労特性やインプリント特性の向上、リーク電流の低減、及び動作電圧の低電圧化等の効果を得ることができる。
本実施形態では、カルシウム、ランタン、及びストロンチウムをそれぞれ５mol%、２mol%、及び２mol%の濃度でPZTにドープすることで、第１強誘電体膜２４ｂのスイッチング電荷量を高める。なお、ランタンがドープされたPZTはPLZTと書かれることもある。
また、第１強誘電体膜２４ｂの材料は、ABO3型ペロブスカイト構造（A＝Bi、Pb、Ba、Sr、Ca、Na、K、及び希土類元素のいずれか一つ、B＝Ti、Zr、Nb、Ta、W、Mn、Fe、Co、及びCrのいずれか一つ）を有する強誘電性材料であればPZTに限定されない。
そのような強誘電性材料としてはBLT((Bi,La)4Ti3O12)等がある。
更に、(Bi1-xRx)Ti3O12（Rは希土類元素で０＜x＜１）、SrBi2Ta2O9(SBT)、及びSrBi4Ti4O15等のBi層状構造化合物も、結晶の一単位としてみればABO3型ペロブスカイト構造となるため、第１強誘電体膜２４ｂの構成材料として適用し得る。
ところで、このようにスパッタ法で形成された第１強誘電体膜２４ｂは結晶化していないので、このままでは残留分極電荷量が小さく、キャパシタ誘電体として使用することができない。
そこで、次の工程では、図９（ｂ）に示すように、アニールにより第１強誘電体膜２４ｂを結晶化させ、PZTの配向の向きをその分極量が最も大きくなる（１１１）方向にする。このようなアニールは結晶化アニールとも呼ばれる。
結晶化アニールの条件は特に限定されないが、本実施形態では、酸素とアルゴンとの混合雰囲気中において、基板温度を５５０℃〜８００℃、例えば５８０℃とし、熱処理時間を３０秒〜１２０秒、例えば９０秒とする。また、酸素の流量は０〜２５sccmとされ、アルゴンの流量は２０００sccmとされる。
結晶化アニールの最適な基板温度は第１強誘電体膜２４ｂの材料に依存する。例えば、PZTや、添加元素が微量ドープされたPZTで第１強誘電体膜２４ｂを構成する場合は、６００℃以下の基板温度にするのが好ましい。また、BLTで第１強誘電体膜２４ｂを構成する場合は７００℃以下、SBTで構成する場合は８００℃以下の基板温度とするのが好ましい。
なお、結晶化アニールによるPZT膜の配向の向きは、PZT膜のスパッタ時の成膜温度に依存する。例えば、PZT膜の成膜温度が８０℃より高いと、結晶化アニール後のPZT膜が（１０１）方向に配向し、大きな分極量が得られる（１１１）方向に配向し難くなる。
そのため、分極量を大きくするという観点からも、PZTよりなる第１強誘電体膜２４は基板温度を８０℃以下、例えば室温（２０℃）とするスパッタ法により形成するのが好ましい。
また、既述のように、導電性拡散防止膜２２を（１１１）方向に配向させたことで、その上の第１導電膜２３も（１１１）方向に配向している。このように下地の第１導電膜２３が（１１１）方向に配向しているので、この結晶化アニールによって第１強誘電体膜２４ｂの配向が（１１１）方向に揃い易くなる。
ところで、このような結晶化アニールにより、第１強誘電体膜２４ｂを構成するABO3型ペロブスカイト構造の強誘電体材料のうち、Aサイトの原子は第１強誘電体膜２４の下方に熱拡散しようとする。例えば、第１強誘電体膜２４ｂとして上記のようにPZT膜を採用する場合は、鉛原子が熱拡散しようとすることになる。
第１強誘電体膜２４ｂの下に形成された第１導電膜２３は、プラチナやパラジウムで構成されるが、これらの材料は鉛等のAサイトの原子を通し易い性質があるため、結晶化アニールによって第１導電膜２３中に鉛原子が拡散することになる。
ところが、本実施形態では、第１導電膜２３の下に導電性拡散防止膜２２を設けたので、鉛原子の拡散は導電性拡散防止膜２２によりブロックされる。
その結果、導電性酸素バリア膜１７と導電性拡散防止膜２２との界面に鉛原子が熱拡散せず、該界面には鉛が存在しないことになる。よって、図５に示したような、導電性酸素バリア膜１７と鉛とが反応することに起因した第１導電膜２３の膜剥がれや膜の膨張を防止することが可能となる。
次に、図１０（ａ）に示すように、MOCVD法により第１強誘電体膜２４ｂの上にPZT膜を約８０nmの厚さに形成し、このPZT膜を第２強誘電体膜２４ｃとする。MOCVD法で形成された第２強誘電体膜２４ｃは、成膜の時点で既に結晶化しており、その配向の向きが（１１１）方向に揃っているため、第２強誘電体膜２４ｃを結晶化させるための結晶化アニールは不要である。
また、スパッタ法とは異なり、MOCVD法においてランタン、カルシウム、ストロンチウム、及びニオブ等の添加元素をPZTに添加すると、キャパシタのスイッチング電荷量Ｑｓｗが著しく低下してしまう。よって、MOCVD法では、これらの元素をPZTに添加せず、純粋なPZTで第２強誘電体膜２４ｃを構成するのが好ましい。
そのMOCVD法は次のようにして行われる。
まず、不図示の反応容器内のサセプタ上にシリコン基板１を載せる。
次いで、反応容器内に流量が２slmの酸素を導入すると共に、シリコン基板１を昇温し、基板温度を６２０℃程度に安定させる。
このように酸素雰囲気中で昇温しても、第１導電膜２３の上面が第１強誘電体膜２４ｂで覆われているため、第１導電膜２３が異常酸化することは無い。従って、第１導電膜２３の異常酸化に起因するPZT膜の表面の荒れや、PZT膜の配向の変動を抑えることができる。
そして、気化されたTHF溶媒を反応容器に導入する。これにより、第１強誘電体膜２４ｂは溶媒ガスの雰囲気に曝されることになる。
このように、原料ガスの供給前に溶媒ガスを供給することで、気化器や配管等で原料ガスが固化するのを防止でき、配管詰まり等を回避することができる。なお、THFに代えて、気化した酢酸ブチルを溶媒ガスとして用いてもよい。
更に、Pb、Zr、及びTiの各液体原料を気化器において気化して原料ガスを作製し、各原料ガスを反応容器内に導入することで、PZT膜の成膜を開始する。
ここで、各液体原料は、例えば、Pb(DPM)2（化学式Pb(C11H19O2)2)）、Zr(dmhd)4（化学式Zr(C9H15O2)4）、及びTi(O−iOr)2(DPM)2（化学式Ti(C3H7O)2(C11H19O2)2）のそれぞれをTHF(Tetra Hydro Furan: C4H8O)溶媒中にいずれも０．３mol／lの濃度で溶解することで作製され得る。また、気化された原料ガスの流量は特に限定されないが、本実施形態では、上記各液体原料を気化器にそれぞれ０．３２６ml／分、０．２００ml／分、及び０．２００ml／分の流量で供給して気化させることにより、Pb、Zr、及びTiの原料ガスを得る。
そして、圧力が６６５Pa（５Torr）の下で、このような状態を約６２０秒間維持することにより、上記したPZT膜が８０nmの厚さに形成される。
このように、MOCVDにより第２強誘電体膜２４ｃを形成する際には、シリコン基板１が６２０℃程度の高温に加熱される。しかし、第２強誘電体膜２４ｃの下に予め第１強誘電体膜２４ｂを形成してあるため、第２強誘電体膜２４ｃ中の鉛原子が熱によって第１導電膜２３に至るのが第１強誘電体膜２４ｂにより阻止されるので、上記の鉛と第１導電膜２３中のプラチナとの反応が抑えられ、第２強誘電体膜２４ｃのスイッチング電荷量等の強誘電体特性が劣化するのを防止できる。
以上により、第１、第２強誘電体膜２４ｂ、２４ｃで構成される強誘電体膜２４が第１導電膜２３の上に形成されたことになる。
MOCVD法で形成された第２強誘電体膜２４ｃは、高集積化のためにその膜厚を薄くしてもスイッチング電荷量Ｑｓｗが低下し難いので、このような二層構造の強誘電体膜２４は高集積化に有利である。
ここで、第１強誘電体膜２４ｂの膜厚については、第２強誘電体膜２４ｃよりも薄くし、高集積化に有利なMOCVD法で形成された第２強誘電体膜２４ｃが強誘電体膜２４の大半を占めるようにするのが好ましい。
但し、高集積化を図る必要が無い場合は、スパッタ法又はゾル・ゲル法で形成された単層のPZT膜を強誘電体膜２４としてもよい。既述のように、スパッタ法及びゾル・ゲル法では、MOCVD法と比較して低温でPZT膜を形成することができるので、熱による鉛原子の拡散を防止する役割を果たす第１強誘電体膜２４ｂは不要となり、これらの成膜方法で形成された単層のPZT膜を強誘電体膜２４としても、強誘電体膜２４の強誘電体特性は劣化しない。
このように、スパッタ法及びゾル・ゲル法で強誘電体膜２４を形成する場合は、PZTを結晶化させるための結晶化アニールを強誘電体膜２４に対して行うことになる。この結晶化アニールの際、強誘電体膜２４を構成するAサイトの原子が既述のように下方に熱拡散するが、導電性拡散防止膜２２によりその熱拡散がブロックされ、第１導電膜２３の膜剥がれが防止される。
続いて、図１０（ｂ）に示すように、シリコン基板１を加熱しながら強誘電体膜２４の上に第１導電性酸化金属膜２５ｄとしてスパッタ法で酸化イリジウム（IrOx）膜を厚さ約５０nmに形成する。なお、このようにシリコン基板１を加熱するスパッタ法で形成された酸化イリジウム膜は、結晶化のためのプロセスを行わなくても、成膜の時点で既に結晶化している。
その第１導電性酸化金属膜２５ｄの成膜条件は特に限定されない。本実施形態では、基板温度を３００℃にすると共に、流量が１４０sccmの酸素と流量が６０sccmのアルゴンガスとの混合ガスをスパッタガスとして用い、更にスパッタパワーを１kWとする。
ここで、強誘電体膜２４は、第１導電性酸化金属膜２５ｄをスパッタ法で形成した際に、スパッタガスによってダメージを受けていると共に膜中の酸素濃度が欠乏し、その強誘電体特性が劣化している恐れがある。
そこで、上記の第１導電性酸化金属膜２５ｄを形成した後に、アルゴンと酸素との混合雰囲気中でRTAを行うことにより、スパッタにより受けた強誘電体膜２４のダメージを回復させると共に、第１強誘電体膜２４の酸素欠損を補償する。
このRTAの条件は特に限定されない。本実施形態では、基板温度を７２５℃にし、処理時間を６０秒とする。また、アルゴンと酸素の流量をそれぞれ２０００sccm、２０sccmとする。
ここで、第１導電性酸化金属膜２５ｄが成膜の時点で結晶化しているため、その結晶粒を反映して第１導電性酸化金属膜２５ｄと強誘電体膜２４との界面には凹凸が形成されているが、このRTAによってその凹凸が平坦化されるという利点も得られる。
そのようなRTAでは、第１強誘電体膜２４を構成するAサイトの原子、即ち鉛原子が下方に熱拡散する。しかし、既述のように、導電性拡散防止膜２２によりその熱拡散が阻止され、鉛と導電性酸素バリア膜１７との反応によって第１導電膜２３に膜剥がれや膜の膨張が発生することは無い。
次に、基板温度を室温に維持しながら、スパッタ法により第１導電性酸化金属膜２５ｄの上に第２導電性酸化金属膜２５ｅとして酸化イリジウム膜を厚さ約１００〜３００nm、例えば２００nmに形成する。その第２導電性酸化金属膜２５ｅは、圧力が０．８Paのアルゴン雰囲気中、スパッタパワーを１．０kWにし、成膜時間を７９秒とすることで形成される。
ここで、高い成膜温度で結晶化された第１導電性酸化金属膜２５ｄとは異なり、基板温度を室温とするスパッタ法で形成された第２導電性酸化金属膜２５ｅはアモルファス状態になる。
ところで、上記した酸化イリジウムのスパッタでは、イリジウムターゲットから飛来したイリジウム原子がスパッタ雰囲気中で酸化されることで基板上に酸化イリジウムが堆積する。そのため、堆積した酸化イリジウムの中には、雰囲気中における酸化が不十分なものも含まれ、酸化イリジウム膜全体としては化学量論組成（IrO2）よりも酸素が少ない状態になり易い。
ところが、第２導電性酸化金属膜２５ｅにおいて酸素が不足すると、第２導電性酸化金属膜２５ｅの触媒作用が高まるため、外部の水分が第２導電性酸化金属膜２５ｅに触れて水素が発生するようになる。水素は、強誘電体膜２４を還元してその強誘電体特性を劣化させるという問題があるため、FeRAMの製造工程では水素の発生を極力抑える必要がある。
従って、水素の発生を防止するという観点からすると、第２導電性酸化金属膜２５ｅの酸素含有量は、第１導電性酸化金属膜２５ｄの酸素含有量よりも多いのが好ましい。
そこで、本実施形態では、第２導電性酸化金属膜２５ｅの成膜時に、第１導電性酸化金属膜２５ｄの成膜時よりも酸素の流量比を多くすることで、酸化イリジウムの組成を化学量論組成（IrO2）に近づけ、第２導電性酸化金属膜２４ｅの触媒作用を抑えるようにする。
このような第２導電性酸化金属膜２５ｅと第１導電性酸化金属膜２５ｄにより、図示のように導電性酸化金属膜２５ｂが構成される。
なお、第１、第２導電性酸化金属膜２５ｄ、２５ｅの構成材料は酸化イリジウムに限定されない。第１、第２導電性酸化金属膜２５ｄ、２５ｅは、イリジウム、ルテニウム、ロジウム、レニウム、オスミウム、及びパラジウムのいずれかの酸化物で構成され得る。更に、これらの酸化物を積層して導電性酸化金属膜２５ｂとしてもよい。
続いて、図１１（ａ）に示すように、導電性酸化金属膜２５ｂの上に、導電性向上膜２５ｃとしてイリジウム膜をスパッタ法により厚さ５０nm〜１００nmに形成する。そのスパッタ法は、圧力が１Paのアルゴン雰囲気中で行われ、１．０kWのスパッタパワーがスパッタ雰囲気に投入される。
導電性向上膜２５ｃは、その下の導電性酸化金属膜２５ｂと共に第２導電膜２５を構成し、導電性酸化金属膜２５ｂだけでは不足しがちな第２導電膜２５の導電性を補う役割を担う。更に、導電性向上膜２５ｃは、その材料であるイリジウムが水素に対するバリア性に富むため、外部の水素をブロックして強誘電体膜２４の劣化を防止する役割も担う。
なお、イリジウム膜に代えて、ルテニウム膜、ロジウム膜、及びパラジウム膜のいずれかを導電性向上膜２５ｃとして形成してもよい。
この後に、シリコン基板１の背面を洗浄する。
次に、図１１（ｂ）に示すように、第２導電膜２５の上にスパッタ法により窒化チタン膜を形成し、その窒化チタン膜を第１マスク材料層２６とする。
更に、TEOSガスを使用するプラズマCVD法を用いて、第１マスク材料層２６の上に第２マスク材料層２７として酸化シリコン膜を形成する。
次いで、図１２（ａ）に示すように、第２マスク材料層２７を島状にパターニングすることにより第２ハードマスク２７ａを形成する。
次に、図１２（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、第２ハードマスク２７ａをマスクにして第１マスク材料層２６をエッチングすることにより第１ハードマスク２６ａを形成する。
次いで、第１、第２ハードマスク２６ａ、２７ａで覆われていない部分の各膜２２〜２５をドライエッチングする。
これにより、第１導電膜２３、強誘電体膜２４、及び第２導電膜２５はそれぞれ下部電極２３ａ、キャパシタ誘電体膜２４ａ、及び上部電極２５ａとなり、これらによって強誘電体キャパシタQが構成される。また、このドライエッチングにより、導電性拡散防止膜２２は下部電極２３ａと同じ平面形状である島状にパターニングされる。
そのドライエッチングのガスは特に限定されないが、導電性拡散防止膜２２、第１導電膜２３、及び第２導電膜２５に対するエッチングガスとしてはHBrと酸素との混合ガスが使用される。一方、強誘電体膜２４に対するエッチングガスとしては塩素とアルゴンとの混合ガスが使用される。なお、これらのガスにC4F8ガスを添加してもよい。
また、この導電性拡散防止膜２２用のエッチングガスに対して導電性酸素バリア膜１７はエッチング耐性を有するので、キャパシタQを形成した後でも導電性密着膜１６の全面に導電性酸素バリア膜１７は残存する。
このようにして形成されたキャパシタQは、導電性拡散防止膜２２、導電性酸素バリア膜１７、導電性密着膜１６、及び第３導電性プラグ３６ａを介して第１導電性プラグ３２ａと電気的に接続される。
続いて、図１３（ａ）に示すように、過酸化水素（H2O2）、アンモニア、及び水の混合溶液をエッチング液として用い、酸化シリコンよりなる第２ハードマスク２７ａをウエットエッチングにより除去する。なお、ドライエッチングにより第２ハードマスク２７ａを除去してもよい。
次に、図１３（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、第１ハードマスク２６ａをマスクとして用いながら、導電性密着膜１６と導電性酸素バリア膜１７とをエッチングし、これらの膜をキャパシタQの下にのみ残す。このエッチングはドライエッチングにより行われ、そのエッチングガスとしては例えばアルゴンと塩素との混合ガスが使用される。
また、このエッチングガスに対し第１ハードマスク２６ａもエッチングされるため、エッチングの終了時には第１ハードマスク２６ａは除去され、上部電極２５ａの上面が露出する。
続いて、図１４（ａ）に示すように、キャパシタQを覆うアルミナ（Al2O3）膜を厚さ約２０nmに形成し、そのアルミナ膜を第１キャパシタ保護絶縁膜３９とする。第１キャパシタ保護絶縁膜３９を構成するアルミナは、水素の透過防止能力に優れているため、外部の水素はこの第１キャパシタ保護絶縁膜３９によってブロックされ、水素によるキャパシタ誘電体膜２４ａの劣化を防止することができる。
ここで、キャパシタ誘電体膜２４ａは、キャパシタQを形成する際のドライエッチング（図１２（ｂ）参照）や、スパッタ法による第１キャパシタ保護絶縁膜３９の成膜によってダメージを受けている。
そこで、このダメージからキャパシタ誘電体膜２４ａを回復させる目的で、図１４（ｂ）に示すように、酸素含有雰囲気中においてキャパシタ誘電体膜２４ａに対して回復アニールを施す。この回復アニールの条件は特に限定されないが、本実施形態では、炉内において基板温度を５５０℃〜７００℃、例えば６５０℃とし、約６０分間行われる。
続いて、図１５（ａ）に示すように、第１キャパシタ保護絶縁膜３９の上に、CVD法によりアルミナ膜を厚さ約２０nmに形成し、このアルミナ膜を第２キャパシタ保護絶縁膜４０とする。
次に、図１５（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、TEOSガスを反応ガスとするプラズマCVDにより、第２キャパシタ保護絶縁膜４０の上に第２層間絶縁膜４１として酸化シリコン膜を形成する。その反応ガスには、酸素ガスとヘリウムガスも含まれる。また、第２層間絶縁膜４１の膜厚は特に限定されないが、本実施形態では、シリコン基板１の平坦面上での厚さを１５００nmとする。
なお、酸化シリコン膜に代えて、絶縁性の無機膜を第２層間絶縁膜４１として形成してもよい。
その後に、CMP法により第２層間絶縁膜４１の表面を研磨して平坦化する。
更に、第２層間絶縁膜４１に対する脱水処理として、第２層間絶縁膜４１の表面をN2Oプラズマに曝す。このN2Oプラズマにより、第２層間絶縁膜４１内に残留する水分が除去されると共に、第２層間絶縁膜４１への水分の再吸収が防止される。
なお、この脱水処理としてN2プラズマ処理を行ってもよい。
続いて、第２層間絶縁膜４１の上に、スパッタ法により平坦なアルミナ膜を厚さ約２０nm〜１００nmに形成し、そのアルミナ膜を第３キャパシタ保護絶縁膜４２とする。この第３キャパシタ保護絶縁膜４２は、平坦化された第２層間絶縁膜４１上に形成されるため優れたカバレッジ特性が要求されず、上記のように安価なスパッタ法で形成される。但し、第３キャパシタ保護絶縁膜４２の成膜方法はスパッタ法に限定されず、CVD法であってもよい。
その後に、図１６（ａ）に示すように、TEOSガスを使用するプラズマCVD法を用いて、第３キャパシタ保護絶縁膜４２の上に、キャップ絶縁膜４３として酸化シリコン膜を３００nm〜５００nm程度の厚さに形成する。なお、このキャップ絶縁膜４３として、酸窒化シリコン膜又は窒化シリコン膜を形成してもよい。
次に、図１６（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、第１〜第３キャパシタ保護絶縁膜３９、４０、４２、第２層間絶縁膜４１、キャップ絶縁膜４３をパターニングすることにより、上部電極２５ａ上のこれらの膜に第２ホール４１ａを形成する。
次いで、ここまでの工程でキャパシタ誘電体膜２４ａが受けたダメージを回復させるため、不図示の炉内にシリコン基板１を入れ、酸素雰囲気中で基板温度を５５０℃とする回復アニールを約４０分間行う。
次に、第２導電性プラグ３２ｂの上の第１〜第３キャパシタ保護絶縁膜３９、４０、４２、第２層間絶縁膜４１、キャップ絶縁膜４３、下地絶縁膜１５、及び酸化防止絶縁膜１４をパターニングして、これらの膜に第３ホール４１ｂを形成する。
なお、このパターニングの際、第２ホール４１ａは、レジストパターンで覆われており、そのレジストパターンによってエッチング雰囲気から保護されている。
ここで、もし、これらのホール４１ａ、４１ｂを同時に形成しようとすると、深い第３ホール４１ｂが開口されるまで第２ホール４１ａ内の上部電極２５ａが長時間にわたってエッチング雰囲気に曝され、キャパシタ誘電体膜２４ａが劣化するという問題が発生する。
本実施形態では、上記のように深さの異なる第２、第３ホール４１ａ、４１ｂを別々に形成するので、このような問題を回避することができる。
更に、第２ソース／ドレイン領域８ｂ上の第２導電性プラグ３２ｂは、本工程が終了するまで、酸化防止絶縁膜１４によって覆われているので、第２導電性プラグ３２ｂを構成するタングステンが酸化してコンタクト不良を起こすのが防止される。
続いて、キャップ絶縁膜４３上と第２、第３ホール４１ａ、４１ｂ内に、グルー膜としてスパッタ法によりチタン膜と窒化チタン膜とをこの順に形成する。
なお、窒化チタン膜についてはMOCVD法で形成してもよい。その場合、窒化チタン膜から炭素を除去するため、窒素と水素とをプラズマ化してなる雰囲気中で窒化チタン膜をアニールするのが好ましい。このように水素含有雰囲気中でアニールを行っても、上部電極２５ａの最上層に形成されたイリジウムよりなる導電性向上膜２５ｃ（図１１（ａ）参照）が水素をブロックするので、水素によって導電性酸化金属膜２５ｂが還元されることは無い。
更に、CVD法によりグルー膜の上にタングステン膜を形成し、このタングステン膜で第２、第３ホール４１ａ、４１ｂを完全に埋め込む。
そして、キャップ絶縁膜４３上の不要なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を第２、第３ホール４１ａ、４１ｂ内にのみ第４、第５導電性プラグ４７ａ、４７ｂとして残す。
これらのプラグのうち、第４導電性プラグ４７ａは、キャパシタQの上部電極２５ａと電気的に接続される。一方、第５導電性プラグ４７ｂは、第２導電性プラグ３２ｂに電気的に接続され、その第２導電性プラグ３２ｂと共にビット線の一部を構成する。
その後に、図１７に示すように、キャップ絶縁膜４３と各導電性プラグ４７ａ、４７ｂのそれぞれの上にスパッタ法で金属積層膜を形成し、この金属積層膜をパターニングして金属配線４９ａとビット線用の導電性パッド４９ｂとを形成する。
その金属積層膜として、厚さ６０nmのチタン膜、厚さ３０nmの窒化チタン膜、厚さ３６０nmの銅含有アルミニウム膜、厚さ５nmのチタン膜、及び厚さ７０nmの窒化チタン膜をこの順に形成する。
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
上記した本実施形態によれば、図１７に示したように、導電性酸素バリア膜１７と下部電極２３ａとの間に導電性拡散防止膜２２を形成した。そのため、第１導電膜２３の形成後に行われるアニール、例えば第１強誘電体膜２４ｂに対する結晶化アニールや、上部電極２５ａを構成する第１導電性酸化金属膜２５ｄに対するアニールを行っても、強誘電体膜２４中の鉛原子の熱拡散が導電性拡散防止膜２２によってブロックされる。その結果、鉛原子が導電性酸素バリア膜１７にまで到達せず、鉛原子と導電性酸素バリア膜１７との反応によって発生する第１導電膜２３の膜剥がれと膨張とが防止され、半導体装置の歩留まりを向上させることが可能となる。
ここで、導電性拡散防止膜２２の材料は、強誘電体膜２４のAサイトの元素、すなわち鉛原子の拡散を防止することが可能であれば、窒化チタンのような導電性金属窒化物に限定されない。
特に、イリジウムとルテニウムは鉛原子の拡散防止機能に優れているため、これらのいずれかを含む合金を導電性拡散防止膜２２の材料として採用し得る。この場合、導電性拡散防止膜２２は３０〜１００nm程度の厚さに形成すればよい。
ここで、厚さの下限を３０nmとしたのは、これよりも薄いと鉛原子に対するバリア性が低下するためである。また、厚さの上限を１００nmとしたのは、これよりも厚いと、図１２（ｂ）に示した導電性拡散防止膜２２のエッチングが難しくなるためである。
このように、イリジウムとルテニウムのいずれかを含む合金としては、例えば、タングステン、タンタル、プラチナ、ロジウム、レニウム、金、及びオスミウムのうちの少なくとも一つと、イリジウム又はルテニウムとの合金がある。
このうち、タングステンは、単体では非常に酸化され易い材料であるが、イリジウム又はルテニウムとの合金として用いると酸化され難くなるので、導電性拡散防止膜２２として使用しても特許文献６で懸念されるようなコンタクト不良等が発生し難くなる。
また、導電性拡散防止膜２２の材料として使用し得る導電性金属窒化物には、窒化チタンの他に、窒化ジルコニウム、窒化ハフニウム、窒化タンタル、窒化クロム、及び窒化ニオブがあり、これらのうちのいずれかで導電性拡散防止膜２２を構成し得る。
導電性金属窒化物により導電性拡散防止膜２２を構成する場合、その厚さが１０nmよりも薄いと鉛原子に対するバリア性が低下するので、１０nm以上の厚さに形成するのが好ましい。
なお、導電性拡散防止膜２２を酸化物で構成することも考えられる。しかし、酸化物で導電性拡散防止膜２２を構成すると、膜中の酸素によってその下の第３導電性プラグ３６ａが酸化してコンタクト不良が発生する恐れがある。従って、導電性拡散防止膜２２は、上記したようなイリジウムとルテニウムのいずれかを含む合金や、導電性金属窒化物等のように、キャパシタ誘電体膜２４ａの構成元素の拡散を防止する酸化物以外の導電性材料で構成するのが好ましい。
更に、導電性拡散防止膜２２と下部電極２３ａのそれぞれの膜厚については、本実施形態のように、下部電極２３ａの方が導電性拡散防止膜２２よりも厚いのが好ましい。これは、下部電極２３ａを厚く形成することで、導電性拡散防止膜２２との格子不整合に伴う下部電極２３ａの配向の乱れが下部電極２３ａの上面に現れ難くなり、キャパシタ誘電体膜２４ａの配向を（１１１）方向に揃え易くなるためである。
そして、導電性拡散防止膜２２の材料として、キャパシタ誘電体膜２４ａと同じ（１１１）配向を持つ窒化チタンのような導電性結晶材料を用いることで、分極量が最も大きくなる（１１１）方向にキャパシタ誘電体膜２４ａを良好に配向させることができる。
また、キャパシタ誘電体膜２４ａについては、MOCVD法による第２強誘電体膜２４ｃの成膜前に、スパッタ法で第１強誘電体膜２４ｂを予め形成した。そのため、第２強誘電体膜２４ｃの成膜時に酸素雰囲気中でシリコン基板１を昇温しても、第１導電膜２２は異常酸化しない。
従って、第１導電膜２２の異常酸化に伴って発生する第２強誘電体膜２４ｃの表面荒れを防止でき、表面モフォロジーが滑らかな第２強誘電体膜２４ｃを形成することが可能となる。更に、上記の異常酸化が一因となって発生する第２強誘電体膜２４ｃの配向の変動も抑えられるため、FeRAMの量産に適した半導体装置の製造方法を提供することができる。
これらにより、本実施形態では、信頼性の高いキャパシタQを備えた半導体装置を提供することが可能となる。
（３）第２実施形態
図１８〜図２３は、本発明の第２実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において第１実施形態で説明した要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。
第１実施形態の図６（ｃ）の工程では、グルー膜３５とプラグ用導電膜３６とをCMP法により研磨することで第３導電性プラグ３６ａを形成した。
しかしながら、そのCMPで使用されるスラリに対し、グルー膜３５とプラグ用導電膜３６の研磨速度は下地の下地絶縁膜１５よりも速いので、CMPを終了した時点で第３導電性プラグ３６ａと下地絶縁膜１５のそれぞれの上面の高さを合わせるのは難しい。
そのため、実際には、図１８（ａ）に示されるように、上記のCMPの後には下地絶縁膜１５にリセス１５ｂが形成され、第３導電性プラグ３６ａの上面の高さが下地絶縁膜１５のそれよりも低くなる。そのリセス１５ｂの深さは２０〜５０nmであり、典型的には５０nm程度になる。
ところが、このようなリセス１５ｂが存在すると、下部電極２３ａとキャパシタ誘電体膜２４ａの配向が乱れ、キャパシタ誘電体膜２４ａの強誘電体特性が劣化するという問題が発生する。
この問題を解決するため、本実施形態では以下のような工程を行う。
まず、図１８（ｂ）に示すように、下地絶縁膜１５に対してアンモニアプラズマ処理を行い、下地絶縁膜１５の表面の酸素原子にNH基を結合させる。
このアンモニアプラズマ処理は、例えばシリコン基板１に対して約９mm（３５０mils）だけ離れた位置に対向電極を有する平行平板型のプラズマ処理装置が使用される。そして、２６６Pa（２Torr）の圧力下において基板温度を４００℃に保持しながら、チャンバ内にアンモニアガスを３５０sccmの流量で供給し、シリコン基板１側に１３．５６MHzの高周波電力を１００Wのパワーで、また上記の対向電極に３５０kHzの高周波電力を５５Wのパワーで６０秒間供給することにより処理が行われる。
次に、図１９（ａ）に示すように、下地絶縁膜１５と第３導電性プラグ３６ａの上に平坦化用導電膜５０としてチタン膜を１００〜３００nm、例えば約１００nmに形成し、この平坦化用導電膜５０でリセス１５ｂを完全に埋め込む。
この平坦化用導電膜５０の成膜条件は特に限定されないが、本実施形態では、シリコン基板１とチタンターゲットとの距離が６０mmに設定されたスパッタ装置を用い、圧力が０．１５Paのアルゴン雰囲気において、２．６kWのスパッタ用のDCパワーを３５秒間印加し、基板温度が２０℃の条件下において平坦化用導電膜５０を形成する。
また、平坦化用導電膜５０を形成する前に、アンモニアプラズマ処理（図１８（ｂ））により下地絶縁膜１５の表面の酸素原子にNH基を結合させておいたので、下地絶縁膜１５上に堆積したチタン原子は酸素原子に捕獲され難くい。その結果、チタン原子が下地絶縁膜１５の表面を自在に移動できるようになり、（００２）方向に強く自己組織化されたチタンよりなる平坦化用導電膜５０を形成することが可能となる。
なお、平坦化用導電膜５０はチタン膜に限定されず、タングステン膜、シリコン膜、及び銅膜のいずれかを平坦化用導電膜５０として形成してもよい。
その後に、平坦化用導電膜５０に対し、窒素雰囲気中で基板温度を６５０℃とするRTAを行うことで、チタンよりなる平坦化用導電膜５０を窒化して、（１１１）方向に配向した窒化チタンで平坦化用導電膜５０を構成する。
ここで、第３導電性プラグ３６ａの周囲の下地絶縁膜１５に既述のように形成されたリセス１５ｂを反映して、上記の平坦化用導電膜５０の上面には凹部が形成される。しかし、このような凹部が形成されていると、平坦化用導電膜５０の上方に後で形成される強誘電体膜の結晶性が劣化する恐れがある。
そこで、本実施形態では、図１９（ｂ）に示すように、CMP法により平坦化用導電膜５０の上面を研磨して平坦化し、上記した凹部を除去する。このCMPで使用されるスラリは特に限定されないが、本実施形態ではCabot Microelectronics Corporation製のSSW2000を使用する。
なお、CMP後の平坦化用導電膜５０の厚さは、研磨誤差に起因して、シリコン基板の面内や、複数のシリコン基板間でばらつく。そのばらつきを考慮して、本実施形態では、研磨時間を制御することにより、CMP後の平坦化用導電膜５０の厚さの目標値を５０〜１００nm、より好ましくは５０nmとする。
ところで、上記のように平坦化用導電膜５０に対してCMPを行った後では、平坦化用導電膜５０の上面付近の結晶が研磨によって歪んだ状態となっている。しかし、このように結晶に歪が発生している平坦化用導電膜５０の上方にキャパシタの下部電極を形成すると、その歪みを下部電極が拾ってしまって下部電極の結晶性が劣化し、ひいてはその上の強誘電体膜の強誘電体特性が劣化することになる。
このような不都合を回避するために、次の工程では、図２０（ａ）に示すように、平坦化用導電膜５０の上面をアンモニアプラズマに曝すことで、平坦化用導電膜５０の結晶の歪みがその上の膜に伝わらないようにする。
次に、図２０（ｂ）に示すように、上記のアンモニアプラズマ処理によって結晶の歪みが解消された平坦化用導電膜５０の上に、スパッタ法で導電性密着膜５１としてイリジウム膜を形成する。その導電性密着膜５１は、上下の膜同士の密着強度を高める膜として機能し、その厚さはなるべく薄く、例えば２０nm以下、より好ましくは５nm〜１０nmの厚さに形成するのが望ましい。
続いて、第１実施形態で説明した図７（ｂ）〜図１１（ａ）の工程を行うことにより、図２１（ａ）に示すように、各膜１６、１７、２２〜２５を積層する。
なお、この工程では、第１実施形態と同じように、導電性酸素バリア膜１７と第１導電膜２３との間に窒化チタンよりなる導電性拡散防止膜２２を形成する。これにより、PZTよりなる強誘電体膜２４中の鉛原子が熱拡散して導電性酸素バリア膜１７に至るのが防止され、鉛と導電性バリア膜１７とが反応することで発生する第１導電膜２３の膜剥がれを抑制することができる。
続いて、図１１（ｂ）及び図１２（ａ）で説明した工程を行うことにより、図２１（ｂ）に示すように、第２導電膜２５の上に第１マスク材料層２６と第２ハードマスク２７ａとを形成する。
次に、図２２（ａ）に示すように、第２ハードマスク２７ａをマスクにして第１マスク材料層２６をエッチングすることにより第１ハードマスク２６ａを形成する。
その後、第１、第２ハードマスク２６ａ、２７ａで覆われていない部分の第２導電膜２５、強誘電体膜２４、第１導電膜２３、及び導電性拡散防止膜２２をドライエッチングする。これにより、下部電極２５ａ、キャパシタ誘電体膜２４ａ、及び上部電極２３ａを備えたキャパシタQが形成されると共に、下部電極２５ａの下に導電性拡散防止膜２２が島状に残される。
そのエッチングでは、第１実施形態と同様に、第１導電膜２３、第２導電膜２５、及び導電性拡散防止膜２２に対するエッチングガスとしてHBrと酸素との混合ガスを使用し、強誘電体膜２４に対するエッチングガスとして塩素とアルゴンとの混合ガスを使用する。
続いて、図２２（ｂ）に示すように、過酸化水素、アンモニア、及び水の混合溶液をエッチング液とするウエットエッチングにより、酸化シリコンよりなる第２ハードマスク２７ａを除去する。なお、ドライエッチングにより第２ハードマスク２７ａを除去してもよい。
次に、図２３（ａ）に示す断面構造を得るまでの工程について説明する。
まず、第１ハードマスク２６ａをマスクとして用いながら、導電性拡散防止膜２２、導電性酸素バリア膜１７、下地導電膜１６、導電性密着膜５１、及び平坦化用導電膜５０をエッチングし、これらの膜をキャパシタQの下にのみ残す。このエッチングはドライエッチングにより行われ、そのエッチングガスとしては例えばアルゴンと塩素との混合ガスが使用される。
また、このエッチングガスに対し第１ハードマスク２６ａもエッチングされるため、エッチングの終了時には第１ハードマスク２６ａは除去され、上部電極２５ａの上面が露出する。
この後は、第１実施形態で説明した図１４（ａ）〜図１７の工程を行うことにより、図２３（ｂ）に示すような本実施形態に係る半導体装置の基本構造を完成させる。
以上説明した本実施形態によれば、図１９（ａ）を参照して説明したように、CMPにより第３導電性プラグ３６ａの周囲に発生したリセス１５ｂを平坦化用導電膜５０で埋め込み、更にCMPによりその平坦化用導電膜５０を平坦化した。
これにより、平坦化導電膜５０の上方に形成される下部電極２３ａ（図２３（ｂ）参照）の平坦性が良好になり、下部電極２３ａの配向が良好になる。そして、下部電極２３ａの配向の作用によりキャパシタ誘電体膜２４ａの配向も向上し、スイッチング電荷量等のキャパシタ誘電体膜２４ａの強誘電体特性が高められる。
しかも、第１実施形態と同様に、導電性酸素バリア膜１７と第１導電膜２３との間に導電性拡散防止膜２２を配したので、キャパシタQの形成時に加わる熱によって強誘電体膜２４中の鉛原子が導電性酸素バリア膜１７に拡散するのが防がれ、鉛と導電性酸素バリア膜１７との化学反応によって第１導電膜２３に膜剥がれや膜の膨張が生じるのを抑制することが可能となる。
（４）第３実施形態
図２４は、本実施形態に係る半導体装置の断面図である。
本実施形態が第２実施形態と異なる点は、本実施形態では図１９（ｂ）のCMP工程において下地絶縁膜１５の上面から平坦化用導電膜５０を除去し、リセス１５ｂ内の第３導電性プラグ３６ａ上にのみ平坦化用導電膜５０を残す点である。これ以外の点は、本実施形態も第２実施形態も同じである。
このようにCMPにより下地絶縁膜１５の上面から平坦化用導電膜５０を完全に除去しても、平坦化用導電膜５０の膜厚が薄いため、CMP時のオーバー研磨量は少なくて済み、リセス１５ｂ内に残された平坦化用導電膜５０の上面には凹部が殆ど形成されない。従って、平坦化用導電膜５０と下地絶縁膜１５のそれぞれの上面が平坦な連続面となるため、下部電極２３ａとキャパシタ誘電体膜２４ａの結晶性が良好になる。
しかも、本実施形態でも下部電極２３ａの下に導電性拡散防止膜２２を形成するため、PZTよりなるキャパシタ誘電体膜２４ａから導電性酸素バリア膜１７に鉛原子が熱拡散することによって起きる下部電極２３ａの膜剥がれや膜の膨張を防止できる。
（５）第４実施形態
図２５〜図３２は、本実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において、第１実施形態で説明した要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。
最初に、図２５（ａ）に示す断面構造を得るまでの工程について説明する。
まず、第１実施形態の図６（ａ）で説明した工程に従い、シリコン基板１の上にカバー絶縁膜１０と第１層間絶縁膜１１とを形成する。そして、これらの絶縁膜をパターニングすることにより、第１ソース／ドレイン領域８ａの上にコンタクトホールを形成する。
更に、このコンタクトホール内にグルー膜とタングステン膜とを順に形成した後、第１層間絶縁膜１１上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜をコンタクトホール内にのみ第１導電性プラグ３２ａとして残す。
次に、図２５（ｂ）に示すように、第１層間絶縁膜１１と第１導電性プラグ３２ａのそれぞれの上にチタン膜を厚さ約２０nmに形成し、このチタン膜を下地導電膜１６とする。
なお、この下地導電膜１６を形成する前に、第１層間絶縁膜１１と第１導電性プラグ３２ａのそれぞれの上面に対しアンモニアプラズマ処理を予め行ってもよい。このアンモニアプラズマ処理を行うことで、第１層間絶縁膜１１上に堆積したチタン原子が絶縁膜１１表面の酸素原子に捕獲され難くなるので、チタン原子が第１層間絶縁膜１１の表面を自在に移動できるようになり、（００２）方向に強く自己組織化したチタンよりなる下地導電膜１６を形成することが可能となる。
その後に、下地絶縁膜１６に対し、窒素雰囲気中において基板温度を６５０℃、処理時間を６０秒とするRTAを行う。これにより、チタンよりなる下地導電膜１６が窒化され、（１１１）方向に配向した窒化チタンで下地導電膜１６が構成されることになる。
更に、この下地導電膜１６の上に導電性酸素バリア膜１７として窒化チタンアルミニウム膜を反応性スパッタ法で１００nmの厚さに形成する。
次に、図２５（ｃ）に示す断面構造を得るまでの工程について説明する。
まず、第１実施形態と同じ成膜条件を採用して、スパッタ法により導電性酸素バリア膜１７の上にチタン膜を厚さ約５０nmに形成し、このチタン膜を導電性拡散防止膜２２とする。
更に、窒素雰囲気中におけるRTAにより導電性拡散防止膜２２中のチタンを窒化し、（１１１）方向に配向した窒化チタンで導電性拡散防止膜２２を構成する。そのRTAは、例えば基板温度を６５０℃にして行われる。
続いて、この導電性拡散防止膜２２の上に、第１導電膜２３としてスパッタ法によりプラチナ膜を厚さ約１００nmに形成する。
その後に、アルゴン雰囲気中で基板温度を６５０℃以上にするRTAを第１導電膜２３に対して６０秒間行う。このRTAにより、第１導電膜２３、導電性拡散防止膜２２、及び導電性酸素バリア膜１７のそれぞれの密着性が向上すると共に、第１導電膜２３の結晶性も改善される。
続いて、図２６（ａ）に示すように、第１導電膜２３の上にスパッタ法で第１強誘電体膜２４ｂとしてPZT膜を１nm〜５０nm程度の厚さに薄く形成する。なお、ゾル・ゲル法で第１強誘電体膜２４ｂを形成してもよい。
ここで、第１強誘電体膜２４ｂの電気的特性を向上させるために、第１強誘電体膜２４ｂを構成するPZTに、ランタン、カルシウム、ストロンチウム、及びニオブのいずれかを添加してもよい。
また、第１強誘電体膜２４ｂはPZTに限定されず、ABO3型ペロブスカイト構造（A＝Bi、Pb、Ba、Sr、Ca、Na、K、及び希土類元素のいずれか一つ、B＝Ti、Zr、Nb、Ta、W、Mn、Fe、Co、及びCrのいずれか一つ）を有する強誘電性材料、例えばBLT等で第１強誘電体膜２４ｂを構成してもよい。
更に、(Bi1-xRx)Ti3O12（Rは希土類元素で０＜x＜１）、SrBi2Ta2O9(SBT)、及びSrBi4Ti4O15等のBi層状構造化合物も、結晶の一単位としてみればABO3型ペロブスカイト構造となるため、第１強誘電体膜２４ｂの構成材料として適用し得る。
ここで、スパッタ法やゾル・ゲル法で形成された第１強誘電体膜２４ｂは成膜の時点では結晶化していない。
そこで、次の工程では、図２６（ｂ）に示すように、第１強誘電体膜２４ｂに対して結晶化アニールを行い、第１強誘電体膜２４中のPZTを結晶化させて（１１１）方向に配向させる。なお、この結晶化アニールの条件は、第１実施形態の図９（ｂ）で説明したのと同じなので、ここでは省略する。
続いて、図２７（ａ）に示すように、MOCVD法により第１強誘電体膜２４ｃの上にPZT膜を約８０nmの厚さに形成し、このPZT膜を第２強誘電体膜２４ｃとする。MOCVD法により第１強誘電体膜２４ｃの成膜条件としては、例えば、第１実施形態の図１０（ａ）で説明した条件を採用し得る。
そして、このようにして形成された各強誘電体膜２４ｃ、２４ｄにより強誘電体膜２４が構成される。
続いて、図２７（ｂ）に示すように、第１実施形態で説明した図１０（ｂ）の工程を行うことにより、いずれも酸化イリジウムよりなる第１導電性酸化金属膜２５ｄと第２導電性酸化金属膜２５ｅを強誘電体膜２４上に形成し、これらの膜を導電性酸化金属膜２５ｂとする。
更に、図２８（ａ）に示すように、第１実施形態におけるのと同じ成膜条件を採用して、導電性酸化金属膜２５ｂの上に導電性向上膜２５ｃとしてイリジウム膜をスパッタ法により厚さ５０nm〜１００nmに形成する。
そして、この導電性向上膜２５ｃと導電性酸化金属膜２５ｂとにより第２導電膜２５が構成されることになる。
次に、図２８（ｂ）に示すように、スパッタ法で第２導電膜２５の上に窒化チタンよりなる第１マスク材料層２６を形成する。
また、TEOSガスを使用するプラズマCVD法を用いて第１マスク材料層３６の上に酸化シリコン膜を形成し、その酸化シリコン膜をパターニングして第２ハードマスク２７ａを形成する。
続いて、図２９（ａ）に示すように、第２ハードマスク２７ａをマスクにして第１マスク材料層２６をエッチングすることにより第１ハードマスク２６ａを形成する。
次いで、第１、第２ハードマスク２６ａ、２７ａで覆われていない部分の第２導電膜２５、強誘電体膜２４、第１導電膜２３、及び導電性拡散防止膜２２をドライエッチングする。これにより、下部電極２３ａ、キャパシタ誘電体膜２４ａ、及び上部電極２５ａを備えたキャパシタQが形成されると共に、下部電極２３ａの下に導電性拡散防止膜２２が島状に残される。
なお、このドライエッチングの条件は、第１実施形態で図１２（ｂ）を参照して説明したので省略する。
また、上記のドライエッチングを行っても、導電性酸素バリア膜１７はエッチングされずに下地導電膜１６の全面に残存する。
次に、図２９（ｂ）に示すように、ウエットエッチング又はドライエッチングにより第２ハードマスク２７ａを除去する。ウエットエッチングの場合は、過酸化水素、アンモニア、及び水の混合溶液がエッチング液として用いられる。
続いて、図３０（ａ）に示す断面構造を得るまでの工程について説明する。
まず、第１ハードマスク２６ａをマスクにしながら、アルゴンと塩素との混合ガスをエッチングガスとして用い、下地導電膜１６と導電性酸素バリア膜１７とをドライエッチングし、これらの膜をキャパシタQの下にのみ残す。
なお、このエッチングガスに対し第１ハードマスク２６ａもエッチングされるため、エッチングの終了時には第１ハードマスク２６ａは除去され、上部電極２５ａの上面が露出する。
次に、図３０（ｂ）に示すように、水素等の還元性物質からキャパシタQを保護するために、シリコン基板１の上側全面に、第１キャパシタ保護絶縁膜３９としてアルミナ膜を厚さ約２０nmに形成する。
そして、キャパシタQを形成する際のドライエッチング（図２９（ａ）参照）や、スパッタ法による第１キャパシタ保護絶縁膜３９の成膜時にキャパシタ誘電体膜２４ａが受けたダメージを回復させるため、酸素含有雰囲気中においてキャパシタ誘電体膜２４ａに対して回復アニールを施す。この回復アニールの条件は、炉内において基板温度を５５０℃〜７００℃、例えば６５０℃とし、約６０分間行われる。
その後に、第１キャパシタ保護絶縁膜３９の上に、CVD法によりアルミナ膜を厚さ約２０nmに形成し、このアルミナ膜を第２キャパシタ保護絶縁膜４０とする。
次いで、図３１（ａ）に示すように、TEOSガスを反応ガスとするプラズマCVDにより、第２キャパシタ保護絶縁膜４０の上に第２層間絶縁膜４１として酸化シリコン膜を形成する。その反応ガスには、酸素ガスとヘリウムガスも含まれる。また、第２層間絶縁膜４１は、シリコン基板１の平坦面上で１５００nmの厚さを有する。
なお、酸化シリコン膜に代えて、絶縁性の無機膜を第２層間絶縁膜４１として形成してもよい。
その後に、CMP法により第２層間絶縁膜４１の表面を研磨して平坦化する。
次に、図３１（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、第２層間絶縁膜４１の表面をN2Oプラズマに曝すことにより、第２層間絶縁膜４１内に残留する水分を除去すると共に、第２層間絶縁膜４１への水分の再吸収を防止する。
なお、この脱水処理としてN2プラズマ処理を行ってもよい。
次いで、カバー絶縁膜１０、第１、第２層間絶縁膜１１、４１、及び第１、第２キャパシタ保護絶縁膜３９、４０をパターニングすることにより、第２ソース／ドレイン領域８ｂの上のこれらの絶縁膜に第１ホール４１ｃを形成する。
そして、この第１ホール４１ｃ内にグルー膜とタングステン膜とを順に形成した後、第２層間絶縁膜４１上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を第１ホール４１ｃ内にのみ第２導電性プラグ５４として残す。
その第２導電性プラグ５４は、ビット線の一部を構成し、第２ソース／ドレイン領域８ｂと電気的に接続される。
ところで、第２導電性プラグ５４は、酸化され易いタングステンを主にして構成されるため、プロセス中で酸化されるとコンタクト不良を起こし易い。
そこで、第２導電性プラグ５４の酸化を防止するため、第２層間絶縁膜４１と第２導電性プラグ５４のそれぞれの上面に酸窒化シリコン膜を厚さ約１００nmに形成し、この酸窒化シリコン膜を酸化防止絶縁膜５５とする。
次に、図３２（ａ）に示すように、第１、第２キャパシタ保護絶縁膜３９、４０、第２層間絶縁膜４１、及び酸化防止絶縁膜５５をパターニングすることにより、上部電極２５ａの上のこれらの絶縁膜に第２ホール４１ｄを形成する。
この第２ホール４１ｄを形成した後、ここまでの工程でキャパシタ誘電体膜２４ａが受けたダメージを回復させるため、酸素含有雰囲気中でアニールを行ってもよい。このようにアニールをしても、第２導電性プラグ５４の酸化は酸化防止絶縁膜５５によって防止される。
この後に、酸化防止絶縁膜５５をエッチバックして除去する。
続いて、図３３（ｂ）に示すように、第２層間絶縁膜４１と第２導電性プラグ５４のそれぞれの上面にスパッタ法で金属積層膜を形成し、この金属積層膜をパターニングして金属配線５７ａとビット線用の導電性パッド５７ｂとを形成する。
その金属積層膜は、例えば、厚さ６０nmのチタン膜、厚さ３０nmの窒化チタン膜、厚さ４００nmの銅含有アルミニウム膜、厚さ５nmのチタン膜、及び厚さ７０nmの窒化チタン膜をこの順に形成してなる。
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
上記した本実施形態では、第１実施形態の第３導電性プラグ３６ａや下地絶縁膜１５を形成しないので、第１実施形態と比較して工程の簡略化が図られる。
更に、第２ソース／ドレイン領域８ｂ上でビット線の一部を構成する第２導電性プラグ５４が一段しかないので、二段の導電性プラグ３２ｂ、４７ｂを形成する第１実施形態よりも簡単な構造となる。
しかも、第１実施形態と同様に、下部電極２３ａと導電性酸素バリア膜１７との間に導電性拡散防止膜２２を設けたので、キャパシタQの形成時にキャパシタ誘電体膜２４ａ中の鉛原子が熱拡散するのを導電性拡散防止膜２２により阻止することができ、鉛と導電性酸素バリア膜１７との化学反応に起因して発生する下部電極２３ａの膜剥がれと膜の膨張とを防止することが可能となる。
以下に、本発明の特徴を付記する。
（付記１） 半導体基板に形成された不純物拡散領域と、
前記半導体基板の上方に形成され、前記不純物拡散領域の上方にホールを備えた層間絶縁膜と、
前記ホール内に形成され、前記不純物拡散領域と電気的に接続された導電性プラグと、
前記導電性プラグ上とその周囲の前記層間絶縁膜上とに形成された導電性酸素バリア膜と、
前記導電性酸素バリア膜上に形成された導電性拡散防止膜と、
前記導電性拡散防止膜の上に形成され、プラチナ又はパラジウムが上面に表出する下部電極、強誘電体材料よりなるキャパシタ誘電体膜、及び上部電極を備えたキャパシタとを有し、
前記導電性拡散防止膜が、前記キャパシタ誘電体膜の構成元素の拡散を防止する酸化物以外の導電性材料よりなることを特徴とする半導体装置。
（付記２） 前記キャパシタ誘電体膜はABO3型ペロブスカイト構造（A＝Bi、Pb、Ba、Sr、Ca、Na、K、及び希土類元素のいずれか一つ、B＝Ti、Zr、Nb、Ta、W、Mn、Fe、Co、及びCrのいずれか一つ）を有し、
前記導電性拡散防止膜は、前記キャパシタ誘電体膜のAサイトの元素の拡散を防止することを特徴とする付記１に記載の半導体装置。
（付記３） 前記キャパシタ誘電体膜はPZTであり、
前記導電性拡散防止膜と前記導電性酸素バリア膜との界面に鉛が存在しないことを特徴とする付記２に記載の半導体装置。
（付記４） 前記導電性拡散防止膜を構成する前記導電性材料は、前記キャパシタ誘電体膜と同じ配向を持つ導電性結晶材料であることを特徴とする付記１に記載の半導体装置。
（付記５） 前記配向の向きは、（１１１）方向であることを特徴とする付記４に記載の半導体装置。
（付記６） 前記導電性拡散防止膜を構成する前記導電性材料は、イリジウム又はルテニウムを含む合金、又は、導電性金属窒化物であることを特徴とする付記３に記載の半導体装置。
（付記７） 前記合金は、タングステン、タンタル、プラチナ、ロジウム、レニウム、金、及びオスミウムのうちの少なくとも一つと、イリジウム又はルテニウムとの合金であることを特徴とする付記６に記載の半導体装置。
（付記８） 前記導電性金属窒化物は、窒化チタン、窒化ジルコニウム、窒化ハフニウム、窒化タンタル、窒化クロム、及び窒化ニオブのうちのいずれかであることを特徴とする付記６に記載の半導体装置。
（付記９） 前記下部電極は、前記導電性拡散防止膜よりも厚いことを特徴とする付記１に記載の半導体装置。
（付記１０） 前記キャパシタ誘電体膜は、ランタン、カルシウム、ストロンチウム、及びニオブのいずれかが添加元素としてドープされたPZTよりなる第１強誘電体膜と、該第１強誘電体膜の上に形成され、前記添加元素がドープされていないPZTよりなる第２強誘電体膜とを有することを特徴とする付記１に記載の半導体装置。
（付記１１） 前記第１強誘電体膜は、前記第２強誘電体膜よりも薄いことを特徴とする付記１０に記載の半導体装置。
（付記１２） 半導体基板に第１不純物拡散領域を形成する工程と、
前記半導体基板の上方に第１層間絶縁膜を形成する工程と、
前記第１不純物拡散領域の上方の前記第１層間絶縁膜に第１ホールを形成する工程と、
前記ホール内に、前記第１不純物拡散領域と電気的に接続された第１導電性プラグを形成する工程と、
前記第１層間絶縁膜と前記第１導電性プラグのそれぞれの上に導電性酸素バリア膜を形成する工程と、
前記導電性酸素バリア膜の上に導電性拡散防止膜を形成する工程と、
前記導電性拡散防止膜の上に、プラチナ又はパラジウムが上面に表出する第１導電膜を形成する工程と、
前記第１導電膜の上に強誘電体膜を形成する工程と、
前記強誘電体膜の上に第２導電膜を形成する工程と、
前記導電性拡散防止膜、前記第１導電膜、前記強誘電体膜、及び前記第２導電膜をパターニングすることにより、下部電極、キャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成すると共に、前記導電性拡散防止膜を前記下部電極の下に島状に残す工程と、
前記下部電極で覆われていない領域の前記導電性酸素バリア膜を除去する工程とを有し、
前記導電性拡散防止膜として、前記キャパシタ誘電体膜の構成元素の拡散を防止する酸化物以外の導電性材料よりなる膜を形成することを特徴とする半導体装置の製造方法。
（付記１３） 前記強誘電体膜を形成する工程は、
前記第１導電膜の上に、スパッタ法又はゾル・ゲル法により第１強誘電体膜を形成する工程と、
前記第１強誘電体膜をアニールして結晶化する工程と、
前記第１強誘電体膜の上にMOCVD法により第２強誘電体膜を形成し、該第２強誘電体膜と前記第１強誘電体膜とで前記強誘電体膜を構成する工程とを有することを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４） 前記第２強誘電体膜を形成する工程は、酸素含有雰囲気中で前記半導体基板を昇温した後、原料ガスの雰囲気中において前記第２強誘電体膜を形成することを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５） 前記半導体基板を昇温した後であって、前記第２強誘電体膜を形成する前に、溶媒ガスの雰囲気中に前記第１強誘電体膜を曝すことを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６） 前記キャパシタ誘電体膜として、ABO3型ペロブスカイト構造（A＝Bi、Pb、Ba、Sr、Ca、Na、K、及び希土類元素のいずれか一つ、B＝Ti、Zr、Nb、Ta、W、Mn、Fe、Co、及びCrのいずれか一つ）を有する膜を形成し、
前記導電性拡散防止膜として、前記キャパシタ誘電体膜のAサイトの元素の拡散を防止する膜を形成することを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１７） 前記第２導電膜を形成する工程は、
前記強誘電体膜の上に第１導電性酸化金属膜を形成する工程と、
前記第１導電性酸化金属膜に対してアニールを行う工程と、
前記アニールの後、前記第１導電性酸化金属膜の上に、該第１導電性酸化金属膜よりも酸素含有量が多い第２導電性酸化金属膜を形成する工程とを有することを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１８） 前記第１層間絶縁膜と前記第１導電性プラグの上に下地絶縁膜を形成する工程と、
前記第１導電性プラグの上の前記下地絶縁膜に第２ホールを形成する工程と、
前記第２ホールに、前記第１導電性プラグと電気的に接続された第２導電性プラグを形成する工程と、
前記第２導電性プラグと前記下地絶縁膜のそれぞれの上に平坦化用導電膜を形成する工程と、
前記平坦化用導電膜を平坦化する工程とを更に有し、
前記導電性酸素バリア膜を形成する工程において、前記平坦化された平坦化用導電膜の上に前記導電性酸素バリア膜を形成することを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１９） 前記平坦化用導電膜を平坦化する工程において、該平坦化用導電膜を研磨することにより、前記第２導電性プラグの上にのみ該平坦化用導電膜を残すことを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０） 前記半導体基板に第２不純物拡散領域を形成する工程と、
前記キャパシタを覆う第２層間絶縁膜を形成する工程と、
前記第２不純物拡散領域の上の前記第１層間絶縁膜及び前記第２層間絶縁膜に第３ホールを形成する工程と、
前記第３ホール内に、前記第２不純物拡散領域と電気的に接続された第３導電性プラグを形成する工程とを更に有することを特徴とする付記１２に記載の半導体装置の製造方法。
図１は、シリコンウエハの番号と、PZT膜の（１１１）配向の積分強度との関係を調査して得られたグラフである。 図２は、シリコンウエハの番号と、PZT膜の（２２２）配向率との関係を調査して得られたグラフである。 図３は、酸素雰囲気中で昇温した後に、イリジウム膜の上に形成されたPZT膜のSEM像を基にして描いた図である。 図４は、プラチナ膜上にPZT初期層を形成し、更にその上にMOCVD法でPZT膜を形成して得られたSEM像を基に描いた図である。 図５は、図４の構造に更に窒化チタンアルミニウムよりなる導電性酸素バリア膜１０７を形成してなるサンプルのSEM像を基にして描いた図である。 図６（ａ）〜（ｃ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１）である。 図７（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２）である。 図８（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その３）である。 図９（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その４）である。 図１０（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その５）である。 図１１（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その６）である。 図１２（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その７）である。 図１３（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その８）である。 図１４（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その９）である。 図１５（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１０）である。 図１６（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１１）である。 図１７は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１２）である。 図１８（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その１）である。 図１９（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その２）である。 図２０（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その３）である。 図２１（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その４）である。 図２２（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その５）である。 図２３（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その６）である。 図２４は、本発明の第３実施形態に係る半導体装置の断面図である。 図２５（ａ）〜（ｃ）は、本発明の第４実施形態に係る半導体装置の製造途中の断面図（その１）である。 図２６（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造途中の断面図（その２）である。 図２７（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造途中の断面図（その３）である。 図２８（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造途中の断面図（その４）である。 図２９（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造途中の断面図（その５）である。 図３０（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造途中の断面図（その６）である。 図３１（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造途中の断面図（その７）である。 図３２（ａ）、（ｂ）は、本発明の第４実施形態に係る半導体装置の製造途中の断面図（その８）である。
符号の説明
１…シリコン基板、２…素子分離絶縁膜、３…pウェル、４…ゲート絶縁膜、５…ゲート電極、６ａ、６ｂ…第１、第２ソース／ドレインエクステンション、７…絶縁性サイドウォール、８ａ、８ｂ…第１、第２ソース／ドレイン領域、１０…カバー絶縁膜、１１…第１層間絶縁膜、１４…酸化防止絶縁膜、１５…下地絶縁膜、１６…導電性密着膜、１７…導電性酸素バリア膜、２２…導電性拡散防止膜、２３…第１導電膜、２３ａ…下部電極、２４…強誘電体膜、２４ａ…キャパシタ誘電体膜、２４ｂ…第１強誘電体膜、２４ｃ…第２強誘電体膜、２５…第２導電膜、２５ａ…上部電極、２５ｂ…酸化金属膜、２５ｃ…導電性向上膜、２５ｄ…第１酸化金属膜、２５ｅ…第２酸化金属膜、２６…第１マスク材料層、２６ａ…第１ハードマスク、２７…第２マスク材料層、２７ａ…第２ハードマスク、３２ａ、３２ｂ…第１、第２導電性プラグ、３５…グルー膜、３６…プラグ用導電膜、３６ａ…第３導電性プラグ、３９…第１キャパシタ保護絶縁膜、４０…第２キャパシタ保護絶縁膜、４１…第２層間絶縁膜、４２…第３キャパシタ保護絶縁膜、４３…キャップ絶縁膜、４７ａ、４７ｂ…第４、第５導電性プラグ、４９ａ、５７ａ…金属配線、４９ｂ、５７ｂ…導電性パッド、５０…平坦化用導電膜、５１…導電性密着膜、５４…第２導電性プラグ、５５…酸化防止絶縁膜。

Claims (4)

  1. 半導体基板に第１不純物拡散領域を形成する工程と、
    前記半導体基板の上方に第１層間絶縁膜を形成する工程と、
    前記第１不純物拡散領域の上方の前記第１層間絶縁膜に第１ホールを形成する工程と、
    前記ホール内に、前記第１不純物拡散領域と電気的に接続された第１導電性プラグを形成する工程と、
    前記第１層間絶縁膜と前記第１導電性プラグのそれぞれの上に、材料として窒化チタンアルミニウム、酸窒化チタンアルミニウム、窒化タンタルアルミニウム、又は酸窒化タンタルアルミニウムのいずれかを用いた導電性酸素バリア膜を形成する工程と、
    前記導電性酸素バリア膜の上に導電性拡散防止膜を形成する工程と、
    前記導電性拡散防止膜の上に、プラチナ又はパラジウムが上面に表出する第１導電膜を形成する工程と、
    前記第１導電膜の上に、スパッタ法又はゾル・ゲル法により第１強誘電体膜を形成する工程と、
    前記第１強誘電体膜をアニールして結晶化する工程と、
    前記第１強誘電体膜の上にMOCVD法により第２強誘電体膜を形成する工程と、
    前記第２強誘電体膜の上に第２導電膜を形成する工程と、
    前記導電性拡散防止膜、前記第１導電膜、第１強誘電体膜、前記第２強誘電体膜、及び前記第２導電膜をパターニングすることにより、下部電極、キャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成すると共に、前記導電性拡散防止膜を前記下部電極の下に島状に残す工程と、
    前記下部電極で覆われていない領域の前記導電性酸素バリア膜を除去する工程とを有し、
    前記導電性拡散防止膜として、前記キャパシタ誘電体膜の構成元素の拡散を防止する導電性材料よりなる膜を形成することを特徴とする半導体装置の製造方法。
  2. 前記第２強誘電体膜を形成する工程は、酸素含有雰囲気中で前記半導体基板を昇温した後、原料ガスの雰囲気中において前記第２強誘電体膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記半導体基板を昇温した後であって、前記第２強誘電体膜を形成する前に、溶媒ガスの雰囲気中に前記第１強誘電体膜を曝すことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記導電性拡散防止膜を構成する前記導電性材料は、イリジウム又はルテニウムを含む合金、又は、窒化チタン、窒化ジルコニウム、窒化ハフニウム、窒化タンタル、窒化クロム、窒化ニオブのいずれかであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
JP2006308159A 2006-11-14 2006-11-14 半導体装置の製造方法 Expired - Fee Related JP5205741B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006308159A JP5205741B2 (ja) 2006-11-14 2006-11-14 半導体装置の製造方法
US11/938,958 US7763921B2 (en) 2006-11-14 2007-11-13 Semiconductor device and manufacturing method thereof
US12/818,279 US8110411B2 (en) 2006-11-14 2010-06-18 Semiconductor device and manufacturing method thereof
US13/343,195 US8367428B2 (en) 2006-11-14 2012-01-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006308159A JP5205741B2 (ja) 2006-11-14 2006-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008124329A JP2008124329A (ja) 2008-05-29
JP5205741B2 true JP5205741B2 (ja) 2013-06-05

Family

ID=39368440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006308159A Expired - Fee Related JP5205741B2 (ja) 2006-11-14 2006-11-14 半導体装置の製造方法

Country Status (2)

Country Link
US (3) US7763921B2 (ja)
JP (1) JP5205741B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964834B1 (ko) * 2005-09-01 2010-06-24 후지쯔 세미컨덕터 가부시키가이샤 강유전체 메모리 장치 및 그 제조 방법, 반도체장치의 제조방법
JP4320679B2 (ja) * 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US8153348B2 (en) * 2008-02-20 2012-04-10 Applied Materials, Inc. Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
JP2009200154A (ja) * 2008-02-20 2009-09-03 Toshiba Corp 半導体装置とその製造方法
JP5502302B2 (ja) 2008-09-26 2014-05-28 ローム株式会社 半導体装置およびその製造方法
JP5903578B2 (ja) 2010-01-21 2016-04-13 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜及び強誘電体膜の製造方法
KR101755643B1 (ko) 2010-12-15 2017-07-10 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
JP5834909B2 (ja) * 2011-12-28 2015-12-24 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2015133392A (ja) * 2014-01-10 2015-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP6402528B2 (ja) * 2014-08-07 2018-10-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US10224238B2 (en) * 2016-04-12 2019-03-05 Apple Inc. Electrical components having metal traces with protected sidewalls
CN112928116B (zh) 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
US11792996B2 (en) 2021-04-13 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-electrode interface structure for memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412051B2 (ja) 1993-05-14 2003-06-03 日本テキサス・インスツルメンツ株式会社 キャパシタ
JP2751864B2 (ja) 1995-04-14 1998-05-18 日本電気株式会社 酸素拡散バリア性電極とその製造方法
JP4299959B2 (ja) 2000-08-14 2009-07-22 株式会社東芝 半導体装置の製造方法
JP2002368200A (ja) * 2001-06-08 2002-12-20 Sony Corp 半導体記憶装置
JP4428500B2 (ja) 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法
JP2003051582A (ja) 2001-08-07 2003-02-21 Hitachi Ltd 半導体装置およびその製造方法
JP2003209179A (ja) 2002-01-15 2003-07-25 Fujitsu Ltd 容量素子及びその製造方法
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
KR100481853B1 (ko) * 2002-07-26 2005-04-11 삼성전자주식회사 확장된 플레이트 라인을 갖는 강유전체 메모리소자 및 그제조방법
JP3961399B2 (ja) 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
JP4421814B2 (ja) 2002-10-30 2010-02-24 富士通マイクロエレクトロニクス株式会社 容量素子の製造方法
KR20040070564A (ko) 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
JP2006135127A (ja) 2004-11-08 2006-05-25 Seiko Epson Corp 配線の形成方法、配線プラグの形成方法、強誘電体メモリの製造方法、及び強誘電体メモリ
JP4547238B2 (ja) 2004-11-16 2010-09-22 パナソニック株式会社 半導体記憶装置
JP2006253194A (ja) 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006278550A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
JP2006302975A (ja) * 2005-04-15 2006-11-02 Toshiba Corp 半導体装置及びその製造方法
JP4761946B2 (ja) * 2005-11-22 2011-08-31 株式会社東芝 不揮発性半導体記憶素子及びその製造方法並びに不揮発性半導体記憶素子を含む半導体集積回路装置

Also Published As

Publication number Publication date
US8367428B2 (en) 2013-02-05
US20100255611A1 (en) 2010-10-07
JP2008124329A (ja) 2008-05-29
US8110411B2 (en) 2012-02-07
US20120107963A1 (en) 2012-05-03
US20080111241A1 (en) 2008-05-15
US7763921B2 (en) 2010-07-27

Similar Documents

Publication Publication Date Title
JP5205741B2 (ja) 半導体装置の製造方法
JP5109341B2 (ja) 半導体装置とその製造方法
JP5251864B2 (ja) 半導体装置及びその製造方法
KR100774898B1 (ko) 반도체 장치의 제조 방법
JP5211558B2 (ja) 半導体装置の製造方法
JP4952148B2 (ja) 半導体装置及びその製造方法
JP4946214B2 (ja) 半導体装置の製造方法
JP4882548B2 (ja) 半導体装置及びその製造方法
JP2008124330A (ja) 半導体装置の製造方法
JP2007266429A (ja) 半導体装置及びその製造方法
JP5347381B2 (ja) 半導体装置の製造方法
JPWO2006103779A1 (ja) 半導体装置及びその製造方法
JP5211560B2 (ja) 半導体装置の製造方法および半導体装置
JP2008071826A (ja) 半導体装置及びその製造方法
JP4801078B2 (ja) 半導体装置の製造方法
JP2009105223A (ja) 半導体装置及びその製造方法
JP5007723B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP2007266023A (ja) 半導体装置、及び半導体装置の製造方法
JP5304810B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5205741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees