JP2003209179A - 容量素子及びその製造方法 - Google Patents
容量素子及びその製造方法Info
- Publication number
- JP2003209179A JP2003209179A JP2002006323A JP2002006323A JP2003209179A JP 2003209179 A JP2003209179 A JP 2003209179A JP 2002006323 A JP2002006323 A JP 2002006323A JP 2002006323 A JP2002006323 A JP 2002006323A JP 2003209179 A JP2003209179 A JP 2003209179A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric film
- bst
- capacitive element
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Abstract
(57)【要約】
【課題】 高誘電率膜や強誘電体膜をキャパシタ誘電体
膜に用いる容量素子に関し、誘電体膜の配向方向による
依存性のある種々の特性を同時に向上しうる容量素子の
構造及びその製造方法を提供する。 【解決手段】 下部電極２２と、下部電極２２上に形成
された誘電体膜３０と、誘電体膜３０上に形成された浮
遊電極４０と、浮遊電極４０上に形成され、誘電体膜３
０とは配向方向が異なる誘電体膜５０と、誘電体膜５０
上に形成された上部電極８０とを有する。これにより、
誘電体膜の配向方向による依存性のある種々の特性を同
時に向上することができる。
膜に用いる容量素子に関し、誘電体膜の配向方向による
依存性のある種々の特性を同時に向上しうる容量素子の
構造及びその製造方法を提供する。 【解決手段】 下部電極２２と、下部電極２２上に形成
された誘電体膜３０と、誘電体膜３０上に形成された浮
遊電極４０と、浮遊電極４０上に形成され、誘電体膜３
０とは配向方向が異なる誘電体膜５０と、誘電体膜５０
上に形成された上部電極８０とを有する。これにより、
誘電体膜の配向方向による依存性のある種々の特性を同
時に向上することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、容量素子及びその
製造方法に係り、特に、高誘電率膜や強誘電体膜をキャ
パシタ誘電体膜に用いる容量素子及びその製造方法に関
する。
製造方法に係り、特に、高誘電率膜や強誘電体膜をキャ
パシタ誘電体膜に用いる容量素子及びその製造方法に関
する。
【０００２】
【従来の技術】容量素子は、電源バスライン間の結合に
よって生じる電圧ノイズや電圧変動を抑制するためのデ
カップリングキャパシタ、ＤＲＡＭやＦｅＲＡＭなどの
半導体記憶装置の蓄積容量、マイクロ波素子に用いられ
る能動可変素子等として、電子デバイスの分野において
様々な用途に用いられている。
よって生じる電圧ノイズや電圧変動を抑制するためのデ
カップリングキャパシタ、ＤＲＡＭやＦｅＲＡＭなどの
半導体記憶装置の蓄積容量、マイクロ波素子に用いられ
る能動可変素子等として、電子デバイスの分野において
様々な用途に用いられている。
【０００３】これら用途に用いられる容量素子の誘電体
膜としては種々の誘電体材料が検討されており、ペロブ
スカイト（perovskite）構造を有する酸化物やパイロク
ロア（pyrochlore）構造を有する化合物などよりなる高
誘電率膜や強誘電体膜についても様々な研究が行われて
いる。
膜としては種々の誘電体材料が検討されており、ペロブ
スカイト（perovskite）構造を有する酸化物やパイロク
ロア（pyrochlore）構造を有する化合物などよりなる高
誘電率膜や強誘電体膜についても様々な研究が行われて
いる。
【０００４】ここで、ペロブスカイト構造やパイロクロ
ア構造を有する誘電体膜は、その特性に膜の配向方向が
強く関係していることが知られている。
ア構造を有する誘電体膜は、その特性に膜の配向方向が
強く関係していることが知られている。
【０００５】例えば、ＢＳＴ（ＢａＳｒＴｉＯx：（bar
ium strontium titanate））膜の場合、（１００）配向
膜において容量値に大きな電圧依存性を得ることができ
る。したがって、ＢＳＴ膜を電圧可変素子等に適用する
場合には、（１００）配向膜を適用することが望まし
い。しかしながら、（１００）配向膜は、電極材料とし
て用いられるプラチナ（Ｐｔ）との界面における界面準
位密度が高いため、電極界面でエレクトロンがトラップ
されやすく、高電界下におけるリーク電流に強い時間依
存性が認められる。したがって、長時間にわたって安定
した特性を要求されるアプリケーションには向いていな
い。
ium strontium titanate））膜の場合、（１００）配向
膜において容量値に大きな電圧依存性を得ることができ
る。したがって、ＢＳＴ膜を電圧可変素子等に適用する
場合には、（１００）配向膜を適用することが望まし
い。しかしながら、（１００）配向膜は、電極材料とし
て用いられるプラチナ（Ｐｔ）との界面における界面準
位密度が高いため、電極界面でエレクトロンがトラップ
されやすく、高電界下におけるリーク電流に強い時間依
存性が認められる。したがって、長時間にわたって安定
した特性を要求されるアプリケーションには向いていな
い。
【０００６】一方、ＭＯＣＶＤ法を用いて成膜したＢＳ
Ｔ膜では、（１１０）配向膜は（１００）配向膜よりも
Ｐｔ／ＢＳＴ界面での界面準位密度が低く、（１１０）
配向膜を用いることによってリーク電流の時間依存性を
抑制し或いは防止することができる。したがって、長時
間にわたって安定した特性を要求されるアプリケーショ
ンには、ＭＯＣＶＤ法を用いて成膜した（１１０）配向
膜を適用することが望ましい。
Ｔ膜では、（１１０）配向膜は（１００）配向膜よりも
Ｐｔ／ＢＳＴ界面での界面準位密度が低く、（１１０）
配向膜を用いることによってリーク電流の時間依存性を
抑制し或いは防止することができる。したがって、長時
間にわたって安定した特性を要求されるアプリケーショ
ンには、ＭＯＣＶＤ法を用いて成膜した（１１０）配向
膜を適用することが望ましい。
【０００７】また、ペロブスカイト型構造やパイロクロ
ア構造を有する誘電体膜を用いて容量素子を構成した場
合、容量素子を水素雰囲気中に暴露することによって電
気特性が劣化する。この場合においても、誘電体膜の配
向方向依存性が見られる。すなわち、容量素子を形成し
た後に、例えばトランジスタの特性向上のために行われ
るフォーミングガスアニールを行うと、（１００）配向
膜の場合にはリーク電流の増加や容量値の低下など電気
特性に多大な影響を与えるが、（１１１）配向膜や（１
１０）配向膜においてはこのような電気特性の劣化を抑
制することができる。これは、（１００）配向膜が柱状
の微細構造を有しており、結晶粒界が膜の面に対して垂
直方向に延在しているため、（１１１）配向膜や（１１
０）配向膜と比較して膜中を水素が拡散しやすいためと
考えられる。
ア構造を有する誘電体膜を用いて容量素子を構成した場
合、容量素子を水素雰囲気中に暴露することによって電
気特性が劣化する。この場合においても、誘電体膜の配
向方向依存性が見られる。すなわち、容量素子を形成し
た後に、例えばトランジスタの特性向上のために行われ
るフォーミングガスアニールを行うと、（１００）配向
膜の場合にはリーク電流の増加や容量値の低下など電気
特性に多大な影響を与えるが、（１１１）配向膜や（１
１０）配向膜においてはこのような電気特性の劣化を抑
制することができる。これは、（１００）配向膜が柱状
の微細構造を有しており、結晶粒界が膜の面に対して垂
直方向に延在しているため、（１１１）配向膜や（１１
０）配向膜と比較して膜中を水素が拡散しやすいためと
考えられる。
【０００８】このように、ペロブスカイト構造やパイロ
クロア構造を有する誘電体膜は、その特性が膜の配向方
向に強く依存しているため、これら誘電体膜を用いて容
量素子を構成する場合、目的とするアプリケーションに
応じて膜の配向方向を選択することが望ましい。
クロア構造を有する誘電体膜は、その特性が膜の配向方
向に強く依存しているため、これら誘電体膜を用いて容
量素子を構成する場合、目的とするアプリケーションに
応じて膜の配向方向を選択することが望ましい。
【０００９】
【発明が解決しようとする課題】上述したとおり、ペロ
ブスカイト構造やパイロクロア構造を有する誘電体膜
は、その特性に膜の配向方向が強く関係しており、ある
特性（例えば容量値の電圧可変性）を最適化するために
膜の配向方向を選択すると、他の特性（例えばリーク電
流特性）を犠牲にせざるを得なかった。
ブスカイト構造やパイロクロア構造を有する誘電体膜
は、その特性に膜の配向方向が強く関係しており、ある
特性（例えば容量値の電圧可変性）を最適化するために
膜の配向方向を選択すると、他の特性（例えばリーク電
流特性）を犠牲にせざるを得なかった。
【００１０】また、あるアプリケーションに特化して容
量素子の最適化を行った場合であっても、更なるデバイ
ス特性の向上を図るためには、他の面から容量素子の特
性を向上する必要がある。このため、各面方位によって
得られる種々の特性を同時に向上しうる構造が望まれて
いた。
量素子の最適化を行った場合であっても、更なるデバイ
ス特性の向上を図るためには、他の面から容量素子の特
性を向上する必要がある。このため、各面方位によって
得られる種々の特性を同時に向上しうる構造が望まれて
いた。
【００１１】本発明の目的は、誘電体膜の配向方向によ
る依存性のある種々の特性を同時に向上しうる容量素子
の構造及びその製造方法を提供することにある。
る依存性のある種々の特性を同時に向上しうる容量素子
の構造及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的は、下部電極
と、前記下部電極上に形成され、配向方向が異なる少な
くとも２つの誘電体膜を含み、前記誘電体膜が浮遊電極
によって互いに隔てられたキャパシタ誘電体膜と、前記
キャパシタ誘電体膜上に形成された上部電極とを有する
ことを特徴とする容量素子によって達成される。
と、前記下部電極上に形成され、配向方向が異なる少な
くとも２つの誘電体膜を含み、前記誘電体膜が浮遊電極
によって互いに隔てられたキャパシタ誘電体膜と、前記
キャパシタ誘電体膜上に形成された上部電極とを有する
ことを特徴とする容量素子によって達成される。
【００１３】また、上記目的は、下部電極と、前記下部
電極上に形成された第１の誘電体膜と、前記第１の誘電
体膜上に形成された第１の浮遊電極と、前記第１の浮遊
電極上に形成され、前記第１の誘電体膜とは配向方向が
異なる第２の誘電体膜と、前記第２の誘電体膜上に形成
された上部電極とを有することを特徴とする容量素子に
よっても達成される。
電極上に形成された第１の誘電体膜と、前記第１の誘電
体膜上に形成された第１の浮遊電極と、前記第１の浮遊
電極上に形成され、前記第１の誘電体膜とは配向方向が
異なる第２の誘電体膜と、前記第２の誘電体膜上に形成
された上部電極とを有することを特徴とする容量素子に
よっても達成される。
【００１４】また、上記の容量素子において、前記第１
の誘電体膜と前記下部電極との界面における界面準位密
度は、前記下部電極上に前記第２の誘電体膜を形成した
場合における前記第２の誘電体膜と前記下部電極との界
面における界面準位密度よりも低くなるようにしてもよ
い。
の誘電体膜と前記下部電極との界面における界面準位密
度は、前記下部電極上に前記第２の誘電体膜を形成した
場合における前記第２の誘電体膜と前記下部電極との界
面における界面準位密度よりも低くなるようにしてもよ
い。
【００１５】また、上記の容量素子において、前記第１
の誘電体膜を構成する誘電体材料と前記第２の誘電体膜
を構成する誘電体材料とが異なってもよい。
の誘電体膜を構成する誘電体材料と前記第２の誘電体膜
を構成する誘電体材料とが異なってもよい。
【００１６】また、上記の容量素子において、前記第２
の誘電体膜上に形成された第２の浮遊電極と、前記第２
の浮遊電極上に形成され、前記第２の誘電体膜とは配向
方向の異なる第３の誘電体膜とを更に有するようにして
もよい。
の誘電体膜上に形成された第２の浮遊電極と、前記第２
の浮遊電極上に形成され、前記第２の誘電体膜とは配向
方向の異なる第３の誘電体膜とを更に有するようにして
もよい。
【００１７】また、上記の容量素子において、前記第３
の誘電体膜と前記上部電極との界面における界面準位密
度は、前記第２の誘電体膜上に前記上部電極を形成した
場合における前記第２の誘電体膜と前記上部電極との界
面における界面準位密度よりも低くなるようにしてもよ
い。
の誘電体膜と前記上部電極との界面における界面準位密
度は、前記第２の誘電体膜上に前記上部電極を形成した
場合における前記第２の誘電体膜と前記上部電極との界
面における界面準位密度よりも低くなるようにしてもよ
い。
【００１８】また、上記の容量素子において、前記第１
の誘電体膜の配向方向と前記第３の誘電体膜の配向方向
とがほぼ等しくなるようにしてもよい。
の誘電体膜の配向方向と前記第３の誘電体膜の配向方向
とがほぼ等しくなるようにしてもよい。
【００１９】また、上記の容量素子において、前記第２
の誘電体膜を構成する誘電体材料と前記第３の誘電体膜
を構成する誘電体材料とが異なってもよい。
の誘電体膜を構成する誘電体材料と前記第３の誘電体膜
を構成する誘電体材料とが異なってもよい。
【００２０】また、上記の容量素子において、前記第１
乃至第３の誘電体膜は、ペロブスカイト型又はパイロク
ロア型の結晶構造を有する酸化物誘電体膜であってもよ
い。
乃至第３の誘電体膜は、ペロブスカイト型又はパイロク
ロア型の結晶構造を有する酸化物誘電体膜であってもよ
い。
【００２１】また、上記目的は、下部電極上に、第１の
誘電体膜を形成する工程と、前記第１の誘電体膜上に、
浮遊電極を形成する工程と、前記浮遊電極上に、前記第
１の誘電体膜とは配向方向の異なる第２の誘電体膜を形
成する工程と、前記第２の誘電体膜上に、上部電極を形
成する工程とを有することを特徴とする容量素子の製造
方法によっても達成される。
誘電体膜を形成する工程と、前記第１の誘電体膜上に、
浮遊電極を形成する工程と、前記浮遊電極上に、前記第
１の誘電体膜とは配向方向の異なる第２の誘電体膜を形
成する工程と、前記第２の誘電体膜上に、上部電極を形
成する工程とを有することを特徴とする容量素子の製造
方法によっても達成される。
【００２２】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による容量素子及びその製造方法について図１及
び図２を用いて説明する。
施形態による容量素子及びその製造方法について図１及
び図２を用いて説明する。
【００２３】図１は本実施形態による容量素子の構造を
示す概略断面図、図２は本実施形態による容量素子の製
造方法を示す工程断面図である。
示す概略断面図、図２は本実施形態による容量素子の製
造方法を示す工程断面図である。
【００２４】はじめに、本実施形態による容量素子の構
造について、図１を用いて説明する。
造について、図１を用いて説明する。
【００２５】基板１０上には、例えば酸化チタン（Ｔｉ
Ｏ2）膜よりなる密着層２０が形成されている。密着層
２０上には、例えばプラチナ（Ｐｔ）膜よりなる下部電
極２２が形成されている。下部電極２２上には、例えば
（１００）配向した粒界及び（１１０）配向した粒界を
有するＢＳＴ膜（以下、（１１０）（１００）ＢＳＴ膜
という）３０が形成されている。（１１０）（１００）
ＢＳＴ膜３０上には、例えばプラチナ膜よりなる浮遊電
極４０が形成されている。浮遊電極４０上には、例えば
（１００）配向したＢＳＴ膜（以下、（１００）ＢＳＴ
膜という）５０が形成されている。（１００）ＢＳＴ膜
５０上には、例えばプラチナ膜よりなる上部電極８０が
形成されている。
Ｏ2）膜よりなる密着層２０が形成されている。密着層
２０上には、例えばプラチナ（Ｐｔ）膜よりなる下部電
極２２が形成されている。下部電極２２上には、例えば
（１００）配向した粒界及び（１１０）配向した粒界を
有するＢＳＴ膜（以下、（１１０）（１００）ＢＳＴ膜
という）３０が形成されている。（１１０）（１００）
ＢＳＴ膜３０上には、例えばプラチナ膜よりなる浮遊電
極４０が形成されている。浮遊電極４０上には、例えば
（１００）配向したＢＳＴ膜（以下、（１００）ＢＳＴ
膜という）５０が形成されている。（１００）ＢＳＴ膜
５０上には、例えばプラチナ膜よりなる上部電極８０が
形成されている。
【００２６】このように、本実施形態による容量素子
は、（１１０）（１００）ＢＳＴ膜３０と（１００）Ｂ
ＳＴ膜５０とを有し、（１１０）（１００）ＢＳＴ膜３
０と（１００）ＢＳＴ膜５０との間に浮遊電極４０が形
成されていることに特徴がある。ここで、浮遊電極４０
は、下部電極２２及び上部電極８０、その他の電極には
電気的に接続されていない。したがって、下部電極２２
−（１１０）（１００）ＢＳＴ膜−浮遊電極４０とによ
り構成される容量素子と、浮遊電極４０−（１００）Ｂ
ＳＴ膜５０−上部電極８０とにより構成される容量素子
とが直列接続されたものである。つまり、このような構
造の容量素子は、下部電極２２と上部電極８０との間に
（１１０）（１００）ＢＳＴ膜３０と（１００）ＢＳＴ
膜とを積層したキャパシタ誘電体膜を有する容量素子と
等価である。
は、（１１０）（１００）ＢＳＴ膜３０と（１００）Ｂ
ＳＴ膜５０とを有し、（１１０）（１００）ＢＳＴ膜３
０と（１００）ＢＳＴ膜５０との間に浮遊電極４０が形
成されていることに特徴がある。ここで、浮遊電極４０
は、下部電極２２及び上部電極８０、その他の電極には
電気的に接続されていない。したがって、下部電極２２
−（１１０）（１００）ＢＳＴ膜−浮遊電極４０とによ
り構成される容量素子と、浮遊電極４０−（１００）Ｂ
ＳＴ膜５０−上部電極８０とにより構成される容量素子
とが直列接続されたものである。つまり、このような構
造の容量素子は、下部電極２２と上部電極８０との間に
（１１０）（１００）ＢＳＴ膜３０と（１００）ＢＳＴ
膜とを積層したキャパシタ誘電体膜を有する容量素子と
等価である。
【００２７】ここで、（１１０）（１００）ＢＳＴ膜は
（１００）ＢＳＴ膜と比較してＰｔ／ＢＳＴ界面におけ
る界面準位密度が低いことから、電子の注入は（１１
０）（１００）ＢＳＴ膜が形成された側から行った方が
リーク特性を向上するうえで効果的である。したがっ
て、本実施形態による容量素子は、図１に示すように、
上部電極８０側に電源９０の高電位側の端子を接続し、
下部電極２２側に電源９０の低電位側の端子接続し、ス
イッチングが行われないような使用態様、例えば、電源
バスライン間の結合によって生じる電圧ノイズや電圧変
動を抑制するためのデカップリングキャパシタに適用す
る場合に極めて有効である。
（１００）ＢＳＴ膜と比較してＰｔ／ＢＳＴ界面におけ
る界面準位密度が低いことから、電子の注入は（１１
０）（１００）ＢＳＴ膜が形成された側から行った方が
リーク特性を向上するうえで効果的である。したがっ
て、本実施形態による容量素子は、図１に示すように、
上部電極８０側に電源９０の高電位側の端子を接続し、
下部電極２２側に電源９０の低電位側の端子接続し、ス
イッチングが行われないような使用態様、例えば、電源
バスライン間の結合によって生じる電圧ノイズや電圧変
動を抑制するためのデカップリングキャパシタに適用す
る場合に極めて有効である。
【００２８】このようにして容量素子を構成することに
より、（１００）ＢＳＴ膜５０によって容量値の電圧依
存性を高めることができ、（１１０）（１００）ＢＳＴ
膜３０によってリーク電流特性を向上することができ
る。したがって、キャパシタ誘電体膜として（１００）
配向膜を用いた場合の利点と、（１１０）（１００）配
向膜を用いた場合の利点とを同時に得ることができる。
より、（１００）ＢＳＴ膜５０によって容量値の電圧依
存性を高めることができ、（１１０）（１００）ＢＳＴ
膜３０によってリーク電流特性を向上することができ
る。したがって、キャパシタ誘電体膜として（１００）
配向膜を用いた場合の利点と、（１１０）（１００）配
向膜を用いた場合の利点とを同時に得ることができる。
【００２９】次に、本実施形態による容量素子の製造方
法について図２を用いて説明する。
法について図２を用いて説明する。
【００３０】まず、基板１０上に、例えばＲＦマグネト
ロンスパッタ法により、例えば膜厚２０ｎｍの酸化チタ
ン膜を堆積する。こうして、基板１０上に、酸化チタン
膜よりなる密着層２０を形成する。ここで、基板１０
は、シリコンなどよりなる半導体基板そのものであって
もよいし、半導体基板上にシリコン酸化膜などの絶縁膜
が形成されたものであってもよい。また、トランジスタ
などの素子が形成されたものであってもよい。また、必
ずしも半導体基板上に形成する必要はない。
ロンスパッタ法により、例えば膜厚２０ｎｍの酸化チタ
ン膜を堆積する。こうして、基板１０上に、酸化チタン
膜よりなる密着層２０を形成する。ここで、基板１０
は、シリコンなどよりなる半導体基板そのものであって
もよいし、半導体基板上にシリコン酸化膜などの絶縁膜
が形成されたものであってもよい。また、トランジスタ
などの素子が形成されたものであってもよい。また、必
ずしも半導体基板上に形成する必要はない。
【００３１】次いで、密着層２０上に、例えばＲＦマグ
ネトロンスパッタ法により、例えば膜厚１００ｎｍのプ
ラチナ膜を堆積する。こうして、密着層２０上に、プラ
チナ膜よりなる下部電極２２を形成する。
ネトロンスパッタ法により、例えば膜厚１００ｎｍのプ
ラチナ膜を堆積する。こうして、密着層２０上に、プラ
チナ膜よりなる下部電極２２を形成する。
【００３２】次いで、フォトリソグラフィ及びイオンミ
リングにより、下部電極２２及び密着層２０を所定の形
状にパターニングする（図２（ａ））。
リングにより、下部電極２２及び密着層２０を所定の形
状にパターニングする（図２（ａ））。
【００３３】次いで、密着層２０及び下部電極２２が形
成された基板１０上に、例えばＲＦマグネトロンスパッ
タ法により、例えば膜厚２５ｎｍの（１１０）（１０
０）ＢＳＴ膜３０を形成する。例えば、基板温度を５０
０℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３／１、
圧力を３０ｍＴｏｒｒとしてＢＳＴ膜を堆積することに
より形成することができる。
成された基板１０上に、例えばＲＦマグネトロンスパッ
タ法により、例えば膜厚２５ｎｍの（１１０）（１０
０）ＢＳＴ膜３０を形成する。例えば、基板温度を５０
０℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３／１、
圧力を３０ｍＴｏｒｒとしてＢＳＴ膜を堆積することに
より形成することができる。
【００３４】次いで、（１１０）（１００）ＢＳＴ膜３
０上に、例えばＲＦマグネトロンスパッタ法により、例
えば膜厚１００ｎｍのプラチナ膜を堆積する。こうし
て、（１１０）（１００）ＢＳＴ膜３０上に、プラチナ
膜よりなる浮遊電極４０を形成する。
０上に、例えばＲＦマグネトロンスパッタ法により、例
えば膜厚１００ｎｍのプラチナ膜を堆積する。こうし
て、（１１０）（１００）ＢＳＴ膜３０上に、プラチナ
膜よりなる浮遊電極４０を形成する。
【００３５】次いで、浮遊電極４０上に、例えばＲＦマ
グネトロンスパッタ法により、例えば膜厚１００ｎｍの
（１００）ＢＳＴ膜５０を形成する。例えば、基板温度
を６００℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３
０／１、圧力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積す
ることにより、（１００）配向した多結晶のＢＳＴ膜を
形成することができる。
グネトロンスパッタ法により、例えば膜厚１００ｎｍの
（１００）ＢＳＴ膜５０を形成する。例えば、基板温度
を６００℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３
０／１、圧力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積す
ることにより、（１００）配向した多結晶のＢＳＴ膜を
形成することができる。
【００３６】通常、（１１０）（１００）ＢＳＴ膜上に
成膜条件を変えてＢＳＴ膜を堆積しても、成長されるＢ
ＳＴ膜は下地の配向方向を反映して（１１０）（１０
０）配向膜となる。しかしながら、本実施形態による容
量素子の製造方法では、（１１０）（１００）ＢＳＴ膜
３０上にプラチナ膜よりなる浮遊電極４０を形成してい
る。したがって、（１００）ＢＳＴ膜５０の配向方向
は、（１１０）（１００）ＢＳＴ膜３０とは独立して制
御することができる。
成膜条件を変えてＢＳＴ膜を堆積しても、成長されるＢ
ＳＴ膜は下地の配向方向を反映して（１１０）（１０
０）配向膜となる。しかしながら、本実施形態による容
量素子の製造方法では、（１１０）（１００）ＢＳＴ膜
３０上にプラチナ膜よりなる浮遊電極４０を形成してい
る。したがって、（１００）ＢＳＴ膜５０の配向方向
は、（１１０）（１００）ＢＳＴ膜３０とは独立して制
御することができる。
【００３７】こうして、（１１０）（１００）ＢＳＴ膜
３０及び（１００）ＢＳＴ膜５０よりなり、トータル膜
厚が１２５ｎｍであるキャパシタ誘電体膜を形成する。
３０及び（１００）ＢＳＴ膜５０よりなり、トータル膜
厚が１２５ｎｍであるキャパシタ誘電体膜を形成する。
【００３８】次いで、（１００）ＢＳＴ膜５０上に、例
えばＲＦマグネトロンスパッタ法により、例えば膜厚１
００ｎｍのプラチナ膜を堆積する。こうして、（１０
０）ＢＳＴ膜５０上に、プラチナ膜よりなる上部電極８
０を形成する（図２（ｂ））。
えばＲＦマグネトロンスパッタ法により、例えば膜厚１
００ｎｍのプラチナ膜を堆積する。こうして、（１０
０）ＢＳＴ膜５０上に、プラチナ膜よりなる上部電極８
０を形成する（図２（ｂ））。
【００３９】次いで、フォトリソグラフィ及びイオンミ
リングにより、上部電極８０を所定の形状にパターニン
グする。
リングにより、上部電極８０を所定の形状にパターニン
グする。
【００４０】こうして、キャパシタ誘電体膜が（１１
０）（１００）ＢＳＴ膜３０と（１００）ＢＳＴ膜５０
とにより構成されており、（１１０）（１００）ＢＳＴ
膜３０と（１００）ＢＳＴ膜５０との間に浮遊電極４０
が形成された容量素子を形成することができる（図２
（ｃ））。
０）（１００）ＢＳＴ膜３０と（１００）ＢＳＴ膜５０
とにより構成されており、（１１０）（１００）ＢＳＴ
膜３０と（１００）ＢＳＴ膜５０との間に浮遊電極４０
が形成された容量素子を形成することができる（図２
（ｃ））。
【００４１】このように、本実施形態によれば、キャパ
シタ誘電体膜を、（１１０）（１００）配向膜と（１０
０）配向膜とにより構成するので、（１１０）（１０
０）配向膜により得られる利点と（１００）配向膜によ
り得られる利点の双方を実現しうる容量素子を構成する
ことができる。
シタ誘電体膜を、（１１０）（１００）配向膜と（１０
０）配向膜とにより構成するので、（１１０）（１０
０）配向膜により得られる利点と（１００）配向膜によ
り得られる利点の双方を実現しうる容量素子を構成する
ことができる。
【００４２】なお、上記実施形態では、下部電極側に
（１１０）（１００）ＢＳＴ膜を設けたが、上部電極側
に（１１０）（１００）ＢＳＴ膜を設けてもよい。
（１１０）（１００）ＢＳＴ膜を設けたが、上部電極側
に（１１０）（１００）ＢＳＴ膜を設けてもよい。
【００４３】［第２実施形態］本発明の第２実施形態に
よる容量素子及びその製造方法について図３及び図４を
用いて説明する。なお、第１実施形態による容量素子及
びその製造方法と同様の構成要素には同一の符号を付し
説明を省略し或いは簡略にする。
よる容量素子及びその製造方法について図３及び図４を
用いて説明する。なお、第１実施形態による容量素子及
びその製造方法と同様の構成要素には同一の符号を付し
説明を省略し或いは簡略にする。
【００４４】図３は本実施形態による容量素子の構造を
示す概略断面図、図４は本実施形態による容量素子及び
従来の容量素子におけるリーク電流特性を示すグラフで
ある。
示す概略断面図、図４は本実施形態による容量素子及び
従来の容量素子におけるリーク電流特性を示すグラフで
ある。
【００４５】本実施形態による容量素子は、基本的な構
造は図１に示す第１実施形態による容量素子と同様であ
る。本実施形態による容量素子では、（１００）ＢＳＴ
膜５０の代わりに（１１１）ＢＳＴ膜５２が形成されて
いることに特徴がある。
造は図１に示す第１実施形態による容量素子と同様であ
る。本実施形態による容量素子では、（１００）ＢＳＴ
膜５０の代わりに（１１１）ＢＳＴ膜５２が形成されて
いることに特徴がある。
【００４６】（１１１）ＢＳＴ膜は、（１００）ＢＳＴ
膜よりも高い誘電率を有する。したがって、このように
して容量素子を構成することにより、（１１１）ＢＳＴ
膜５２によって蓄積容量を高めることができ、（１１
０）（１００）ＢＳＴ膜３０によってリーク電流特性を
向上することができる。したがって、キャパシタ誘電体
膜として（１１１）配向膜を用いた場合の利点と、（１
１０）（１００）配向膜を用いた場合の利点とを同時に
得ることができる。
膜よりも高い誘電率を有する。したがって、このように
して容量素子を構成することにより、（１１１）ＢＳＴ
膜５２によって蓄積容量を高めることができ、（１１
０）（１００）ＢＳＴ膜３０によってリーク電流特性を
向上することができる。したがって、キャパシタ誘電体
膜として（１１１）配向膜を用いた場合の利点と、（１
１０）（１００）配向膜を用いた場合の利点とを同時に
得ることができる。
【００４７】図４は、膜厚５０ｎｍの（１１０）（１０
０）ＢＳＴ膜３０と、膜厚５０ｎｍの（１１１）ＢＳＴ
膜５２とを有する本実施形態による容量素子（実施例）
と、キャパシタ誘電体膜として膜厚１００ｎｍの単層の
（１１１）ＢＳＴ膜を用いた容量素子（比較例）とにお
けるリーク電流特性を示すグラフである。図示するよう
に、本実施形態による容量素子では、リーク電流を大幅
に低減することができた。
０）ＢＳＴ膜３０と、膜厚５０ｎｍの（１１１）ＢＳＴ
膜５２とを有する本実施形態による容量素子（実施例）
と、キャパシタ誘電体膜として膜厚１００ｎｍの単層の
（１１１）ＢＳＴ膜を用いた容量素子（比較例）とにお
けるリーク電流特性を示すグラフである。図示するよう
に、本実施形態による容量素子では、リーク電流を大幅
に低減することができた。
【００４８】なお、本実施形態による容量素子の製造方
法は、（１００）ＢＳＴ膜５０の代わりに（１１１）Ｂ
ＳＴ膜５２を形成する点を除き、第１実施形態による容
量素子の製造方法と同様である。
法は、（１００）ＢＳＴ膜５０の代わりに（１１１）Ｂ
ＳＴ膜５２を形成する点を除き、第１実施形態による容
量素子の製造方法と同様である。
【００４９】（１１１）ＢＳＴ膜５２は、例えばＲＦマ
グネトロンスパッタ法により、基板温度を６００℃、Ｒ
Ｆパワーを１００Ｗ、Ａｒ／Ｏ2比を３０／３．７、圧
力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積することによ
り、誘電率が約４００の（１１１）配向した多結晶ＢＳ
Ｔ膜を形成することができる。
グネトロンスパッタ法により、基板温度を６００℃、Ｒ
Ｆパワーを１００Ｗ、Ａｒ／Ｏ2比を３０／３．７、圧
力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積することによ
り、誘電率が約４００の（１１１）配向した多結晶ＢＳ
Ｔ膜を形成することができる。
【００５０】このように、本実施形態によれば、キャパ
シタ誘電体膜を、（１１０）（１００）配向膜と（１１
１）配向膜とにより構成するので、（１１０）（１０
０）配向膜により得られる利点と（１１１）配向膜によ
り得られる利点の双方を実現しうる容量素子を構成する
ことができる。
シタ誘電体膜を、（１１０）（１００）配向膜と（１１
１）配向膜とにより構成するので、（１１０）（１０
０）配向膜により得られる利点と（１１１）配向膜によ
り得られる利点の双方を実現しうる容量素子を構成する
ことができる。
【００５１】なお、上記実施形態では、下部電極側に
（１１０）（１００）ＢＳＴ膜を設けたが、上部電極側
に（１１０）（１００）ＢＳＴ膜を設けてもよい。
（１１０）（１００）ＢＳＴ膜を設けたが、上部電極側
に（１１０）（１００）ＢＳＴ膜を設けてもよい。
【００５２】また、（１１０）（１００）ＢＳＴ膜の代
わりに、（１００）（１１１）ＢＳＴ膜を用いてもよ
い。（１００）（１１１）ＢＳＴ膜は、ＲＦマグネトロ
ンスパッタ法により形成する場合、基板温度を５００
℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３０／３、
圧力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積することに
より形成することができる。
わりに、（１００）（１１１）ＢＳＴ膜を用いてもよ
い。（１００）（１１１）ＢＳＴ膜は、ＲＦマグネトロ
ンスパッタ法により形成する場合、基板温度を５００
℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３０／３、
圧力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積することに
より形成することができる。
【００５３】［第３実施形態］本発明の第３実施形態に
よる容量素子及びその製造方法について図５及び図６を
用いて説明する。なお、図１乃至図３に示す第１及び第
２実施形態による容量素子及びその製造方法と同様の構
成要素には同一の符号を付し説明を省略し或いは簡略に
する。
よる容量素子及びその製造方法について図５及び図６を
用いて説明する。なお、図１乃至図３に示す第１及び第
２実施形態による容量素子及びその製造方法と同様の構
成要素には同一の符号を付し説明を省略し或いは簡略に
する。
【００５４】図５は本実施形態による容量素子の構造を
示す概略断面図、図６は本実施形態による容量素子の製
造方法を示す工程断面図である。
示す概略断面図、図６は本実施形態による容量素子の製
造方法を示す工程断面図である。
【００５５】はじめに、本実施形態による容量素子の構
造について、図５を用いて説明する。
造について、図５を用いて説明する。
【００５６】基板１０上には、例えば酸化チタン膜より
なる密着層２０が形成されている。密着層２０上には、
例えばプラチナ膜よりなる下部電極２２が形成されてい
る。下部電極２２上には、例えば（１１０）（１００）
ＢＳＴ膜３０が形成されている。（１１０）（１００）
ＢＳＴ膜３０上には、例えばプラチナ膜よりなる浮遊電
極４０が形成されている。浮遊電極４０上には、例えば
（１００）ＢＳＴ膜５０が形成されている。（１００）
ＢＳＴ膜５０上には、例えばプラチナ膜よりなる浮遊電
極６０が形成されている。浮遊電極６０上には、例えば
（１１０）（１００）ＢＳＴ膜７０が形成されている。
ＢＳＴ膜７０上には、例えばプラチナ膜よりなる上部電
極８０が形成されている。
なる密着層２０が形成されている。密着層２０上には、
例えばプラチナ膜よりなる下部電極２２が形成されてい
る。下部電極２２上には、例えば（１１０）（１００）
ＢＳＴ膜３０が形成されている。（１１０）（１００）
ＢＳＴ膜３０上には、例えばプラチナ膜よりなる浮遊電
極４０が形成されている。浮遊電極４０上には、例えば
（１００）ＢＳＴ膜５０が形成されている。（１００）
ＢＳＴ膜５０上には、例えばプラチナ膜よりなる浮遊電
極６０が形成されている。浮遊電極６０上には、例えば
（１１０）（１００）ＢＳＴ膜７０が形成されている。
ＢＳＴ膜７０上には、例えばプラチナ膜よりなる上部電
極８０が形成されている。
【００５７】このように、本実施形態による容量素子
は、（１１０）（１００）ＢＳＴ膜３０と（１００）Ｂ
ＳＴ膜５０と（１１０）（１００）ＢＳＴ膜７０とを有
し、（１１０）（１００）ＢＳＴ膜３０と（１００）Ｂ
ＳＴ膜５０との間に浮遊電極４０が、（１００）ＢＳＴ
膜５０と（１１０）（１００）ＢＳＴ膜７０との間に浮
遊電極６０が形成されていることに特徴がある。ここ
で、浮遊電極４０，６０は、下部電極２２及び上部電極
８０、その他の電極には電気的に接続されていない。し
たがって、下部電極２２−（１１０）（１００）ＢＳＴ
膜−浮遊電極４０とにより構成される容量素子と、浮遊
電極４０−（１００）ＢＳＴ膜−浮遊電極６０とにより
構成される容量素子と、浮遊電極６０−（１１０）（１
００）ＢＳＴ膜７０−上部電極８０とにより構成される
容量素子とが直列接続されたものである。つまり、この
ような構造の容量素子は、下部電極２２と上部電極８０
との間に（１１０）（１００）ＢＳＴ膜３０と（１０
０）ＢＳＴ膜と（１１０）（１００）ＢＳＴ膜７０とを
積層したキャパシタ誘電体膜を有する容量素子と等価で
ある。
は、（１１０）（１００）ＢＳＴ膜３０と（１００）Ｂ
ＳＴ膜５０と（１１０）（１００）ＢＳＴ膜７０とを有
し、（１１０）（１００）ＢＳＴ膜３０と（１００）Ｂ
ＳＴ膜５０との間に浮遊電極４０が、（１００）ＢＳＴ
膜５０と（１１０）（１００）ＢＳＴ膜７０との間に浮
遊電極６０が形成されていることに特徴がある。ここ
で、浮遊電極４０，６０は、下部電極２２及び上部電極
８０、その他の電極には電気的に接続されていない。し
たがって、下部電極２２−（１１０）（１００）ＢＳＴ
膜−浮遊電極４０とにより構成される容量素子と、浮遊
電極４０−（１００）ＢＳＴ膜−浮遊電極６０とにより
構成される容量素子と、浮遊電極６０−（１１０）（１
００）ＢＳＴ膜７０−上部電極８０とにより構成される
容量素子とが直列接続されたものである。つまり、この
ような構造の容量素子は、下部電極２２と上部電極８０
との間に（１１０）（１００）ＢＳＴ膜３０と（１０
０）ＢＳＴ膜と（１１０）（１００）ＢＳＴ膜７０とを
積層したキャパシタ誘電体膜を有する容量素子と等価で
ある。
【００５８】また、本実施形態による容量素子では、下
部電極２２及び上部電極８０のそれぞれに接してＰｔ／
ＢＳＴ界面における界面準位密度の低い（１１０）（１
００）ＢＳＴ膜が形成されているため、下部電極２２及
び上部電極８０のいずれの方向から電子を注入する場合
においてもリーク特性を向上することができる。したが
って、本実施形態による容量素子は、図５に示すよう
に、下部電極２２と上部電極８０との間に電源９０を接
続してスイッチングを行うような使用態様、例えば、Ｄ
ＲＡＭやＦＲＡＭのキャパシタに適用する場合に極めて
有効である。
部電極２２及び上部電極８０のそれぞれに接してＰｔ／
ＢＳＴ界面における界面準位密度の低い（１１０）（１
００）ＢＳＴ膜が形成されているため、下部電極２２及
び上部電極８０のいずれの方向から電子を注入する場合
においてもリーク特性を向上することができる。したが
って、本実施形態による容量素子は、図５に示すよう
に、下部電極２２と上部電極８０との間に電源９０を接
続してスイッチングを行うような使用態様、例えば、Ｄ
ＲＡＭやＦＲＡＭのキャパシタに適用する場合に極めて
有効である。
【００５９】このようにして容量素子を構成することに
より、（１００）ＢＳＴ膜５０によって容量値の電圧依
存性を高めることができ、（１１０）（１００）ＢＳＴ
膜３０，７０によってリーク電流特性を向上することが
できる。したがって、キャパシタ誘電体膜として（１０
０）配向膜を用いた場合の利点と、（１１０）（１０
０）配向膜を用いた場合の利点とを同時に得ることがで
きる。また、下部電極２２側及び上部電極８０側にそれ
ぞれ（１１０）（１００）ＢＳＴ膜を設けているので、
交流駆動のアプリケーションに適用する場合に極めて有
効である。
より、（１００）ＢＳＴ膜５０によって容量値の電圧依
存性を高めることができ、（１１０）（１００）ＢＳＴ
膜３０，７０によってリーク電流特性を向上することが
できる。したがって、キャパシタ誘電体膜として（１０
０）配向膜を用いた場合の利点と、（１１０）（１０
０）配向膜を用いた場合の利点とを同時に得ることがで
きる。また、下部電極２２側及び上部電極８０側にそれ
ぞれ（１１０）（１００）ＢＳＴ膜を設けているので、
交流駆動のアプリケーションに適用する場合に極めて有
効である。
【００６０】次に、本実施形態による容量素子の製造方
法について図６を用いて説明する。
法について図６を用いて説明する。
【００６１】まず、例えば図２（ａ）及び（ｂ）に示す
第１実施形態による容量素子の製造方法と同様にして、
基板１０上に、密着層２０と、下部電極２２と、（１１
０）（１００）ＢＳＴ膜３０と、浮遊電極４０と、（１
００）ＢＳＴ膜５０とを形成する。
第１実施形態による容量素子の製造方法と同様にして、
基板１０上に、密着層２０と、下部電極２２と、（１１
０）（１００）ＢＳＴ膜３０と、浮遊電極４０と、（１
００）ＢＳＴ膜５０とを形成する。
【００６２】次いで、（１００）ＢＳＴ膜５０上に、例
えばＲＦマグネトロンスパッタ法により、例えば膜厚１
００ｎｍのプラチナ膜を堆積する。こうして、（１０
０）ＢＳＴ膜５０上に、プラチナ膜よりなる浮遊電極６
０を形成する。
えばＲＦマグネトロンスパッタ法により、例えば膜厚１
００ｎｍのプラチナ膜を堆積する。こうして、（１０
０）ＢＳＴ膜５０上に、プラチナ膜よりなる浮遊電極６
０を形成する。
【００６３】次いで、浮遊電極６０上に、例えばＲＦマ
グネトロンスパッタ法により、例えば膜厚２５ｎｍの
（１１０）（１００）ＢＳＴ膜７０を形成する。例え
ば、基板温度を５００℃、ＲＦパワーを１００Ｗ、Ａｒ
／Ｏ2比を３／１、圧力を３０ｍＴｏｒｒとしてＢＳＴ
膜を堆積することにより、（１１０）（１００）配向膜
を形成することができる。
グネトロンスパッタ法により、例えば膜厚２５ｎｍの
（１１０）（１００）ＢＳＴ膜７０を形成する。例え
ば、基板温度を５００℃、ＲＦパワーを１００Ｗ、Ａｒ
／Ｏ2比を３／１、圧力を３０ｍＴｏｒｒとしてＢＳＴ
膜を堆積することにより、（１１０）（１００）配向膜
を形成することができる。
【００６４】こうして、（１１０）（１００）ＢＳＴ膜
３０、（１００）ＢＳＴ膜５０及び（１１０）（１０
０）ＢＳＴ膜７０よりなり、トータル膜厚が１５０ｎｍ
であるキャパシタ誘電体膜を形成する。
３０、（１００）ＢＳＴ膜５０及び（１１０）（１０
０）ＢＳＴ膜７０よりなり、トータル膜厚が１５０ｎｍ
であるキャパシタ誘電体膜を形成する。
【００６５】次いで、（１１０）（１００）ＢＳＴ膜７
０上に、例えばＲＦマグネトロンスパッタ法により、例
えば膜厚１００ｎｍのプラチナ膜を堆積する。こうし
て、（１１０）（１００）ＢＳＴ膜７０上に、プラチナ
膜よりなる上部電極８０を形成する（図６（ａ））。
０上に、例えばＲＦマグネトロンスパッタ法により、例
えば膜厚１００ｎｍのプラチナ膜を堆積する。こうし
て、（１１０）（１００）ＢＳＴ膜７０上に、プラチナ
膜よりなる上部電極８０を形成する（図６（ａ））。
【００６６】次いで、フォトリソグラフィ及びイオンミ
リングにより、上部電極８０を所定の形状にパターニン
グする。
リングにより、上部電極８０を所定の形状にパターニン
グする。
【００６７】こうして、キャパシタ誘電体膜が（１１
０）（１００）ＢＳＴ膜３０と（１００）ＢＳＴ膜５０
と（１１０）（１００）ＢＳＴ膜７０とにより構成され
ており、ＢＳＴ膜３０とＢＳＴ膜５０との間に浮遊電極
４０が、ＢＳＴ膜５０とＢＳＴ膜７０との間に浮遊電極
６０が形成された容量素子を形成することができる（図
６（ｂ））。
０）（１００）ＢＳＴ膜３０と（１００）ＢＳＴ膜５０
と（１１０）（１００）ＢＳＴ膜７０とにより構成され
ており、ＢＳＴ膜３０とＢＳＴ膜５０との間に浮遊電極
４０が、ＢＳＴ膜５０とＢＳＴ膜７０との間に浮遊電極
６０が形成された容量素子を形成することができる（図
６（ｂ））。
【００６８】このように、本実施形態によれば、キャパ
シタ誘電体膜を、（１１０）（１００）配向膜及び（１
００）ＢＳＴ配向膜とにより構成するので、（１１１）
配向膜により得られる利点と（１００）配向膜により得
られる利点の双方を実現しうる容量素子を構成すること
ができる。また、（１１０）（１００）配向膜を下部電
極側及び上部電極側のそれぞれに設けているので、両電
極からの電子の注入による影響を防止することができ
る。したがって、交流駆動のアプリケーションに適用す
る場合に極めて有効である。
シタ誘電体膜を、（１１０）（１００）配向膜及び（１
００）ＢＳＴ配向膜とにより構成するので、（１１１）
配向膜により得られる利点と（１００）配向膜により得
られる利点の双方を実現しうる容量素子を構成すること
ができる。また、（１１０）（１００）配向膜を下部電
極側及び上部電極側のそれぞれに設けているので、両電
極からの電子の注入による影響を防止することができ
る。したがって、交流駆動のアプリケーションに適用す
る場合に極めて有効である。
【００６９】［第４実施形態］本発明の第４実施形態に
よる容量素子及びその製造方法について図７を用いて説
明する。なお、図１乃至図６に示す第１乃至第３実施形
態による容量素子及びその製造方法と同様の構成要素に
は同一の符号を付し説明を省略し或いは簡略にする。
よる容量素子及びその製造方法について図７を用いて説
明する。なお、図１乃至図６に示す第１乃至第３実施形
態による容量素子及びその製造方法と同様の構成要素に
は同一の符号を付し説明を省略し或いは簡略にする。
【００７０】図７は本実施形態による容量素子の構造を
示す概略断面図である。
示す概略断面図である。
【００７１】本実施形態による容量素子は、基本的な構
造は図５に示す第３実施形態による容量素子と同様であ
る。本実施形態による容量素子では、（１１０）（１０
０）ＢＳＴ膜３０，７０の代わりに、ランダム方向に配
向したＢＳＴ膜（以下、ランダム配向ＢＳＴ膜という）
３２，７２が形成されており、（１００）ＢＳＴ膜５０
の代わりに（１１１）ＢＳＴ膜５２が形成されているこ
とに特徴がある。なお、ランダム配向ＢＳＴ膜とは、
（１００）配向した粒界、（１１１）配向した粒界、
（１１０）配向した粒界のすべてを含む膜をいう。ラン
ダム配向ＢＳＴ膜は、（１１０）（１００）ＢＳＴ膜と
同様に、Ｐｔ／ＢＳＴ界面における界面準位密度が低
い。
造は図５に示す第３実施形態による容量素子と同様であ
る。本実施形態による容量素子では、（１１０）（１０
０）ＢＳＴ膜３０，７０の代わりに、ランダム方向に配
向したＢＳＴ膜（以下、ランダム配向ＢＳＴ膜という）
３２，７２が形成されており、（１００）ＢＳＴ膜５０
の代わりに（１１１）ＢＳＴ膜５２が形成されているこ
とに特徴がある。なお、ランダム配向ＢＳＴ膜とは、
（１００）配向した粒界、（１１１）配向した粒界、
（１１０）配向した粒界のすべてを含む膜をいう。ラン
ダム配向ＢＳＴ膜は、（１１０）（１００）ＢＳＴ膜と
同様に、Ｐｔ／ＢＳＴ界面における界面準位密度が低
い。
【００７２】本実施形態による容量素子では、下部電極
２２及び上部電極８０のそれぞれに接してＰｔ／ＢＳＴ
界面における界面準位密度の低いランダム配向ＢＳＴ膜
が形成されているため、下部電極２２及び上部電極８０
のいずれの方向から電子を注入する場合においてもリー
ク特性を向上することができる。また、（１１１）ＢＳ
Ｔ膜は、（１００）ＢＳＴ膜よりも高い誘電率を有す
る。したがって、本実施形態による容量素子は、図７に
示すように、下部電極２２と上部電極８０との間に電源
９０を接続してスイッチングを行うような使用態様であ
って、高い誘電率が求められるデバイス、例えば、ＤＲ
ＡＭやＦＲＡＭのキャパシタに適用する場合に極めて有
効である。
２２及び上部電極８０のそれぞれに接してＰｔ／ＢＳＴ
界面における界面準位密度の低いランダム配向ＢＳＴ膜
が形成されているため、下部電極２２及び上部電極８０
のいずれの方向から電子を注入する場合においてもリー
ク特性を向上することができる。また、（１１１）ＢＳ
Ｔ膜は、（１００）ＢＳＴ膜よりも高い誘電率を有す
る。したがって、本実施形態による容量素子は、図７に
示すように、下部電極２２と上部電極８０との間に電源
９０を接続してスイッチングを行うような使用態様であ
って、高い誘電率が求められるデバイス、例えば、ＤＲ
ＡＭやＦＲＡＭのキャパシタに適用する場合に極めて有
効である。
【００７３】このようにして容量素子を構成することに
より、（１１１）ＢＳＴ膜５２によって蓄積容量を高め
ることができ、ランダム配向ＢＳＴ膜３２，７２によっ
てリーク電流特性を向上することができる。したがっ
て、キャパシタ誘電体膜として（１１１）配向膜を用い
た場合の利点と、ランダム配向膜を用いた場合の利点と
を同時に得ることができる。また、下部電極２２側及び
上部電極８０側にそれぞれランダム配向ＢＳＴ膜を設け
ているので、交流駆動のアプリケーションに適用する場
合に極めて有効である。
より、（１１１）ＢＳＴ膜５２によって蓄積容量を高め
ることができ、ランダム配向ＢＳＴ膜３２，７２によっ
てリーク電流特性を向上することができる。したがっ
て、キャパシタ誘電体膜として（１１１）配向膜を用い
た場合の利点と、ランダム配向膜を用いた場合の利点と
を同時に得ることができる。また、下部電極２２側及び
上部電極８０側にそれぞれランダム配向ＢＳＴ膜を設け
ているので、交流駆動のアプリケーションに適用する場
合に極めて有効である。
【００７４】なお、本実施形態による容量素子の製造方
法は、（１１１）ＢＳＴ膜３０、７０の代わりにランダ
ム配向ＢＳＴ膜３２，７２を形成する点、（１００）Ｂ
ＳＴ膜５０を形成する代わりに（１１１）ＢＳＴ膜５２
を形成する点を除き、第３実施形態による容量素子の製
造方法と同様である。
法は、（１１１）ＢＳＴ膜３０、７０の代わりにランダ
ム配向ＢＳＴ膜３２，７２を形成する点、（１００）Ｂ
ＳＴ膜５０を形成する代わりに（１１１）ＢＳＴ膜５２
を形成する点を除き、第３実施形態による容量素子の製
造方法と同様である。
【００７５】ランダム配向ＢＳＴ膜３２，７２は、ＲＦ
マグネトロンスパッタ法により、例えば、基板温度を６
００℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３０／
１９、圧力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積する
ことにより形成することができる。
マグネトロンスパッタ法により、例えば、基板温度を６
００℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３０／
１９、圧力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積する
ことにより形成することができる。
【００７６】また、（１１１）ＢＳＴ膜５２は、例えば
ＲＦマグネトロンスパッタ法により、基板温度を６００
℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３０／３．
７、圧力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積するこ
とにより、誘電率が約４００の（１１１）配向した多結
晶ＢＳＴ膜を形成することができる。
ＲＦマグネトロンスパッタ法により、基板温度を６００
℃、ＲＦパワーを１００Ｗ、Ａｒ／Ｏ2比を３０／３．
７、圧力を１０ｍＴｏｒｒとしてＢＳＴ膜を堆積するこ
とにより、誘電率が約４００の（１１１）配向した多結
晶ＢＳＴ膜を形成することができる。
【００７７】このように、本実施形態によれば、キャパ
シタ誘電体膜を、ランダム配向膜と（１１１）配向膜と
により構成するので、ランダム配向膜により得られる利
点と（１１１）配向膜により得られる利点の双方を実現
しうる容量素子を構成することができる。
シタ誘電体膜を、ランダム配向膜と（１１１）配向膜と
により構成するので、ランダム配向膜により得られる利
点と（１１１）配向膜により得られる利点の双方を実現
しうる容量素子を構成することができる。
【００７８】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。
限らず種々の変形が可能である。
【００７９】例えば、上記実施形態では、キャパシタ誘
電体膜としてＢＳＴ膜を用いた場合を説明したが、キャ
パシタ誘電体膜はＢＳＴ膜に限定されるものではない。
本発明に適用可能な誘電体材料としては、ペロブスカイ
ト構造やパイロクロア構造を有する酸化物が挙げられ
る。
電体膜としてＢＳＴ膜を用いた場合を説明したが、キャ
パシタ誘電体膜はＢＳＴ膜に限定されるものではない。
本発明に適用可能な誘電体材料としては、ペロブスカイ
ト構造やパイロクロア構造を有する酸化物が挙げられ
る。
【００８０】ペロブスカイト構造を有する酸化物は、一
般にＡＢＯ3として表される。ここで、Ｂは、酸性酸化
物を構成する、周期律表のIVＢ族、ＶＢ族、VIＢ族、VI
IＢ族又はＩＢ族に属する金属元素、Ａは、１〜３価の
正の電荷を有するカチオンである。
般にＡＢＯ3として表される。ここで、Ｂは、酸性酸化
物を構成する、周期律表のIVＢ族、ＶＢ族、VIＢ族、VI
IＢ族又はＩＢ族に属する金属元素、Ａは、１〜３価の
正の電荷を有するカチオンである。
【００８１】また、パイロクロア構造を有する酸化物
は、一般にＡ2Ｂ2Ｏxとして表される。ここで、Ｂは、
酸性酸化物を構成する、周期律表のIVＢ族、ＶＢ族、VI
Ｂ族、VIIＢ族又はＩＢ族に属する金属元素、Ａは、１
〜３価の正の電荷を有するカチオン、組成ｘは６〜７程
度である。
は、一般にＡ2Ｂ2Ｏxとして表される。ここで、Ｂは、
酸性酸化物を構成する、周期律表のIVＢ族、ＶＢ族、VI
Ｂ族、VIIＢ族又はＩＢ族に属する金属元素、Ａは、１
〜３価の正の電荷を有するカチオン、組成ｘは６〜７程
度である。
【００８２】これら構造に該当する酸化物としては、例
えば、ＢａＴｉＯｘ（barium titanate）、ＳｒＴｉＯ
ｘ（strontium titanate）、ＢａＳｒＴｉＯｘ（barium
strontium titanate）、ＢｉＴｉＯｘ（bismuth titan
ate）、ＳｒＢｉＴａＯｘ（strontium bismuth tantala
te）、ＳｒＢｉＮｂＯｘ（strontium bismuth niobat
e）、ＳｒＢｉＴａＮｂＯｘ（strontium bismuth tanta
late niobate）、ＰｂＺｒＴｉＯｘ（lead zirconate t
itanate）、ＰｂＬａＺｒＴｉＯｘ（lead lanthanum zi
rconate titanate）、ＰｂＭｇＮｂＯｘ（lead magnesi
um niobate）等が挙げられる。
えば、ＢａＴｉＯｘ（barium titanate）、ＳｒＴｉＯ
ｘ（strontium titanate）、ＢａＳｒＴｉＯｘ（barium
strontium titanate）、ＢｉＴｉＯｘ（bismuth titan
ate）、ＳｒＢｉＴａＯｘ（strontium bismuth tantala
te）、ＳｒＢｉＮｂＯｘ（strontium bismuth niobat
e）、ＳｒＢｉＴａＮｂＯｘ（strontium bismuth tanta
late niobate）、ＰｂＺｒＴｉＯｘ（lead zirconate t
itanate）、ＰｂＬａＺｒＴｉＯｘ（lead lanthanum zi
rconate titanate）、ＰｂＭｇＮｂＯｘ（lead magnesi
um niobate）等が挙げられる。
【００８３】また、キャパシタ誘電体膜を異なる２以上
の誘電体材料によって構成してもよい。材料の異なる誘
電体膜を直に積層する場合、上層に形成する膜の配向方
向の制御が困難となるほか、誘電体膜間の反応によるリ
ーク電流の増加が生じることがある。例えば、（Ｐｂ，
Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3（以下、ＰＬＺＴという）と
ＳｒＢｉ2Ｔａ2Ｏ9（以下、ＳＢＴという）を積層した
場合、ＰＬＺＴまくからＳＢＴ膜へのＰｂの拡散や、Ｓ
ＢＴ膜からＰＬＺＴ膜へのＢｉの拡散が問題点と指摘さ
れている。
の誘電体材料によって構成してもよい。材料の異なる誘
電体膜を直に積層する場合、上層に形成する膜の配向方
向の制御が困難となるほか、誘電体膜間の反応によるリ
ーク電流の増加が生じることがある。例えば、（Ｐｂ，
Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3（以下、ＰＬＺＴという）と
ＳｒＢｉ2Ｔａ2Ｏ9（以下、ＳＢＴという）を積層した
場合、ＰＬＺＴまくからＳＢＴ膜へのＰｂの拡散や、Ｓ
ＢＴ膜からＰＬＺＴ膜へのＢｉの拡散が問題点と指摘さ
れている。
【００８４】したがって、本発明のように誘電体膜間に
浮遊電極を設けることにより、各誘電体膜の配向方向の
制御が可能となるとともに、誘電体膜間における反応を
防止することができる。また、異なる誘電体材料を用い
ることにより、各誘電体材料の有する利点を得ることも
可能となる。
浮遊電極を設けることにより、各誘電体膜の配向方向の
制御が可能となるとともに、誘電体膜間における反応を
防止することができる。また、異なる誘電体材料を用い
ることにより、各誘電体材料の有する利点を得ることも
可能となる。
【００８５】ＰｂやＢｉの拡散バリアとしては、ＩｒＯ
2膜などの導電性酸化物膜が好適である。したがって、
異なる誘電体材料を用いる場合には、浮遊電極をＩｒＯ
2膜などの導電性酸化物膜により構成することが望まし
い。例えば、ＰＬＺＴ膜／ＩｒＯ2膜／ＳＢＴ膜からな
る積層構造を有する容量素子を構成することが考えられ
る。異なる２以上の誘電体材料を用いる場合、各誘電体
膜の配向方向は必ずしも変える必要はない。
2膜などの導電性酸化物膜が好適である。したがって、
異なる誘電体材料を用いる場合には、浮遊電極をＩｒＯ
2膜などの導電性酸化物膜により構成することが望まし
い。例えば、ＰＬＺＴ膜／ＩｒＯ2膜／ＳＢＴ膜からな
る積層構造を有する容量素子を構成することが考えられ
る。異なる２以上の誘電体材料を用いる場合、各誘電体
膜の配向方向は必ずしも変える必要はない。
【００８６】また、上記第１及び第２実施形態では配向
方向の異なる２つの膜によりキャパシタ誘電体膜を構成
し、第３及び第４実施形態では配向方向の異なる膜を含
む３つの膜によりキャパシタ誘電体膜を構成したが、４
つ以上の膜によってキャパシタ誘電体膜を構成するよう
にしてもよい。
方向の異なる２つの膜によりキャパシタ誘電体膜を構成
し、第３及び第４実施形態では配向方向の異なる膜を含
む３つの膜によりキャパシタ誘電体膜を構成したが、４
つ以上の膜によってキャパシタ誘電体膜を構成するよう
にしてもよい。
【００８７】また、密着層としては、酸化チタン膜のほ
か、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、ジルコニ
ウム（Ｚｒ）、チタン（Ｔｉ）、酸化プラチナ（ＰｔＯ
ｘ）、酸化イリジウム（ＩｒＯｘ）、酸化ジルコニウム
（ＺｒＯｘ）、窒化チタン（ＴｉＮ）、ＴｉＡｌＮ、窒
化タンタル（ＴａＮ）、ＴａＳｉＮなど、貴金属、貴金
属の合金、貴金属と貴金属ではない金属との合金、導電
性を有する貴金属の酸化物、絶縁性を有する金属酸化
物、絶縁性を有する金属窒化物、導電性を有する金属窒
化物、或いは、これら材料よりなる膜の積層膜を適用す
ることができる。
か、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、ジルコニ
ウム（Ｚｒ）、チタン（Ｔｉ）、酸化プラチナ（ＰｔＯ
ｘ）、酸化イリジウム（ＩｒＯｘ）、酸化ジルコニウム
（ＺｒＯｘ）、窒化チタン（ＴｉＮ）、ＴｉＡｌＮ、窒
化タンタル（ＴａＮ）、ＴａＳｉＮなど、貴金属、貴金
属の合金、貴金属と貴金属ではない金属との合金、導電
性を有する貴金属の酸化物、絶縁性を有する金属酸化
物、絶縁性を有する金属窒化物、導電性を有する金属窒
化物、或いは、これら材料よりなる膜の積層膜を適用す
ることができる。
【００８８】また、上部電極及び下部電極としては、プ
ラチナのほか、パラジウム（Ｐｄ）、イリジウム、ルテ
ニウム（Ｒｕ）、ロジウム（Ｒｈ）、レニウム（Ｒ
ｅ）、オスミウム（Ｏｓ）、酸化プラチナ、酸化イリジ
ウム、酸化ルテニウム（ＲｕＯｘ）、金（Ａｕ）、銀
（Ａｇ）、銅（Ｃｕ）など、遷移金属、貴金属、貴金属
の合金、貴金属と貴金属ではない金属との合金、導電性
を有する貴金属の酸化物、或いは、これら材料よりなる
膜の積層膜を適用することができる。
ラチナのほか、パラジウム（Ｐｄ）、イリジウム、ルテ
ニウム（Ｒｕ）、ロジウム（Ｒｈ）、レニウム（Ｒ
ｅ）、オスミウム（Ｏｓ）、酸化プラチナ、酸化イリジ
ウム、酸化ルテニウム（ＲｕＯｘ）、金（Ａｕ）、銀
（Ａｇ）、銅（Ｃｕ）など、遷移金属、貴金属、貴金属
の合金、貴金属と貴金属ではない金属との合金、導電性
を有する貴金属の酸化物、或いは、これら材料よりなる
膜の積層膜を適用することができる。
【００８９】また、浮遊電極としては、プラチナのほ
か、パラジウム、イリジウム、ルテニウム、ロジウム、
レニウム、オスミウム、酸化プラチナ、酸化イリジウ
ム、酸化ルテニウム、金、銀、銅、ＴｉＡｌＮ、ＴａＳ
ｉＮなど、遷移金属、貴金属、貴金属の合金、貴金属と
貴金属ではない金属との合金、導電性を有する貴金属の
酸化物、導電性を有する金属窒化物、或いは、これら材
料よりなる膜の積層膜を適用することができる。
か、パラジウム、イリジウム、ルテニウム、ロジウム、
レニウム、オスミウム、酸化プラチナ、酸化イリジウ
ム、酸化ルテニウム、金、銀、銅、ＴｉＡｌＮ、ＴａＳ
ｉＮなど、遷移金属、貴金属、貴金属の合金、貴金属と
貴金属ではない金属との合金、導電性を有する貴金属の
酸化物、導電性を有する金属窒化物、或いは、これら材
料よりなる膜の積層膜を適用することができる。
【００９０】また、上記実施形態では、キャパシタ誘電
体膜の成膜にＲＦマグネトロンスパッタ法を用いた場合
を示したが、化学溶液堆積法（chemical solution depo
sition）、他の物理的気相堆積法（phisical vapor dep
osition）、化学気相堆積法（chemical vapor depositi
on）等を用いて形成するようにしてもよい。これらいず
れの成膜方法においても、堆積条件を適宜調整すること
により堆積膜の配向方向を制御することができる。
体膜の成膜にＲＦマグネトロンスパッタ法を用いた場合
を示したが、化学溶液堆積法（chemical solution depo
sition）、他の物理的気相堆積法（phisical vapor dep
osition）、化学気相堆積法（chemical vapor depositi
on）等を用いて形成するようにしてもよい。これらいず
れの成膜方法においても、堆積条件を適宜調整すること
により堆積膜の配向方向を制御することができる。
【００９１】また、キャパシタ誘電体膜を構成する各高
誘電率膜の膜厚や配向方向は、上記実施形態に記載のも
のに限定されるものではなく、例えば、（１００）配向
膜、（１１０）配向膜、（１１１）配向膜、（１１０）
（１００）配向膜、（１００）（１１１）配向膜、（１
１０）（１１１）配向膜又はランダム方向に配向した配
向膜を任意に組み合わせて所望の特性を有するキャパシ
タ誘電体膜を構成することができる。キャパシタ誘電体
膜は、適用するデバイスに要求される特性に応じて適宜
選択することが望ましい。
誘電率膜の膜厚や配向方向は、上記実施形態に記載のも
のに限定されるものではなく、例えば、（１００）配向
膜、（１１０）配向膜、（１１１）配向膜、（１１０）
（１００）配向膜、（１００）（１１１）配向膜、（１
１０）（１１１）配向膜又はランダム方向に配向した配
向膜を任意に組み合わせて所望の特性を有するキャパシ
タ誘電体膜を構成することができる。キャパシタ誘電体
膜は、適用するデバイスに要求される特性に応じて適宜
選択することが望ましい。
【００９２】キャパシタ誘電体膜の特性の配向方向依存
性は、誘電体材料、成膜方法、グレインサイズ等によっ
て大きく変化するため、どのような配向膜をどのような
アプリケーションに適用することが好ましいかは一概に
はいえない。本願発明者らが使用したＲＦマグネトロン
スパッタ装置によって誘電体膜を成膜した場合には、以
下のような結果が得られた。ＢＳＴ膜の場合、（１１
１）配向膜では大きな誘電率を得ることができ、（１０
０）配向膜では容量値に高い電圧可変性を得ることがで
き、ランダム配向膜や（１１０）（１００）配向膜では
高いリーク耐性を得ることができ、（１１１）配向膜で
は水素に対する高い耐性を得ることができた。また、Ｐ
ＺＴの場合、（００１）配向膜や（１１１）配向膜では
大きな残留分極量を得ることができ、（１００）配向膜
や（００１）配向膜では高いリーク特性を得ることがで
きた。
性は、誘電体材料、成膜方法、グレインサイズ等によっ
て大きく変化するため、どのような配向膜をどのような
アプリケーションに適用することが好ましいかは一概に
はいえない。本願発明者らが使用したＲＦマグネトロン
スパッタ装置によって誘電体膜を成膜した場合には、以
下のような結果が得られた。ＢＳＴ膜の場合、（１１
１）配向膜では大きな誘電率を得ることができ、（１０
０）配向膜では容量値に高い電圧可変性を得ることがで
き、ランダム配向膜や（１１０）（１００）配向膜では
高いリーク耐性を得ることができ、（１１１）配向膜で
は水素に対する高い耐性を得ることができた。また、Ｐ
ＺＴの場合、（００１）配向膜や（１１１）配向膜では
大きな残留分極量を得ることができ、（１００）配向膜
や（００１）配向膜では高いリーク特性を得ることがで
きた。
【００９３】
【発明の効果】以上の通り、本発明によれば、高誘電率
膜や強誘電体膜をキャパシタ誘電体膜に用いる容量素子
において、配向方向が異なる少なくとも２つの誘電体膜
を有するキャパシタ誘電体膜を構成するので、誘電体膜
の配向方向による依存性のある種々の特性を同時に向上
することができる。
膜や強誘電体膜をキャパシタ誘電体膜に用いる容量素子
において、配向方向が異なる少なくとも２つの誘電体膜
を有するキャパシタ誘電体膜を構成するので、誘電体膜
の配向方向による依存性のある種々の特性を同時に向上
することができる。
【図１】本発明の第１実施形態による容量素子の構造を
示す概略断面図である。
示す概略断面図である。
【図２】本発明の第１実施形態による容量素子の製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図３】本発明の第２実施形態による容量素子の構造を
示す概略断面図である。
示す概略断面図である。
【図４】本発明の第２実施形態による容量素子及び従来
の容量素子におけるリーク電流特性を示すグラフであ
る。
の容量素子におけるリーク電流特性を示すグラフであ
る。
【図５】本発明の第３実施形態による容量素子の構造を
示す概略断面図である。
示す概略断面図である。
【図６】本発明の第３実施形態による容量素子の製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図７】本発明の第４実施形態による容量素子の構造を
示す概略断面図である。
示す概略断面図である。
１０…基板
２０…密着層
２２…下部電極
３０…（１１０）（１００）ＢＳＴ膜
３２…ランダム配向ＢＳＴ膜
４０…浮遊電極
５０…（１００）ＢＳＴ膜
５２…（１１１）ＢＳＴ膜
６０…浮遊電極
７０…（１１０）（１００）ＢＳＴ膜
７２…ランダム配向ＢＳＴ膜
８０…上部電極
９０…電源
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/108
(72)発明者 栗原 和明
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5F038 AC02 AC05 AC09 AC15 AC16
AC17 AC18 DF05 EZ20
5F058 BA11 BA20 BC03 BC20 BD01
BF14 BJ01
5F083 AD60 FR01 GA21 JA13 JA14
JA15 JA17 JA36 JA37 JA38
JA39 JA40 JA42 JA43 PR22
Claims (10)
- 【請求項１】 下部電極と、 前記下部電極上に形成され、配向方向が異なる少なくと
も２つの誘電体膜を含み、前記誘電体膜が浮遊電極によ
って互いに隔てられたキャパシタ誘電体膜と、 前記キャパシタ誘電体膜上に形成された上部電極とを有
することを特徴とする容量素子。 - 【請求項２】 下部電極と、 前記下部電極上に形成された第１の誘電体膜と、 前記第１の誘電体膜上に形成された第１の浮遊電極と、 前記第１の浮遊電極上に形成され、前記第１の誘電体膜
とは配向方向が異なる第２の誘電体膜と、 前記第２の誘電体膜上に形成された上部電極とを有する
ことを特徴とする容量素子。 - 【請求項３】 請求項２記載の容量素子において、 前記第１の誘電体膜と前記下部電極との界面における界
面準位密度は、前記下部電極上に前記第２の誘電体膜を
形成した場合における前記第２の誘電体膜と前記下部電
極との界面における界面準位密度よりも低いことを特徴
とする容量素子。 - 【請求項４】 請求項２又は３記載の容量素子におい
て、 前記第１の誘電体膜を構成する誘電体材料と前記第２の
誘電体膜を構成する誘電体材料とが異なっていることを
特徴とする容量素子。 - 【請求項５】 請求項２乃至４のいずれか１項に記載の
容量素子において、 前記第２の誘電体膜上に形成された第２の浮遊電極と、
前記第２の浮遊電極上に形成され、前記第２の誘電体膜
とは配向方向の異なる第３の誘電体膜とを更に有するこ
とを特徴とする容量素子。 - 【請求項６】 請求項５記載の容量素子において、 前記第３の誘電体膜と前記上部電極との界面における界
面準位密度は、前記第２の誘電体膜上に前記上部電極を
形成した場合における前記第２の誘電体膜と前記上部電
極との界面における界面準位密度よりも低いことを特徴
とする容量素子。 - 【請求項７】 請求項５又は６記載の容量素子におい
て、 前記第１の誘電体膜の配向方向と前記第３の誘電体膜の
配向方向とがほぼ等しいことを特徴とする容量素子。 - 【請求項８】 請求項６又は７記載の容量素子におい
て、 前記第２の誘電体膜を構成する誘電体材料と前記第３の
誘電体膜を構成する誘電体材料とが異なっていることを
特徴とする容量素子。 - 【請求項９】 請求項２乃至８のいずれか１項に記載の
容量素子において、 前記第１乃至第３の誘電体膜は、ペロブスカイト型又は
パイロクロア型の結晶構造を有する酸化物誘電体膜であ
ることを特徴とする容量素子。 - 【請求項１０】 下部電極上に、第１の誘電体膜を形成
する工程と、 前記第１の誘電体膜上に、浮遊電極を形成する工程と、 前記浮遊電極上に、前記第１の誘電体膜とは配向方向の
異なる第２の誘電体膜を形成する工程と、 前記第２の誘電体膜上に、上部電極を形成する工程とを
有することを特徴とする容量素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006323A JP2003209179A (ja) | 2002-01-15 | 2002-01-15 | 容量素子及びその製造方法 |
| US10/340,713 US6803617B2 (en) | 2002-01-15 | 2003-01-13 | Capacitor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006323A JP2003209179A (ja) | 2002-01-15 | 2002-01-15 | 容量素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209179A true JP2003209179A (ja) | 2003-07-25 |
| JP2003209179A5 JP2003209179A5 (ja) | 2005-08-04 |
Family
ID=19191214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002006323A Pending JP2003209179A (ja) | 2002-01-15 | 2002-01-15 | 容量素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6803617B2 (ja) |
| JP (1) | JP2003209179A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128642A (ja) * | 2004-09-30 | 2006-05-18 | Tdk Corp | 薄膜誘電体、薄膜誘電体素子及びその製造方法 |
| US7176510B2 (en) | 2003-09-26 | 2007-02-13 | Kyocera Corporation | Thin film capacitor |
| US7763921B2 (en) | 2006-11-14 | 2010-07-27 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| US7939347B2 (en) | 2008-08-28 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
| US8373212B2 (en) | 2006-09-11 | 2013-02-12 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| JP2020120110A (ja) * | 2019-01-18 | 2020-08-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| WO2020246363A1 (ja) * | 2019-06-05 | 2020-12-10 | 国立研究開発法人物質・材料研究機構 | 誘電体膜およびそれを用いたキャパシタならびに誘電体膜の製造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876536B2 (en) * | 2002-12-27 | 2005-04-05 | Tdk Corporation | Thin film capacitor and method for fabricating the same |
| US6958900B2 (en) | 2003-02-26 | 2005-10-25 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
| US6885540B2 (en) | 2003-02-26 | 2005-04-26 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
| US20040164416A1 (en) * | 2003-02-26 | 2004-08-26 | Tdk Corporation | Multi-layered unit |
| US7067458B2 (en) * | 2003-02-26 | 2006-06-27 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
| US6977806B1 (en) | 2003-02-26 | 2005-12-20 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
| US6891714B2 (en) | 2003-02-26 | 2005-05-10 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
| WO2004077565A1 (ja) * | 2003-02-27 | 2004-09-10 | Tdk Corporation | 薄膜容量素子ならびにそれを含んだ電子回路および電子機器 |
| US6930875B2 (en) * | 2003-06-12 | 2005-08-16 | Tdk Corporation | Multi-layered unit |
| JP2006066515A (ja) * | 2004-08-25 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| WO2006034119A1 (en) * | 2004-09-17 | 2006-03-30 | Massachusetts Institue Of Technology | BST INTEGRATION USING THIN BUFFER LAYER GROWN DIRECTLY ONTO SiO2/Si SUBSTRATE |
| US7241691B2 (en) * | 2005-03-28 | 2007-07-10 | Freescale Semiconductor, Inc. | Conducting metal oxide with additive as p-MOS device electrode |
| US7510956B2 (en) * | 2006-01-30 | 2009-03-31 | Fressscale Semiconductor, Inc. | MOS device with multi-layer gate stack |
| FR2936242B1 (fr) * | 2008-09-23 | 2010-11-05 | Commissariat Energie Atomique | Procede de preparation d'un materiau oxyde ceramique a structure pyrochlore presentant une constante dielectrique elevee et mise en oeuvre de ce procede pour des applications de microelectronique |
| US7989919B2 (en) * | 2009-06-03 | 2011-08-02 | Infineon Technologies Ag | Capacitor arrangement and method for making same |
| US8723299B2 (en) | 2010-06-01 | 2014-05-13 | Infineon Technologies Ag | Method and system for forming a thin semiconductor device |
| CN103959463B (zh) * | 2011-10-01 | 2017-03-15 | 英特尔公司 | 片上电容器及其组装方法 |
| US11222945B2 (en) * | 2017-12-29 | 2022-01-11 | Texas Instruments Incorporated | High voltage isolation structure and method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3594787B2 (ja) | 1998-02-03 | 2004-12-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6172385B1 (en) | 1998-10-30 | 2001-01-09 | International Business Machines Corporation | Multilayer ferroelectric capacitor structure |
| JP3377762B2 (ja) * | 1999-05-19 | 2003-02-17 | 株式会社半導体理工学研究センター | 強誘電体不揮発性メモリ |
| US6720596B2 (en) * | 2000-10-17 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for driving the same |
-
2002
- 2002-01-15 JP JP2002006323A patent/JP2003209179A/ja active Pending
-
2003
- 2003-01-13 US US10/340,713 patent/US6803617B2/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176510B2 (en) | 2003-09-26 | 2007-02-13 | Kyocera Corporation | Thin film capacitor |
| JP2006128642A (ja) * | 2004-09-30 | 2006-05-18 | Tdk Corp | 薄膜誘電体、薄膜誘電体素子及びその製造方法 |
| US8373212B2 (en) | 2006-09-11 | 2013-02-12 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US9373676B2 (en) | 2006-09-11 | 2016-06-21 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US7763921B2 (en) | 2006-11-14 | 2010-07-27 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| US8110411B2 (en) | 2006-11-14 | 2012-02-07 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| US8367428B2 (en) | 2006-11-14 | 2013-02-05 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| US7939347B2 (en) | 2008-08-28 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
| JP2020120110A (ja) * | 2019-01-18 | 2020-08-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| WO2020246363A1 (ja) * | 2019-06-05 | 2020-12-10 | 国立研究開発法人物質・材料研究機構 | 誘電体膜およびそれを用いたキャパシタならびに誘電体膜の製造方法 |
| JPWO2020246363A1 (ja) * | 2019-06-05 | 2020-12-10 | ||
| JP7226747B2 (ja) | 2019-06-05 | 2023-02-21 | 国立研究開発法人物質・材料研究機構 | 誘電体膜およびそれを用いたキャパシタならびに誘電体膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030136998A1 (en) | 2003-07-24 |
| US6803617B2 (en) | 2004-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003209179A (ja) | 容量素子及びその製造方法 | |
| US7349195B2 (en) | Thin film capacitor and method for manufacturing the same | |
| US6674633B2 (en) | Process for producing a strontium ruthenium oxide protective layer on a top electrode | |
| US20040150027A1 (en) | Ferroelectric memory devices | |
| JPH0668529A (ja) | 強誘電性素子のための多層電極 | |
| US20090130457A1 (en) | Dielectric structure | |
| US20090026514A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| US7031138B2 (en) | Ferroelectric capacitor and process for its manufacture | |
| TW200304199A (en) | Barrier stack with improved barrier properties | |
| US20060214213A1 (en) | Thin-film capacitor element and semiconductor device | |
| US6236113B1 (en) | Iridium composite barrier structure and method for same | |
| JP2004296929A (ja) | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 | |
| KR20000014388A (ko) | 강유전체 메모리 커패시터 및 그 제조방법 | |
| JP2004153006A (ja) | 容量素子の製造方法 | |
| US20040185653A1 (en) | Semiconductor device and method for fabricating the same | |
| JPH0620866A (ja) | 誘電体素子 | |
| JP2002289809A (ja) | 半導体装置およびその製造方法 | |
| KR100349687B1 (ko) | 강유전체 캐패시터 및 그의 제조 방법 | |
| KR20030028044A (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| KR19980029365A (ko) | 강유전체 캐패시터의 제조방법 | |
| JPH113976A (ja) | 誘電体素子、強誘電体メモリおよびその動作方法 | |
| JP2000077612A (ja) | 半導体装置 | |
| KR20020043914A (ko) | 강유전체 캐패시터 및 그의 제조 방법 | |
| JP2000228506A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |