JP2003209179A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003209179A5 JP2003209179A5 JP2002006323A JP2002006323A JP2003209179A5 JP 2003209179 A5 JP2003209179 A5 JP 2003209179A5 JP 2002006323 A JP2002006323 A JP 2002006323A JP 2002006323 A JP2002006323 A JP 2002006323A JP 2003209179 A5 JP2003209179 A5 JP 2003209179A5
- Authority
- JP
- Japan
- Prior art keywords
- dielectric film
- electrode
- dielectric
- capacitive element
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (10)
- 下部電極と、
前記下部電極上に形成され、結晶配向方向が異なる少なくとも2つの誘電体膜を含み、前記誘電体膜が浮遊電極によって互いに隔てられたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成された上部電極と
を有することを特徴とする容量素子。 - 下部電極と、
前記下部電極上に形成された第1の誘電体膜と、
前記第1の誘電体膜上に形成された第1の浮遊電極と、
前記第1の浮遊電極上に形成され、前記第1の誘電体膜とは結晶配向方向が異なる第2の誘電体膜と、
前記第2の誘電体膜上に形成された上部電極と
を有することを特徴とする容量素子。 - 請求項2記載の容量素子において、
前記第1の誘電体膜と前記下部電極との界面における界面準位密度は、前記下部電極上に前記第2の誘電体膜を形成した場合における前記第2の誘電体膜と前記下部電極との界面における界面準位密度よりも低い
ことを特徴とする容量素子。 - 請求項2又は3記載の容量素子において、
前記第1の誘電体膜を構成する誘電体材料と前記第2の誘電体膜を構成する誘電体材料とが異なっている
ことを特徴とする容量素子。 - 請求項2乃至4のいずれか1項に記載の容量素子において、
前記第2の誘電体膜上に形成された第2の浮遊電極と、前記第2の浮遊電極上に形成され、前記第2の誘電体膜とは結晶配向方向の異なる第3の誘電体膜とを更に有する
ことを特徴とする容量素子。 - 請求項5記載の容量素子において、
前記第3の誘電体膜と前記上部電極との界面における界面準位密度は、前記第2の誘電体膜上に前記上部電極を形成した場合における前記第2の誘電体膜と前記上部電極との界面における界面準位密度よりも低い
ことを特徴とする容量素子。 - 請求項5又は6記載の容量素子において、
前記第1の誘電体膜の結晶配向方向と前記第3の誘電体膜の結晶配向方向とがほぼ等しい
ことを特徴とする容量素子。 - 請求項6又は7記載の容量素子において、
前記第2の誘電体膜を構成する誘電体材料と前記第3の誘電体膜を構成する誘電体材料とが異なっている
ことを特徴とする容量素子。 - 請求項2乃至8のいずれか1項に記載の容量素子において、
前記第1乃至第3の誘電体膜は、ペロブスカイト型又はパイロクロア型の結晶構造を有する酸化物誘電体膜である
ことを特徴とする容量素子。 - 下部電極上に、第1の誘電体膜を形成する工程と、
前記第1の誘電体膜上に、浮遊電極を形成する工程と、
前記浮遊電極上に、前記第1の誘電体膜とは結晶配向方向の異なる第2の誘電体膜を形成する工程と、
前記第2の誘電体膜上に、上部電極を形成する工程と
を有することを特徴とする容量素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002006323A JP2003209179A (ja) | 2002-01-15 | 2002-01-15 | 容量素子及びその製造方法 |
US10/340,713 US6803617B2 (en) | 2002-01-15 | 2003-01-13 | Capacitor and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002006323A JP2003209179A (ja) | 2002-01-15 | 2002-01-15 | 容量素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003209179A JP2003209179A (ja) | 2003-07-25 |
JP2003209179A5 true JP2003209179A5 (ja) | 2005-08-04 |
Family
ID=19191214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002006323A Pending JP2003209179A (ja) | 2002-01-15 | 2002-01-15 | 容量素子及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6803617B2 (ja) |
JP (1) | JP2003209179A (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876536B2 (en) * | 2002-12-27 | 2005-04-05 | Tdk Corporation | Thin film capacitor and method for fabricating the same |
US6891714B2 (en) | 2003-02-26 | 2005-05-10 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
US6885540B2 (en) | 2003-02-26 | 2005-04-26 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
US6977806B1 (en) | 2003-02-26 | 2005-12-20 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
US20040164416A1 (en) * | 2003-02-26 | 2004-08-26 | Tdk Corporation | Multi-layered unit |
US6958900B2 (en) | 2003-02-26 | 2005-10-25 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
US7067458B2 (en) * | 2003-02-26 | 2006-06-27 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
WO2004077565A1 (ja) * | 2003-02-27 | 2004-09-10 | Tdk Corporation | 薄膜容量素子ならびにそれを含んだ電子回路および電子機器 |
US6930875B2 (en) * | 2003-06-12 | 2005-08-16 | Tdk Corporation | Multi-layered unit |
JP2005108887A (ja) | 2003-09-26 | 2005-04-21 | Kyocera Corp | 可変コンデンサ |
JP2006066515A (ja) * | 2004-08-25 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
US7402853B2 (en) * | 2004-09-17 | 2008-07-22 | Massachusetts Institute Of Technology | BST integration using thin buffer layer grown directly onto SiO2/Si substrate |
JP2006128642A (ja) * | 2004-09-30 | 2006-05-18 | Tdk Corp | 薄膜誘電体、薄膜誘電体素子及びその製造方法 |
US7241691B2 (en) * | 2005-03-28 | 2007-07-10 | Freescale Semiconductor, Inc. | Conducting metal oxide with additive as p-MOS device electrode |
US7510956B2 (en) * | 2006-01-30 | 2009-03-31 | Fressscale Semiconductor, Inc. | MOS device with multi-layer gate stack |
JP4946287B2 (ja) | 2006-09-11 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5205741B2 (ja) | 2006-11-14 | 2013-06-05 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5347381B2 (ja) | 2008-08-28 | 2013-11-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
FR2936242B1 (fr) * | 2008-09-23 | 2010-11-05 | Commissariat Energie Atomique | Procede de preparation d'un materiau oxyde ceramique a structure pyrochlore presentant une constante dielectrique elevee et mise en oeuvre de ce procede pour des applications de microelectronique |
US7989919B2 (en) * | 2009-06-03 | 2011-08-02 | Infineon Technologies Ag | Capacitor arrangement and method for making same |
US8723299B2 (en) | 2010-06-01 | 2014-05-13 | Infineon Technologies Ag | Method and system for forming a thin semiconductor device |
KR101596460B1 (ko) * | 2011-10-01 | 2016-02-26 | 인텔 코포레이션 | 온-칩 커패시터 및 그 조립 방법 |
US11222945B2 (en) * | 2017-12-29 | 2022-01-11 | Texas Instruments Incorporated | High voltage isolation structure and method |
JP2020120110A (ja) * | 2019-01-18 | 2020-08-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
WO2020246363A1 (ja) * | 2019-06-05 | 2020-12-10 | 国立研究開発法人物質・材料研究機構 | 誘電体膜およびそれを用いたキャパシタならびに誘電体膜の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3594787B2 (ja) | 1998-02-03 | 2004-12-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6172385B1 (en) * | 1998-10-30 | 2001-01-09 | International Business Machines Corporation | Multilayer ferroelectric capacitor structure |
JP3377762B2 (ja) * | 1999-05-19 | 2003-02-17 | 株式会社半導体理工学研究センター | 強誘電体不揮発性メモリ |
US6720596B2 (en) * | 2000-10-17 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for driving the same |
-
2002
- 2002-01-15 JP JP2002006323A patent/JP2003209179A/ja active Pending
-
2003
- 2003-01-13 US US10/340,713 patent/US6803617B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003209179A5 (ja) | ||
TWI514232B (zh) | 觸控顯示面板 | |
CN112805819B (zh) | 利用电场的电流路径控制方法及电子元件 | |
JP2005509283A5 (ja) | ||
KR970003926A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
JP2006344900A5 (ja) | ||
JP2003195330A5 (ja) | ||
TW201106051A (en) | Capactive touch panels | |
JP2004165559A5 (ja) | ||
WO2016004719A1 (zh) | 阵列基板及制备方法、触控显示装置 | |
SG113020A1 (en) | Heterolayered ferroelectric thin films and methods of forming the same | |
JP2003078040A5 (ja) | 半導体集積回路装置 | |
WO2014183393A1 (zh) | 触摸定位结构及其制造方法、触摸屏和显示装置 | |
JP2002343811A5 (ja) | ||
JPH1074906A (ja) | Dram | |
US20220131483A1 (en) | Method for controlling current path range by using electric field, and electronic circuit | |
KR940022841A (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
WO2003100824A3 (en) | Ferroelectric capacitor and method of manufacturing the same | |
CN107621902A (zh) | 压力传感器和包括其的显示装置 | |
CN205721723U (zh) | 导电结构及触控面板 | |
US20210208730A1 (en) | Touch substrate, touch control display apparatus, and method of fabricating a touch substrate | |
KR102218663B1 (ko) | 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 | |
KR102656291B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
KR102599612B1 (ko) | 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 | |
KR102051042B1 (ko) | 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법 |