JP2004165559A5 - - Google Patents

Claims (5)

1. 半導体素子が形成された半導体基板と、
   前記半導体基板上に各々が層間絶縁膜を介して複数層積層された多層金属配線層と、
   前記多層金属配線層上に層間絶縁膜を介して形成された上部金属電極、誘電体膜及び下部金属電極から構成されたキャパシタと、
   前記キャパシタを被覆するように形成された絶縁膜上に設けられた上層の配線層とを備え、
   前記キャパシタは、第１及び第２の素子から構成され、これら第１及び第２の素子は、それぞれ積層された下部金属電極、誘電体膜及び上部金属電極から構成され、各々の上部金属電極は、実質的に同じ大きさ形状であり、且つそれぞれの上部金属電極は、各々前記下部金属電極及び前記誘電体膜が形成配置されている領域内に形成され、前記第１の素子の下部金属電極と前記第２の素子の上部金属電極とは電気的に接続され、前記第１の素子の上部金属電極と前記第２の素子の下部金属電極とは電気的に接続されていることを特徴とする半導体装置。
2. 前記第１の素子の下部金属電極と前記第２の素子の上部金属電極とは前記上層の配線層を構成する第１の配線により接続され、前記第１の素子の上部金属電極と前記第２の素子の下部金属電極とは前記上層の配線層を構成する第２の配線により接続されていることを特徴とする請求項１に記載の半導体装置。
3. 前記キャパシタを構成する誘電体膜は、高誘電体材料からなる第１の膜とリーク電流の低い材料からなる第２の膜とから構成された積層膜からなることを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 半導体素子が形成された半導体基板と、
   前記半導体基板上に各々が層間絶縁膜を介して複数層積層された多層金属配線層と、
   前記半導体基板上に前記多層金属配線層を被覆するように形成された誘電体膜と、
   前記誘電体膜上に形成された実質的に同じ大きさ形状の第１及び第２の上部金属電極と、
   前記第１及び第２の上部金属電極及び誘電体膜を被覆するように形成された絶縁膜上に設けられた上層の配線層とを備え、
   前記第１及び第２の上部金属配線、前記誘電体膜及び前記多層金属配線層の最上層の金属配線層はキャパシタを構成し、前記キャパシタは、第１及び第２の素子から構成され、前記第１の素子は、前記第１の上部金属電極、前記誘電体膜及び前記最上層の金属配線層の一部からなる第１の下部金属電極からなり、前記第２の素子は、前記第２の上部金属電極、前記誘電体膜及び前記最上層の金属配線層の一部からなる第２の下部金属電極からなり、前記第１及び第２の上部金属電極は、それぞれ前記第１の下部金属電極、前記第２の下部電極及び前記誘電体膜が形成配置されている領域内に形成され、前記第１の素子の第１の下部金属電極と前記第２の素子の第２の上部金属電極とは電気的に接続され、前記第１の素子の第１の上部金属電極と前記第２の素子の第２の下部金属電極とは電気的に接続されていることを特徴とする半導体装置。
5. 前記第１の素子の第１の下部金属電極と前記第２の素子の第２の上部電極とは前記上層の配線層を構成する第１の配線により接続され、前記第１の素子の第１の上部金属電極と前記第２の素子の第２の下部金属電極とは前記上層の配線層を構成する第２の配線により接続されていることを特徴とする請求項４に記載の半導体装置。