CN1501500A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1501500A
CN1501500A CNA200310113718A CN200310113718A CN1501500A CN 1501500 A CN1501500 A CN 1501500A CN A200310113718 A CNA200310113718 A CN A200310113718A CN 200310113718 A CN200310113718 A CN 200310113718A CN 1501500 A CN1501500 A CN 1501500A
Authority
CN
China
Prior art keywords
mentioned
metal electrode
capacitor
film
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200310113718A
Other languages
English (en)
Inventor
清利正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1501500A publication Critical patent/CN1501500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供既是适合于在半导体衬底上的多层布线上形成的高电容·高密度MIM电容器，又是呈现出适合于向AD转换器等的模拟电路的应用的对施加电压的良好的线性度的电容器。MIM电容器由2个实质上说上部电极面积124、125相等的一对元件(第1元件和第2元件)构成，具有一方的电容器的下部电极127或126，和另一方的电容器上部电极124或125彼此用布线129(连接124和127)或129’(连接125和126)电连起来的结构。将实现对电压的线性度极其优良的电容器。即便是使用易于产生在电极界面处的反应的高介电常数材料或难于在大面积衬底上形成均一的界面那样的成膜方法，也可以确保对所加电压的良好的线性度。

Description

半导体器件
技术领域
本发明涉及在RF通信等中使用的具备MIM(金属-绝缘体-金属)电容器的半导体器件。
背景技术
随着通信技术的进步，单独使用个人计算机(PC)或便携信息终端(PDA，个人数字助理)已很少见，连接到网络上使用已经常态化。人们预测今后即便是冰箱或空调等的家电产品也要变成为连接到网络上使用。在用这样的多个设备形成网络的情况下，特别是在一般家庭内，人们认为那些过去一直在办公室等处使用的把LAN电缆配线在每一个设备间构成网络的方法已经不适用，利用无线的无导线连接将成为今后的主流。因此，人们认为今后所有的LSI芯片上都要附加上RF通信功能。以往，可在这样的用途中使用的LSI，与用途相吻合地用多个芯片(RF模拟器件(SiGe-BiCMOS等)和CMOS逻辑器件)构成，但是，在便携信息终端等的情况下，由于因重视小型化而要求用更小的印制基板占有面积实现所希望的电路性能，故要求由RF混合装载LSI而得到的进一步的小型化。
此外，为了使得设备厂家可以更为方便地利用RF通信，人们要求采用把RF模拟器件和CMOS逻辑器件混合装载于单个芯片内的办法，作成为使得即便是没有设计现有RF电路的经验的使用者也可以利用RF通信功能。
另一方面，为了使RF模拟器件和CMOS逻辑器件单片化，就必须实现两器件的制造工艺的统一。RF模拟器件，包括电阻、电感和电容器等，CMOS逻辑器件则由MOS晶体管构成。因此，要想实现混合装载LSI，就产生了例如要以CMOS逻辑工艺为基础，把RF模拟器件的工艺统一于该工艺来开发新的RF-CMOS工艺的必要。
当要实现两工艺的统一时，最初，要成为问题的是电容器的结构和工艺。这是因为虽然为了混合装载RF模拟电路，需要混合装载多种目的的电容器，与各自的目的相对应所要求的技术规格都不一样，但是却必须用单一的技术规格(单位面积的电容密度、漏泄电流特性等)的电容器实现的缘故。例如，相对于只能给在RF接收部分的噪声滤波器中使用的电容器施加上数十微伏的电压，在模拟数字转换器(AD转换器)中则要施加2.5到3.6伏的电压。
因此，要在模拟电路中装载的电容器，无论是对于在数十微伏的使用，还是对于在3伏左右的使用，都要求是可以实现低漏泄电流的绝缘性高的电容器。此外，对于电容器储存电荷量对施加电压的线性度(电压线性度)的要求也因目的而不同。在上述的噪声滤波器用途中线性度虽然不重要，但是在AD转换器中，却要求非常好的线性度。因为AD转换器模式性地说由图10所示的那样的1个电容器601和2个开关元件602、603构成。开关元件602、603要用比RF的周期更快的开关周期进行开闭。输入进来的RF信号，在开关元件602打开时，就向电容器601存入，接着，采用闭合上开关元件602，打开开关元件603的办法，输出储存在电容器602内的电荷，在输出一侧的运算电路中变换成离散值。采用反复进行上述过程的办法，RF模拟信号就因被进行时间分割而变换成数字信号。决定这样的AD转换器中的转换精度的重要的参数之一，就是电容器601的存储电荷对于施加电压的线性度。
一般地说，可储存在电容器内的电荷量Q，如设施加电压为V，则可以用
Q＝CV       (1)
的关系表示。C虽然通常可以看作是常数，但是实际上却存在着式(2)所示的微弱的扰动项。
Q＝CV＝Co(1+VCC1×V+VCC2×V2)(2)
在理想的系统中，VCC1＝VCC2＝0，在VCC1＝VCC2＝0的情况下，已存入到电容器201内的电荷，虽然可以保持波形不变地进行数字变换，但是在VCC1或VCC2不为0的情况下，特别是在RF波形的振幅大的部分处波形就会失真地进行数字变换。特别是在与VCC2比较VCC1即便是在0伏附近，由于波形也要很大地失真，故给AD转换器性能带来的影响就大。为此，要制作到RF混合装载电路内的电容器，由于若使用在现有的半导体器件中广为使用的MOS(金属-氧化物-半导体)电容器或PIP(多晶硅-绝缘体-多晶硅)电容器，则因硅电极的耗尽化而产生的非线性就会成为问题，故必须是不会产生电极耗尽化的MIM电容器。
就是说，为要实现RF混合装载LSI，就要求性能非常高的MIM电容器。另一方面，对LSI的微细化，芯片面积的缩小的要求，则是永远存在的，在MIM电容器的情况下，由于每一个电容器的面积分别大到数百平方微米，故电容器面积的削减，就是说，单位面积的电容器电容值的提高是非常重要的。但是，在这样的面积大的电容器中的电容密度的提高，要采用在现有DRAM的电容器等中使用的、使电极3维化以利用侧面面积来增大实效性的电容器表面面积的办法来增大单位投影面积的电容值的方法，是困难的。因为仅仅为平衡巨大的投影面积而使侧面面积增大，由于若使用仅仅把电极加工成柱状来利用侧面面积的方法的话，就需要数十微米的高度的电极，是不现实的，所以，就要求在电极表面上形成微细的凹凸的那样的复杂的加工工序。
为了这样的目的，人们正在研究不使用作为MIM电容器的电介质以往一直使用的氮化硅膜，而代之以使用氧化铝、钽氧化物等的高介电常数材料，并已开始进行部分商业生产。
然而，RF混合装载电路用电容器，由于因为只要可在半导体衬底上的多层布线上形成，在工序可以变成为简单的同时还可以减小距半导体衬底的距离，而具有减小对地寄生电容的优点，所以，虽然可以在铜或铝的多层布线上形成，但是作为代价MIM电容器的形成温度上限却变成为400℃左右。工艺温度上限存在着限制这件事，表明要形成优质的高介电常数膜是困难的，同时，(在作为栅绝缘膜探讨高介电常数材料的情况下，由于800℃以上的热工序可以除去膜中的缺陷，故通常为人们所使用)，还表明不能借助于热处理除去归因于工艺损伤而在高介电常数材料中形成的缺陷。
另外，要使在半导体衬底上形成的电容器变成为电压依赖性小的结构，这在专利文献1和专利文献2中已进行了讲解。
[专利文献1]
特开昭59-55047号公报
[专利文献2]
特开平1-241858号公报
作为起因于这样的工艺而产生的损伤，可以举出如下的损伤：在用溅设法形成电容器上部电极时，例如，将要加到相对介电常数为20以上的高介电常数材料上的等离子体损伤；在加工电容器上部电极时加到高介电常数膜上的刻蚀损伤；在用等离子体CVD(化学汽相淀积)形成的层间绝缘膜被覆电容器时加上的等离子体损伤或由还原性气氛产生的氧缺损生长等。
此外，还可以把在高介电常数材料的成膜时产生与下部电极的金属膜之间的反应(最为典型的是由下部电极金属产生的高介电常数材料的还原)的产生也看作是工艺起因的损伤。特别是由等离子体工艺产生的损伤，与等离子体在半导体衬底上的分布具有密切的相关，在像现在的CMOS器件那样要在300mmφ衬底上制作的情况下，不可能期待在衬底面内含有一样的损伤，损伤自身具有通常的分布。为此，要在大口径衬底整个面上制作对施加电压的线性度良好的高介电常数MIM电容器是非常困难的。
发明内容
本发明提供既是适合于在半导体衬底上的多层布线上形成的高电容·高密度MIM电容器，又是呈现出适合于向AD转换器等的模拟电路的应用的对施加电压的良好的线性度的电容器。
本发明，在具备MIM电容器的半导体器件中，其特征在于具有如下结构：MIM电容器由2个实质上面积相等的一对电容器构成，一方的电容器的下部电极和另一方的电容器上部电极彼此以布线电连起来。采用这样的结构，就将实现对电压的线性度极其优良的电容器。
由于即便是使用在电极界面上进行易于产生反应的、例如，相对介电常数在20以上的高介电常数材料或大面积衬底上进行的难于形成均一的界面的成膜方法(溅设法或等离子体CVD等许多的等离子体工艺)，也可以确保对施加电压的良好的线性度，故可以对今后估计会装载到所有的设备上的RF混合装载LSI的面积削减，以至在这些设备的小型化方面作出贡献。
就是说，本发明的半导体器件，具备：已形成了半导体元件的半导体衬底；在上述半导体衬底上每一者都通过层间绝缘膜叠层多层的多层金属布线层；在上述多层金属布线层上中间存在着层间绝缘膜地形成的由上部金属电极、电介质膜和下部金属电极构成的电容器；在被形成为把上述电容器被覆起来的绝缘膜上设置上层的布线层，其特征在于：上述电容器由第1和第2元件构成，这些第1和第2元件，分别由叠层起来的下部金属电极、电介质膜和上部金属电极构成，各自上部金属电极实质上是同一大小形状，而且，各自上部金属电极在已分别形成配置有上述下部金属电极和上述电介质膜的区域内形成，上述第1元件的下部金属电极和上述第2元件上部金属电极已电连起来，上述第1元件上部金属电极和上述第2元件的下部金属电极已电连起来(技术方案1)。也可以作成为使得上述第1元件的下部金属电极和上述第2元件上部金属电极用构成上述上层的布线层的第1布线连接起来，上述第1元件上部金属电极和上述第2元件的下部金属电极用构成上述上层的布线层的第2布线连接起来(技术方案2)。
也可以作成为使得构成上述电容器的电介质膜，由由高介电常数材料构成的第1膜和由漏泄电流低的材料构成的第2膜构成的叠层膜构成(技术方案3)。也可以作成为使得构成上述电容器的电介质膜，由由高介电常数材料构成的第1膜和由漏泄电流低的材料构成，且把上述第1膜夹持的第2和第3膜构成的叠层膜构成(技术方案6)。也可以作成为使得构成上述电容器的电介质膜具有氧缺损，构成上述电容器上部金属电极和下部金属电极由镍构成(技术方案10)。
本发明的半导体器件，具备：已形成了半导体元件的半导体衬底；在上述半导体衬底上每一者都通过层间绝缘膜叠层多层的多层金属布线层；在上述半导体衬底上被形成为把上述多层金属布线层被覆起来的电介质膜；在上述电介质膜上形成的实质上同一大小形状的第1和第2上部金属电极；在被形成为使得把上述第1和第2上部金属电极以及电介质膜被覆起来的绝缘膜上设置上层的布线层，其特征在于：上述第1和第2上部金属布线、上述电介质膜和上述多层金属布线层的最上层的金属布线层构成电容器，上述电容器，由第1和第2元件构成，上述第1元件由由上述第1上部金属电极、上述电介质膜和上述最上层的金属布线层的一部分构成的第1下部金属电极构成，上述第2元件，由由上述第2上部金属电极、上述电介质膜和上述最上层的金属布线层的一部分构成的第2下部金属电极构成，上述第1和第2上部金属电极，分别在已形成配置有上述第1下部金属电极、上述第2下部金属电极和上述电介质膜的区域内形成，上述第1元件的第1下部金属电极和上述第2元件的第2上部金属电极电连起来，上述第1元件的第1上部金属电极和上述第2元件的第2下部金属电极电连起来(技术方案13)。也可以作成为使得上述第1元件的第1下部金属电极和上述第2元件的第2上部电极用构成上述上层的布线层的第1布线连接起来，上述第1元件的第1上部金属电极和上述第2元件的第2下部金属电极用构成上述上层的布线层的第2布线连接起来(技术方案15)。
附图说明
图1的工序剖面图示出了本发明的实施例1的半导体器件的制造工序。
图2是说明本发明的实施例1的半导体器件的制造工序的工序剖面图和半导体衬底上的电容器的平面图。
图3是说明本发明的实施例1的半导体器件的制造工序的工序剖面图和半导体衬底上的电容器的平面图。
图4是说明本发明的实施例1的半导体器件的制造工序的工序剖面图和半导体衬底上的电容器的平面图。
图5是在图4的半导体衬底上形成的电容器的模式图。
图6是说明本发明的实施例2的半导体器件的剖面图和半导体衬底上的电容器的平面图和电容器模式图。
图7是说明本发明的实施例3的半导体器件的剖面图和半导体衬底上的电容器的平面图和电容器模式图。
图8是说明本发明的实施例4的半导体器件的剖面图和半导体衬底上的电容器的平面图和电容器模式图。
图9是说明本发明的实施例5的半导体器件的剖面图和半导体衬底上的电容器的平面图和电容器模式图。
图10的模式图示出了AD转换器的动作原理。
具体实施方式
以下，参看附图说明本发明的实施例。
首先，参看图1到图5说明实施例1。
图1到图4，是说明具有电容器的半导体器件的制造工序的工序剖面图和半导体衬底上的电容器平面图。图5是图4所示的电容器的模式图。在本发明的硅半导体衬底101上用已有的技术形成元件隔离区102，例如，作为半导体元件依次形成栅电极103、源、漏区104等以设置MOS晶体管，接着，向半导体衬底101上使得把MOS晶体管被覆起来那样地淀积层间绝缘膜105并使之平坦化。半导体衬底上的布线，可用镶嵌法等形成。其次，在层间绝缘膜105上形成通路孔并向该通路孔内填埋成为接触布线的金属膜106。然后，在其上形成氮化硅膜107，在该氮化硅膜107上形成构成多层布线层的第1布线层108。
第1布线层108由Cu等的金属膜和被覆在该金属膜的侧面和底面上的TiN等的势垒层111构成。势垒层111，是为了防止金属膜向绝缘膜中扩散而设置的。金属布线层108被埋入到中间存在着势垒层(TiN)111地在氮化硅膜107上形成的层间绝缘膜(CVD-SiO2)114中。金属布线层108可采用在埋入了铜等的金属后用镶嵌法进行加工的办法形成。第1金属布线层108，与本身为接触布线的金属膜106电连起来。在该层间绝缘膜114上形成氮化硅膜117，采用向该氮化硅膜117上淀积层间绝缘膜115的办法使之平坦化。在该层间绝缘膜115上形成使布线层108露出来的通路孔和在层间绝缘膜表面上已形成了开口部分的布线沟，采用向该通路孔和布线沟内埋入金属膜的办法形成与第1布线层108进行连接的第2布线层109。第2布线层109由Cu等的金属膜和把该金属膜的侧面和底面被覆起来的TiN等的势垒层112构成。
在层间绝缘膜115上形成氮化硅膜118，采用向该氮化硅膜118上淀积层间绝缘膜116的办法使之平坦化。在该层间绝缘膜116上形成使第2布线层109露出来的通路孔和在层间绝缘膜表面上已形成了开口部分的布线沟，采用向该通路孔和布线沟内埋入金属膜的办法形成与第2布线层109进行连接的第3布线层110。第3布线层110由Cu等的金属膜和把该金属膜的侧面和底面被覆起来的TiN等的势垒层113构成。在层间绝缘膜116上形成氮化硅膜119。
其次，依次向半导体衬底101整个面上淀积钛膜120、氮化钛膜121、氮化硅膜122和氮化钛膜123。氮化钛膜，例如，可用PVD(物理气相淀积)形成。氮化硅膜，例如可用PVD、等离子体CVD等形成(图1)。
其次，向氮化钛膜123上涂敷光刻胶(未画出来)，使之图形化，以该图形化后的光刻胶为掩模刻蚀氮化钛膜123(光刻技术)用氮化钛膜123形成一对的元件(第1元件和第2元件)上部电极124、125。
采用使氮化钛膜图形化的办法形成上部电极124和上部电极125，大体上是同一形状(就是说，实质上两者是同一面积)(图2)。
其次，向整个面上涂敷光刻胶(未画出来)，用众所周知的光刻技术和RIE(反应性离子刻蚀)技术、灰化技术依次刻蚀氮化硅膜122、氮化钛膜121和钛膜120，完成构成MIM电容器的各层的处理，形成第1元件的电容器下部电极126和第2元件的电容器上部电极127。在这里形成的电容器，由第1元件和在与该第1元件离开的位置上形成的第2元件构成。
第1元件，具有电容器下部电极126-氮化硅膜(电介质膜)122-电容器上部电极124的电容器结构，第2元件具有电容器下部电极127-氮化硅膜(电介质膜)122-电容器上部电极125的电容器结构。第1和第2元件，都在钛膜120上形成。各个元件的电容器的下部电极及电介质膜都为叠层、同一图形。另外，各电容器上部电极124、125，都设置在电介质膜和已形成了电容器的下部电极的范围的内侧(图3)。
其次，使得把电容器被覆起来那样地形成氧化硅膜等的层间绝缘膜128。其次，向半导体衬底整个面上涂敷光刻胶(未画出来)，用众所周知的光刻技术、RIE技术和灰化技术，在层间绝缘膜128上形成连通到电容器电极124、125、126、127上的接触孔。接着，在层间绝缘膜128整个面上形成金属膜，再向金属膜整个面上涂敷光刻胶(未画出来)，用众所周知的光刻技术、RIE技术和灰化技术加工金属膜以形成上层的布线层。这时上层的布线层，具有把第1元件的电容器上部电极124和第2元件的电容器的下部电极127连接起来的布线129，把第1元件的电容器下部电极126和第2元件的电容器上部电极125连接起来的布线129’(图4)。在本实施例中形成的半导体器件工序还要前进，形成把布线129、129’和层间绝缘膜128被覆起来，使表面平坦化了的绝缘膜(未画出来)。然后，在该绝缘膜表面上形成连接焊盘，形成保护膜以实现产品化。
这样一来，就可以在半导体衬底的多层布线层上形成由第1元件和第2元件构成的电容器。其等效电路如图5所示。该电容器上下对称而且VCC1大体上为0。本发明的MIM电容器和通常的MIM电容器的制造工序的不同，仅仅是光刻的掩模的不同，并不伴有工序的变更或增加。
另外，在本实施例中，作为电介质膜虽然使用的是氮化硅膜，作为电极膜使用的是氮化钛膜，但是，本发明并不限于这些，例如，作为电容器电介质膜可以利用氧化铝膜、钽氧化物膜、铪氧化物膜、锆氧化物膜等，作为电极膜也可以利用氮化钨膜、氮化钽膜、氮化钛/AlCu/氮化钛叠层膜等。此外，例如，作为电介质膜即便是使用钽氧化物膜/氧化铝叠层膜等上下非对称的电极结构，或上部电极为氮化钛、下部电极为铜膜等的上下非对称电极结构也可以使VCC1变成大体为0。
在本实施例中形成的半导体器件的电容器，可在例如模拟-数字转换器(ADC)中使用，输入模拟信号输出数字信号。在本实施例中多层布线层虽然是3层，但是在本发明中在层数上没有什么限制。
其次，参看图6说明实施例2。
图6是在半导体衬底上的多层布线层上形成的电容器的剖面图、平面图和模式图。在该图中，示出了在多层布线层上部以及在其上形成的电容器而未示出半导体衬底。在本实施例中，作为相对介电常数为20以上的高介电常数材料，采用把Ta2O5用做电容器电介质膜的办法来谋求高电容·高密度化。一般地说，用Ta2O5和TiN电极形成的MIM电容器，由于具有漏泄电流大(漏泄电流会因在电容器上储存的电荷损耗而带来与VCC1同样的信号的失真)的缺点，故以往出于抑制漏泄电流的目的而把Al2O3膜夹在电极的一方和Ta2O5膜之间以改善绝缘性。
但是，若使用该结构，则如图6(a)所示，由于电容器电介质膜具有叠层结构而且是非对称的结构DE，故VCC1大到约1000ppm。于是，由于采用本发明的结构(就是说，准备叠层结构相同且上部电极的形状同一的2个电容器，使各自上部电极和对方的下部电极分别电连起来以使这些电容器变成为1个电容器的结构)，故在可以在VCC1变成为大体上的0的同时，还可以实现低漏泄电流化。
另外，成为MIM电容器基底的半导体衬底上的多层布线层的形成工序，与实施例1是相同的，故说明从略。
与实施例1同样，MIM电容器，可在多层金属布线层上形成。最上层的金属布线层110，已中间存在着势垒层(TiN)113地埋入到层间绝缘膜(CVD-SiO2)116内。金属布线层可采用在埋入了铜等的金属后借助于镶嵌法技术加工的办法形成。在金属布线层上形成有氮化硅层119。
其次，在半导体衬底整个面上形成钛膜220、氮化钛膜，然后，用ALD(原子层淀积)法形成Al2O3膜221，然后，用LPCVD法形成Ta2O5膜222，用溅射法形成作为上部电极形成的氮化钛膜。其次，与实施例1同样，对叠层后的膜进行加工以形成由第1和第2元件构成的一对电容器。然后，在形成了层间绝缘膜228后，在布线工序中，采用分别用独立的布线229、229’把第1元件的电容器上部电极224和第2元件的电容器下部电极227、第1元件的电容器下部电极226和第2元件的电容器上部电极225连接起来的办法，形成具有上下对称的结构的MIM电容器。布线229、229’，构成在电容器上中间存在着层间绝缘膜228地形成上层的金属布线层(图6(b))。
另外，在本实施例中，为了抑制漏泄电流，虽然使用的是Al2O3膜，但是本发明并不限定于该材料，也可以使用SiO2、SiNx(x＝1～1.33)等的绝缘膜。
另外，在本实施例中，作为相对介电常数为20以上的高介电常数材料虽然使用的是Ta2O5膜，但是，本发明并不限定于该材料，可以使用Nb2O3、ZrO2、HfO2、La2O3、Pr2O3等的高介电常数材料。
其次，参看图7说明实施例3。
图7是在半导体衬底上的多层布线层上形成的电容器的剖面图、平面图和模式图。在该图中，示出了在多层布线层上部以及在其上形成的电容器而未示出半导体衬底。在本实施例中，要借助于本发明的结构，抑制起因于把本身为相对介电常数在20以上的高介电常数材料的Ta2O5用做上下被SiN膜夹在中间的结构的电容器电介质膜的MIM电容器上下的SiN膜的膜厚不同的VCC1成分。在实施例2中，为了抑制漏泄电流，其结构为在下部电极一侧夹进Ta2O5和别的绝缘膜，但是，在在125℃等的高温下保证动作的LSI用途的情况下，为了抑制漏泄电流，就必须在Ta2O5膜上下夹进绝缘膜。用来减少漏泄电流的绝缘膜，由于一般地说和Ta2O5膜比是低介电常数的，故为要实现高电容密度化，就要使其膜厚形成得尽可能地薄。与下部电极一侧比较，上部电极一侧的绝缘膜，由于要承受上部电极溅射时的等离子体损伤，故为了得到与下部电极一侧同等的漏泄电流抑制效果，就必须厚膜化。例如，采用在上部电极和Ta2O5之间的界面上插入5nm的用PVD形成的SiN，向Ta2O5与下部电极之间的界面上插入2nm的用PVD形成的SiN的办法，就可以实现在125℃、±3.6V下漏泄电流为1.0×10-10A/mm2以下的低漏泄电流。
但是，若采用该结构，如图7(a)所示由于电容器电介质膜是叠层结构而且是非对称结构，故VCC1大到约600ppm。于是，得益于采用本发明的结构，而在可以使VCC1变成为大体上0的同时还可以实现低漏泄电流。
支持MIM电容器的半导体衬底上的多层金属布线层的形成工序，与实施例1是同样的，故说明从略。
MIM电容器，在多层金属布线层上形成。最上层的金属布线层110中间存在着势垒层113地被填埋到层间绝缘膜116内。金属布线层可采用把铜等的金属填埋进去之后用镶嵌法等进行加工的办法形成。在布线层上形成有氮化硅层119。
其次，在在半导体衬底整个面上形成了钛膜320、氮化钛膜之后，借助于溅射法依次形成SiN膜321、Ta2O5膜322、SiN膜323、成为上部电极的氮化钛膜。其次，与实施例1、2同样，加工由第1和第2元件构成的一对的电容器，进行层间绝缘膜328的形成和布线，借助于此形成MIM电容器。在这里，采用分别用独立的布线329、329’把第1元件的电容器上部电极324和第2元件的电容器下部电极327，第1元件的电容器的下部电极326和第2元件的电容器上部电极325连接起来的办法，形成具有上下对称的结构的MIM电容器。布线329、329’，构成在电容器上中间存在着层间绝缘膜328地形成上层的金属布线层(图7(b))。
另外，在这里，为了抑制漏泄电流，虽然使用的是SiN膜，本发明也可以使用SiO2、ZrO2、HfO2、La2O3、Pr2O3等的绝缘膜。此外，SiN、Ta2O5膜形成上，虽然使用的是溅射法，但是，本发明也可以使用CVD法或涂敷法来形成这些膜。
其次，参看图8说明实施例4。
图8是在半导体衬底上的多层布线层上形成的电容器的剖面图、平面图和模式图。在该图中，示出了在多层布线层上部以及在其上形成的电容器而未示出半导体衬底。在本实施例中，作为使用本身为相对介电常数在20以上的高介电常数材料的Ta2O5的MIM电容器上下电极使用Ni电极。Ni电极/Ta2O5界面，由于在热方面是稳定的，故在实施例2或3中所示的那种SiN等的势垒层不再需要，虽然容易得到低的漏泄电流，同时可以得到非常高的电容密度(若用30nm的Ta2O5，则约为7fF/微米2，在向Ta2O5和电极之间的界面内插入低介电常数材料的结构的情况下则4fF/微米2左右是高电容密度化的界限)，但是，对VCC1进行评价后得知大到800ppm。这是因为特别是在用溅射法形成上部电极的Ni时，在Ta2O5膜中将产生由等离子体损伤引起的缺陷(氧缺损)的缘故。在图8(a)和图8(b)中，用‘×’模式性地示出了氧缺损。氧缺损由于会作为2价的施主发挥作用，故能带弯曲，能带结构上下对称性受损，故VCC1增大。但是，倘采用本发明的结构，则在可以使VCC1变成为大体上0的同时，实现低漏泄电流和高电容密度。
支持MIM电容器的半导体衬底上的多层金属布线层的形成工序，与实施例1是同样的，故说明从略。
MIM电容器，在多层金属布线层上形成。最上层的金属布线层110中间存在着势垒层113地被填埋到层间绝缘膜116内。金属布线层可采用把铜等的金属填埋进去之后用镶嵌法进行加工的办法形成。在布线层上形成有氮化硅层119。
其次，在半导体衬底上的氮化硅膜119整个面上，用溅射法依次形成作为下部电极的镍(Ni)膜401、Ta2O5膜402、成为上部电极的镍(Ni)膜403。其次，与实施例1到3同样，采用加工由第1和第2元件构成的一对电容器，并进行层间绝缘膜408的形成和布线连接的办法，形成MIM电容器。镍(Ni)膜401，被加工成第1和第2元件的下部电极406、407，Ta2O5膜402被加工成第1和第2元件的电介质膜，镍(Ni)膜403被加工成第1和第2元件上部电极404、405。在这里，第1元件的电容器上部电极404和第2元件的电容器下部电极406，第1元件的电容器下部电极405和第2元件的电容器上部电极404分别用独立的布线409、409’连接起来，借助于此就可以形成具有上下对称的结构的MIM电容器。布线409、409’，构成中间存在着层间绝缘膜408地在电容器上形成上层的金属布线层(图8(b))。
其次，参看图9说明实施例5。
图9是在半导体衬底上的多层布线层上形成的电容器的剖面图、平面图和模式图。在该图中，示出了在多层布线层上部以及在其上形成的电容器而未示出半导体衬底。在本实施例中，借助于本发明使因上部和下部电极使用异种材料而产生的非对称性彼此抵消。MIM电容器的电极，由于越是低电阻性的电极则电路特性(Q值)就会提高得越多，故理想的是低电阻的。作为低电阻的电极，可在半导体器件(LSI)的多层布线中使用的铜(Cu)是有希望的，在布线层形成时还具有可同时形成MIM电容器的下部电极这样的制造上的优点。但是，Cu的加工通常要用镶嵌法形成，难于使用于MIM电容器上部电极。这是因为MIM电容器上部电极的加工，通常都使用RIE技术进行的缘故。于是，当上部电极使用历来一直使用的TiN时，由于SiN和TiN、SiN和Cu之间的肖特基势垒高度不同，故如图9(a)所示，能带将变成为非对称结构，VCC1的值变成为约180ppm。
于是，由于采用本发明的结构，故可以实现在可以使VCC1变成为大体上0的同时，还可以得到良好的Q值的MIM电容器。
支持半导体衬底和MIM电容器的多层金属布线层的形成工序，与实施例1是同样的，故说明从略。
本实施例的MIM电容器的下部电极505，其特征在于兼用做多层金属布线层的最上层的金属布线层110的一部分。金属布线层110中间存在着势垒层113地被填埋到层间绝缘膜116内。金属布线层可采用把铜等的金属填埋进去之后用镶嵌法进行加工的办法形成。
其次，用溅射法在一部分变成为下部电极的多层金属布线层的最上层的金属布线层110上和层间绝缘膜116上，依次形成氮化硅膜501、成为上部电极的氮化钛膜502。其次，与实施例1到4同样，使得形成由第1元件和第2元件构成的一对的电容器那样地加工氮化钛膜502，进行层间绝缘膜508的形成与布线，借助于此形成MIM电容器。在这里，最上层的金属布线层110，可把一部分用做第1和第2元件的下部电极505、506。此外，在其上的氮化硅膜501，则可作为第1和第2元件的电介质膜共用。此外，氮化钛膜502则被加工为通过电介质膜分别被载置到下部电极505、506上上部电极503、504。
在这里，第1元件的电容器上部电极503和第2元件的电容器下部电极506，第1元件的电容器下部电极505和第2元件的的电容器上部电极504分别用独立的布线509、509’连接起来，借助于此就可以形成具有上下对称的结构的MIM电容器。布线509、509’，构成中间存在着层间绝缘膜508地在电容器上形成上层的金属布线层(图9(b))。
在以上的实施例中，SiN膜用溅射法形成。原因在于本身为上部电极的氮化钛膜也可以连续地用溅射法形成，故对制造时间缩短是有效的。但是，本发也可以不使用溅射法而代之以使用通常的PECVD(等离子体CVD)法形成SiN。
本发明，倘采用以上那样的结构，由于半导体衬底上的电容器成为上下对称的结构，故可以使VCC1变成大体上为0。因此，要向电容器输入的模拟信号就可以变成为无失真的数字信号输出。
此外，起因于工艺损伤等而产生的电容器绝缘膜中的缺陷，即便是对于上下电极界面不是对称地存在的情况下，对VCC1的贡献也可以抵消。该效果对于目的为除去工艺损伤的热处理事实上不可能的多层布线层上的MIM电容器是极其有效的。
此外，通常，MIM电容器的布线，由于MIM电容器的面积极其大，故向下部电极进行的布线和向上部电极进行的布线的长度不同，电感也大不相同，故具有电路的Q值恶化的倾向。采用像本发明这样通过上层的布线层形成把一对电容器的各个电极间连接起来的布线的办法，由于可以使连接到电容器电极上的布线的电感变成为大体上相等，故对电路的Q值的提高是有效的。
此外，即便是采用本发明的结构制造工序的个数也不会增大。相对于MIM电容器的面积原本大到数百微米数量级，由于现在的CMOS的加工尺寸可以容易地进行0.1微米数量级的加工，故即便是采用本发明的结构，也几乎未发现对半导体器件面积的影响。
本发明由于半导体衬底上的电容器处于上下对称的结构，故可以使VCC1成为外大体上为0。因此，向电容器输入的模拟信号就可以变成为无失真的数字信号输出。

Claims (20)

1.一种半导体器件，具备：
已形成了半导体元件的半导体衬底；
在上述半导体衬底上每一者都通过层间绝缘膜多层叠层的多层金属布线层；
在上述多层金属布线层上通过层间绝缘膜地形成的由上部金属电极、电介质膜和下部金属电极构成的电容器；
在被形成为把上述电容器被覆起来的绝缘膜上设置上层的布线层，
其特征在于：上述电容器由第1和第2元件构成，这些第1和第2元件，分别由叠层起来的下部金属电极、电介质膜和上部金属电极构成，各自上部金属电极实质上是同一大小形状，而且，各自上部金属电极在已分别形成配置有上述下部金属电极和上述电介质膜的区域内形成，上述第1元件的下部金属电极和上述第2元件上部金属电极电连起来，上述第1元件上部金属电极和上述第2元件的下部金属电极电连起来。
2.根据权利要求1所述的半导体器件，其特征在于：上述第1元件下部金属电极和上述第2元件上部金属电极用构成上述上层的布线层的第1布线连接起来，上述第1元件上部金属电极和上述第2元件的下部金属电极用构成上述上层的布线层的第2布线连接起来。
3.根据权利要求1所述的半导体器件，其特征在于：构成上述电容器的电介质膜，由用高介电常数材料构成的第1膜和由漏泄电流低的材料构成的第2膜构成的叠层膜构成。
4.根据权利要求3所述的半导体器件，其特征在于：上述第1膜，使用Ta2O5、Nb2O3、ZrO2、HfO2、La2O3、Pr2O3中的任何一者，上述第2膜使用Al2O3、SiO2、SiN中的任何一者。
5.根据权利要求3所述的半导体器件，其特征在于：构成上述电容器的下部金属电极由TiN构成，上部金属电极由TiN构成。
6.根据权利要求1所述的半导体器件，其特征在于：构成上述电容器的电介质膜，由用高介电常数材料构成的第1膜和漏泄电流低的材料构成，且由把上述第1膜夹持的第2和第3膜构成的叠层膜构成。
7.根据权利要求6所述的半导体器件，其特征在于：上述第1膜，使用Ta2O5、Nb2O3、ZrO2、HfO2、La2O3、Pr2O3中的任何一者，上述第2膜和第3膜使用Al2O3、SiO2、SiN中的任何一者。
8.根据权利要求6所述的半导体器件，其特征在于：构成上述电容器的下部金属电极和上部金属电极，由TiN构成。
9.根据权利要求6所述的半导体器件，其特征在于：上述第1膜和上述第2膜厚度彼此不同。
10.根据权利要求1所述的半导体器件，其特征在于：构成上述电容器的电介质膜具有氧缺损，构成上述电容器上部金属电极和下部金属电极由镍构成。
11.根据权利要求10所述的半导体器件，其特征在于：上述电介质膜由相对介电常数在20或20以上的高介电常数材料构成。
12.根据权利要求10所述的半导体器件，其特征在于：上述高介电常数材料由Ta2O5、Nb2O3、ZrO2、HfO2、La2O3、Pr2O3中的任何一者构成。
13.一种半导体器件，具备：
已形成了半导体元件的半导体衬底；
在上述半导体衬底上每一者都通过层间绝缘膜多层叠层的多层金属布线层；
在上述半导体衬底上被形成为把上述多层金属布线层被覆起来的电介质膜；
在上述电介质膜上形成的实质上同一大小形状的第1和第2上部金属电极；
在被形成为使得把上述第1和第2上部金属电极以及电介质膜被覆起来的绝缘膜上设置上层的布线层，
其特征在于：上述第1和第2上部金属布线、上述电介质膜和上述多层金属布线层的最上层的金属布线层构成电容器，上述电容器，由第1和第2元件构成，上述第1元件由用上述第1上部金属电极、上述电介质膜和上述最上层的金属布线层的一部分构成的第1下部金属电极构成，上述第2元件，由用上述第2上部金属电极、上述电介质膜和上述最上层的金属布线层的一部分构成的第2下部金属电极构成，上述第1和第2上部金属电极，分别在已形成配置有上述第1下部金属电极、上述第2下部金属电极和上述电介质膜的区域内形成，上述第1元件的第1下部金属电极和上述第2元件的第2上部金属电极电连起来，上述第1元件的第1上部金属电极和上述第2元件的第2下部金属电极电连起来。
14.根据权利要求13所述的半导体器件，其特征在于：上述第1元件的第1下部金属电极和上述第2元件的第2上部金属电极用构成上述上层的布线层的第1布线连接起来，上述第1元件的第1上部金属电极和上述第2元件的第2下部金属电极用构成上述上层的布线层的第2布线连接起来。
15.根据权利要求13所述的半导体器件，其特征在于：上述电介质膜由相对介电常数在20或20以上的高介电常数材料构成。
16.根据权利要求15所述的半导体器件，其特征在于：上述高介电常数材料由Ta2O5、Nb2O3、ZrO2、HfO2、La2O3、Pr2O3中的任何一者构成。
17.根据权利要求13所述的半导体器件，其特征在于：上述最上层的金属布线层，由Cu构成。
18.根据权利要求1到17中的任何一项所述的半导体器件，其特征在于：上述多层金属布线层至少具有2层的金属布线层。
19.根据权利要求1到17中的任何一项所述的半导体器件，其特征在于：在上述半导体衬底上形成有模拟电路，在该模拟电路中含有上述电容器。
20.根据权利要求19所述的半导体器件，其特征在于：上述模拟电路包括模拟-数字转换器。
CNA200310113718A 2002-11-15 2003-11-17 半导体器件 Pending CN1501500A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002332093A JP2004165559A (ja) 2002-11-15 2002-11-15 半導体装置
JP332093/2002 2002-11-15

Publications (1)

Publication Number Publication Date
CN1501500A true CN1501500A (zh) 2004-06-02

Family

ID=32697490

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200310113718A Pending CN1501500A (zh) 2002-11-15 2003-11-17 半导体器件

Country Status (3)

Country Link
US (1) US20040135189A1 (zh)
JP (1) JP2004165559A (zh)
CN (1) CN1501500A (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7107081B1 (en) 2001-10-18 2006-09-12 Iwao Fujisaki Communication device
US7348654B2 (en) * 2002-12-09 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd Capacitor and inductor scheme with e-fuse application
US8090402B1 (en) 2003-09-26 2012-01-03 Iwao Fujisaki Communication device
US7105400B2 (en) * 2003-09-30 2006-09-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP2005150457A (ja) * 2003-11-17 2005-06-09 Toshiba Corp 磁気記憶装置
US7917167B1 (en) 2003-11-22 2011-03-29 Iwao Fujisaki Communication device
US7118925B2 (en) * 2004-12-10 2006-10-10 Texas Instruments Incorporated Fabrication of a ferromagnetic inductor core and capacitor electrode in a single photo mask step
KR100625124B1 (ko) 2005-08-30 2006-09-15 삼성전자주식회사 스택형 반도체 장치의 제조 방법
CN1953181B (zh) * 2005-10-21 2010-10-13 松下电器产业株式会社 模拟数字转换器
JP2007294848A (ja) * 2006-03-30 2007-11-08 Eudyna Devices Inc キャパシタおよび電子回路
JP2008112956A (ja) 2006-08-03 2008-05-15 Sony Corp キャパシタおよびその製造方法、ならびに、半導体デバイスおよび液晶表示装置
US20080308885A1 (en) * 2007-06-12 2008-12-18 United Microelectronics Corp. Magnetic random access memory and fabricating method thereof
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
JP5104403B2 (ja) 2008-02-29 2012-12-19 富士通株式会社 キャパシタ
US8340726B1 (en) 2008-06-30 2012-12-25 Iwao Fujisaki Communication device
IT1397232B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Condensatore integrato a piatti invertiti
IT1397231B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Condensatore mim con piatto ad elevato punto di fusione
US8906773B2 (en) * 2012-12-12 2014-12-09 Freescale Semiconductor, Inc. Integrated circuits including integrated passive devices and methods of manufacture thereof
CN106865486B (zh) * 2015-12-10 2019-04-26 中芯国际集成电路制造(上海)有限公司 电容式指纹传感器及其形成方法和电子产品
US10950688B2 (en) * 2019-02-21 2021-03-16 Kemet Electronics Corporation Packages for power modules with integrated passives
JP7244394B2 (ja) * 2019-09-18 2023-03-22 株式会社東芝 デジタルアイソレータ
KR20210103671A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 반도체 메모리 소자
CN113905507B (zh) * 2021-10-13 2023-09-08 北京华镁钛科技有限公司 低翘曲度pcb过渡结构

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3181406B2 (ja) * 1992-02-18 2001-07-03 松下電器産業株式会社 半導体記憶装置
JP3853406B2 (ja) * 1995-10-27 2006-12-06 エルピーダメモリ株式会社 半導体集積回路装置及び当該装置の製造方法
JP3749776B2 (ja) * 1997-02-28 2006-03-01 株式会社東芝 半導体装置
JP3878724B2 (ja) * 1997-10-14 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6316801B1 (en) * 1998-03-04 2001-11-13 Nec Corporation Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same
JP3236262B2 (ja) * 1998-06-16 2001-12-10 松下電器産業株式会社 強誘電体メモリ装置
JP2000150810A (ja) * 1998-11-17 2000-05-30 Toshiba Microelectronics Corp 半導体装置及びその製造方法
JP3745553B2 (ja) * 1999-03-04 2006-02-15 富士通株式会社 強誘電体キャパシタ、半導体装置の製造方法
DE19959711A1 (de) * 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2001217397A (ja) * 2000-02-02 2001-08-10 Nec Corp 半導体装置とその製造方法
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
JP3953715B2 (ja) * 2000-07-31 2007-08-08 富士通株式会社 半導体装置及びその製造方法
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP2002324850A (ja) * 2001-04-25 2002-11-08 Mitsubishi Electric Corp 半導体メモリ装置およびその製造方法
JP4575616B2 (ja) * 2001-04-26 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2003007854A (ja) * 2001-06-22 2003-01-10 Nec Corp 半導体記憶装置及びその製造方法
JP2003007855A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004119832A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置
JP3822569B2 (ja) * 2003-02-28 2006-09-20 株式会社東芝 半導体装置およびその製造方法
JP3842745B2 (ja) * 2003-02-28 2006-11-08 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20040135189A1 (en) 2004-07-15
JP2004165559A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
CN1501500A (zh) 半导体器件
KR100873542B1 (ko) 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터
US6777776B2 (en) Semiconductor device that includes a plurality of capacitors having different capacities
JP4636598B2 (ja) デュアル・ダマシン構造におけるｍｉｍキャパシタの構造および製作方法
US6525427B2 (en) BEOL decoupling capacitor
CN100524613C (zh) 金属-绝缘体-金属(mim)电容器结构及其制作方法
US6436787B1 (en) Method of forming crown-type MIM capacitor integrated with the CU damascene process
US6593185B1 (en) Method of forming embedded capacitor structure applied to logic integrated circuit
US7623338B2 (en) Multiple metal-insulator-metal capacitors and method of fabricating the same
CN100379000C (zh) 半导体器件及其制造方法
US20030011043A1 (en) MIM capacitor structure and process for making the same
US9041153B2 (en) MIM capacitor having a local interconnect metal electrode and related structure
US20060017136A1 (en) Capacitor of analog semiconductor device having multi-layer dielectric film and method of manufacturing the same
US20040061157A1 (en) Semiconductor device
US20080265371A1 (en) Capacitor Unit and Method of Forming the Same
CN108257942B (zh) 半导体结构及其形成方法
CN1270368C (zh) 电容器的制造方法
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
KR20100041220A (ko) 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법
JP2005109063A (ja) 半導体装置
US9887258B2 (en) Method for fabricating capacitor
CN1624869A (zh) 半导体器件及其形成方法
US20040142535A1 (en) Method for forming metal-insulator-metal capacitor of semiconductor device
CN114613754A (zh) Mim电容及其形成方法
KR20040069391A (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication