CN1624869A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN1624869A
CN1624869A CN 200310116964 CN200310116964A CN1624869A CN 1624869 A CN1624869 A CN 1624869A CN 200310116964 CN200310116964 CN 200310116964 CN 200310116964 A CN200310116964 A CN 200310116964A CN 1624869 A CN1624869 A CN 1624869A
Authority
CN
China
Prior art keywords
conductor
passivation layer
layer
semiconductor structure
medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200310116964
Other languages
English (en)
Inventor
D·库尔鲍
E·E·埃斯楚恩
J·F·小谢泼德
K·J·施泰因
K·韦埃特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/249,550 external-priority patent/US6940117B2/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1624869A publication Critical patent/CN1624869A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种含有高k介质的高性能金属－绝缘体金属(MIM)电容器，然而基本上没有观察到MIM电容器的短路。具体地，通过在高k介质层和每个电容器的电极之间形成钝化层，本发明基本上防止了MIM电容器的短路。本发明的MIM电容器包括第一导体；位于第一导体上的第一钝化层；位于第一钝化层上的高k介质层；位于高k介质层上的第二钝化层；以及位于第二钝化层上的第二导体。

Description

半导体器件及其形成方法
本申请要求2002年12月3日申请的U.S.临时申请No.60/430,421的优先权。
技术领域
本申请总的涉及半导体器件，特别涉及后段制程(BEOL)结构中使用的金属-绝缘体-金属(MIM)电容器。
背景技术
在半导体工业中，非常需要高性能的电容器，这是由于这些电容器对许多应用来说是必不可少的，这些应用例如包括RF和微波。高性能电容器的密度大于常规的电容器，从而减小了芯片尺寸。
形成后段制程(BEOL)冶金结构上的金属-绝缘体-金属(MIM)电容器现已公知。用在BEOL结构中的典型MIM电容器例如显示在图1中。具体地，图1示出了现有技术的MIM电容器，包括夹在底部导电电极10和顶部导电电极14之间的SiO2或SiN介质层12。为了增加现有技术的MIM电容器的电容密度，现在需要用如Ta2O5等的高介电常数膜代替SiO2或SiN介质膜。
然而，含高介电常数膜的MIM电容器具有以下问题：(i)在淀积介质膜期间氧容易穿过底部电极扩散到金属-绝缘体界面；以及(ii)如淀积层间介质和H2烧结的BEOL热循环导致漏电流增加并且由于高介电常数膜与MIM导电电极反应有可能使MIM结构短路。当Ta2O5用做高介电常数膜时，与以上所述问题密切相关。
尽管存在与含高介电常数膜的现有技术的MIM电容器有关的问题，但仍继续开发包含如Ta2O5(k～25)的高介电常数材料同时不显示出以上提到的任何问题的MIM电容器。
发明内容
本发明的一个目的是提供一种用在BEOL结构中的高性能MIM电容器。
本发明的另一个目的是提供一种包括形成在顶部和底部金属电极之间的高介电常数即高k膜或层的MIM电容器。在贯穿本申请使用的术语“高介电常数”或“高k”表示介电常数大于约7.0，优选大于约20的介质膜。
本发明的另一个目的是提供一种含高k介质膜的MIM电容器，其中基本上消除了淀积高k介质膜期间氧穿过底部电极扩散到金属-绝缘体界面。
本发明的另一个目的是提供一种含高k介质膜的MIM电容器，其中基本上减小了漏电流。
本发明的另一个目的是提供一种含高k介质膜的MIM电容器，其中基本上防止了器件短路。
通过在高k介质膜和每个电容器电极之间形成基本上不反应的钝化层，在本发明中可以获得以上和其他目的和优点。这里使用的术语“基本上不反应”表示与高k介质膜相比与电容器电极反应较小的介电材料。
基本上不反应的钝化层能够终止高k介质膜与电极的反应，以防止短路。这允许使用如Ta2O5的高k介质膜作为MIM介质，以获得高电容密度同时不改变目前的BEOL工艺。为了使用高k介质膜整体改变BEOL工艺将更复杂更昂贵，并且产生许多不兼容的问题。使用不反应的钝化层提供了与目前的BEOL工艺兼容的高k介质MIM电容器。
具体地，本发明提供一种半导体结构，即MIM电容器，包括第一导体；位于第一导体上的第一钝化层；位于第一钝化层上的高k介质层；位于高k介质层上的第二钝化层；以及位于第二钝化层上的第二导体。
在本发明的一些实施例中，本发明的MIM电容器位于BEOL互连线结构之上。在这种结构中，MIM电容器通常由层内或层间介质层包围。
除了提供一种半导体结构之外，本发明也提供一种半导体结构的制造方法。具体地，本发明的方法包括以下步骤：在第一导体上形成第一钝化层；在第一钝化层上形成高k介质层；在高k介质层上形成第二钝化层；以及在第二钝化层上形成第二导体。
本发明还提供一种将创造性的高性能MIM电容器结合到BEOL互连布线结构内的方法。
附图说明
从下面详细的说明和附图中，本发明的这些和其它目的和优点将变得很显然，其中：
图1示出了典型的现有技术的MIM电容器结构(通过剖面图)。
图2示出了本发明的高k的MIM电容器结构(通过剖面图)。
图3示出了由层内或层间介质层包围的图2的MIM电容器。
图4-8示出了在制造图2和3示出结构时本发明使用的基本工艺步骤(通过剖面图)。
具体实施方式
现在参考下面的说明及图2-8更详细地介绍提供了含高k介质膜的高性能MIM电容器的本发明。
首先参考图2，示出了本发明的MIM电容器的剖面图。具体地，图2所示的MIM电容器包括位于第一导体22之上的第一钝化层24；位于第一钝化层24之上的高k介质层26；位于高k介质层26之上的第二钝化层28；以及位于第二钝化层28之上的第二导体30。应该注意图2的MIM电容器形成在BEOL互连布线结构上。图3示出了含有图2的MIM电容器的BEOL互连布线结构。在图3中，也示出了BEOL互连布线结构20以及层内或层间介质层(ILD)32。
下面更详细地介绍图2-3所示结构中出现的材料以及这些结构的制造方法。首先参考图4，示出了在本发明中采用的初始结构的剖面图。在初始结构中，示出了位于部分BEOL互连布线结构20上的第一导体22，BEOL互连布线结构20包括形成在半导体基板表面上的各种绝缘层。
各种绝缘层包括有机低k介电材料以及无机介电材料，这两者在本领域中都是公知的。绝缘层可以包括各种布线区，即在其内形成金属线和过孔。此外，BEOL互连布线结构20的上表面包括抛光的平坦ILD表面，具有埋置的过孔和布线。BEOL互连布线结构的金属线、过孔或接触可包含导电金属，例如Cu、W或Al。如TiN、Ti、Ta、TaN的衬里可选地形成在导电金属和绝缘层之间。
利用本领域中的技术人员公知的常规工艺形成BEOL互连布线结构20，例如包括单或双镶嵌工艺或者减Al工艺。
利用淀积工艺在BEOL互连布线结构20的表面上形成第一导体22，淀积工艺包括但布线于：溅射、镀覆、蒸发、化学气相淀积(CVD)、等离子体增强CVD、化学溶液淀积、原子层淀积以及其它类似的淀积工艺。第一导体22的厚度取决于使用的导电材料的类型以及形成导体使用的淀积工艺。通常，第一导体22具有从约3000到约7000的厚度。
第一导体22可以由任何导电金属或金属合金构成，包括但不限于：TiN、Ti、TiSiN、TaN、Pt、Ir、Ru、Al、Au、Cu、Ta、TaSiN和如合金的混合物以及它们的多层体。例如，第一导体22可以是包括TiN/Al/TiN的多层的金属叠层。在TiN/Al/TiN叠层中，TiN阻止金属扩散到Al内。然而，TiN不能用做高k介质的钝化层，这是由于它不能防止高k介质击穿。优选，从TiN/Al/TiN、Al、Al合金、Cu、Cu合金组成的组中选择第一导体22。在本发明中第一导体22用做MIM电容器的底部电极。还应该注意在一些实施例中，第一导体也可以同时作为MIM电容器的底部电极以及BEOL互连布线结构的金属接触。
在BEOL互连布线结构20的表面上形成第一导体22之后，第一钝化层24形成在第一导体22的表面上，提供如图5所示的结构。利用淀积工艺形成第一钝化层24，淀积工艺包括但不限于：蒸发、化学气相淀积(CVD)、等离子体增强CVD、化学溶液淀积、原子层淀积以及其它类似的淀积工艺。第一钝化层24的厚度取决于钝化层使用的材料以及形成钝化层使用的方法。通常，第一钝化层24具有从约10到约500的厚度，更优选从约10到100的厚度。
第一钝化层24由基本上不反应的介电材料构成，与高k介质膜26相比，能够防止在随后的热处理中高k介质膜与下面的第一导体22相互反应。用做第一钝化层24的基本上不反应的介电材料的例子包括但不限于Al2O3、SiN、HfO2、ZrO2、SiOxNy、HfSiOx、SiO2以及它们的多层体。
接下来，如图6所示，高k介质膜或层26形成在第一钝化层24上。利用淀积工艺形成高k介质膜26，淀积工艺包括但不限于：蒸发、CVD、等离子体增强CVD、化学溶液淀积、原子层淀积以及其它类似的淀积工艺。高k介质膜26的厚度取决于形成介质膜使用的工艺以及构成高k介质膜26的材料。通常，高k介质膜或层26具有从约100到约1000的厚度，更优选从约100到500的厚度。应该注意当讨论高k介质26时，贯穿本申请使用的术语“膜”和“层”可以互换。
如上所述，术语“高k介质”表示在真空中测量具有的介电常数大于约7.0，优选大于约20的介电材料。高k介质膜26由与第一导体22和第二导体30高度反应的介电材料构成。在本发明中采用的高k介质的例子包括但不限于：Ta2O5、ZrO2、HfO2、掺杂铋的Ta2O5、钙钛矿型氧化物(晶体和非晶)以及其它类似的高k介质膜。应该注意本发明中使用的高k介质膜与钝化层相比更易与导体反应。由此，虽然列出的ZrO2为高k介质膜和钝化层的可能选择，但从本发明中排除使用仅包括ZrO2的钝化层和仅包括ZrO2的高k介质膜。
在本发明中使用的术语“钙钛矿型氧化物”表示包括至少这样一种酸性氧化物的材料，该酸性氧化物含有选自元素周期表(CAS版)的IVB族(Ti、Zr或Hf)、VB族(V、Nb或Ta)、VIB族(Cr、Mo或W)、VIIB族(Mn或Re)或IB族(Cu、Ag或Au)的至少一种金属以及至少一种具有从约1到约3的正形式电荷的附加阳离子。这种钙钛矿型氧化物通常具有以下基本结构式：ABO3，其中A为一个以上提到的阳离子，B为一个以上提到的金属。
合适的钙钛矿型氧化物包括但不限于：钛酸盐基介质、锰酸盐基介质、铜酸盐基介质、钨青铜型铌酸盐、钽酸盐、或钛酸盐以及层叠铋的钽酸盐、铌酸盐或钛酸盐。在钙钛矿型氧化物之中，本发明中优选钛酸锶钡(BSTO)、钛酸钡(BTO)、钛酸锆铅(PZTO)、钛酸锆钡(BZTO)、钛酸钽(TTO)、钛酸镧铅(PLTO)、铌酸锶钡、钽酸锶钡、或钛酸锶(STO)。更优选的钙钛矿型氧化物为BSTO或BZTO。
应该强调的是在本发明中使用的钙钛矿型氧化物优选为无定形(或低温)相，是由于这种材料的晶相在不与BEOL工艺兼容的温度下制备。这里使用的术语“无定形相”表示无序的钙钛矿型氧化物的晶体结构。这与其中观察到高度有序的晶体结构的材料的晶相完全不同。
在以上提到的各种高k介质膜之中，优选地，高k介质膜26选自Ta2O5、ZrO2、HfO2组成的组。在本发明的更优选实施例中，高k介质膜26由Ta2O5构成。
形成高k介质膜26之后，第二钝化层28形成在高k介质膜26上。第二钝化层28形成在高k介质膜26之后所得结构显示在例如图7中。利用以上针对第一钝化层24提到的工艺中的一种工艺可以形成第二钝化层28。第二钝化层28的厚度可以改变，通常第二钝化层28具有从约10到约500的厚度，更优选厚度为从约10到约100。
第二钝化层28可以由与第一钝化层24相同或不同的介电材料构成。由此，在本发明中可以具有由相同的介电材料构成的第一和第二钝化层，或者第一钝化层可以由一种介电材料构成，而第二钝化层可以由另一种介电材料构成。第二钝化层28的优选材料包括Al2O3、SiN、HfO2、SiOxNy、HfSiOx、ZrO2以及SiO2。也可以考虑多层。
在高k介质膜26上形成第二钝化层28之后，第二导体30形成在第二钝化层28上，结构如图8所示。利用一种在以上形成第一导体22中提到的方法形成第二导体30。此外，第二导体的厚度在以上针对第一导体22提到的范围之内。第二导体30可以由与第一导体22相同或不同的导体材料形成。由此，在本发明中可以具有由相同导电材料形成的第一和第二导体，或者第一导体由一种导电材料形成，而第二导体由另一种导电材料形成。用于第二导体30的优选导电材料包括TiN/Al/TiN、Al、Al合金、Cu、Cu合金。在本发明的一个更优选的实施例中，第一和第二导体都由TiN/Al/TiN的导电金属叠层组成。应该强调的是TiN/Al/TiN的金属叠层中的TiN层不是钝化层，这是由于它不能防止高k介质击穿。第二导体30为本发明的MIM电容器的顶部电极。
在本发明的此处，或者是就在形成一个MIM电容器材料层之后，即层22、24、26、28以及30之后，可以构图MIM电容器的材料层。可以通过光刻和蚀刻构图MIM电容器的材料层。光刻步骤包括涂覆光致抗蚀剂到要构图的材料层，将光致抗蚀剂暴露到需要的辐射图形并利用常规的抗蚀剂显影剂将图形显影到光致抗蚀剂。构图光致抗蚀剂之后，利用以上提到的蚀刻步骤，将需要的图形转移到材料层。蚀刻步骤包括干蚀刻工艺、湿蚀刻工艺或它们的任意组合。当进行干蚀刻时，可以使用反应离子蚀刻、等离子体蚀刻、离子束蚀刻或激光烧蚀。当使用湿蚀刻工艺时，使用对除去需要的材料层具有高度选择性的化学蚀刻剂。
为简化起见，到本发明此处的附图没有示出MIM电容器材料层的任何构图。然而，可以得到材料层已构图的MIM电容器。例如，可以提供一种MIM电容器，其中高k介质膜26、第一和第二钝化层28的外边缘没有延伸出第一导体22外边缘，但层24、26和28可以延伸出第二导体30边缘。图3示出了构图图8的MIM电容器之后的结构。
制造本发明的MIM电容器的过程中，或制造之后，可以对结构进行一个或多个BEOL退火步骤。一个或多个BEOL退火步骤对本领域中的技术人员来说是公知的。在这些一个或多个BEOL退火步骤之中包括淀积ILD和H2烧结。一个或多个退火步骤通常在本领域中技术人员公知的任何类型的环境中约300℃或更高的温度下进行。
层间或层内介质32(下文称做“ILD层”)形成在图8所示的构图的MIM电容器结构周围，提供例如在图3中显示的结构。ILD层32由常规的有机或无机介电材料构成。这里也可以考虑多层ILD。利用常规的淀积工艺形成ILD，包括例如旋转涂覆、CVD、等离子体辅助、蒸发、化学溶液淀积以及其它类似的淀积工艺。淀积之后，可以在ILD介质上形成一个或多个阻挡层、蚀刻终止层、或抛光终止层。ILD层32的厚度可以改变，对基本了解本发明不是很重要。
本发明的MIM电容器为高性能的电容器，具有的电容密度在约2fF/μm2或更大的数量级，电流密度在约1×10-8A/cm2或更低的数量级。本发明的MIM电容器具有4fF/μm2或更大的数量级的电容密度，约1×10-7A/cm2或更低的数量级的电流密度。与基于单个Ta2O5层作为介质膜的电容器相比，使用这种钝化膜也使MIM电容器具有更高的击穿电压和更高的可靠性。此外，钝化层的总的物理厚度通常大于350，提供了良好的蚀刻工艺窗口。此外，与典型的现有技术的MIM电容器相比，含钝化层的本发明的MIM电容器更耐表面粗糙度和导体22和30中的小丘，即突点。以上改进了单掩模工艺，也改进了器件参数，电容密度大于4fF/μm2。对于使用SiN或SiO2的现有技术的MIM要获得大于4fF/μm2的电容密度，需要小于200的薄膜，减小了蚀刻工艺窗口(降低了MIM的可靠性)或需要第二掩模(额外成本)。
提供以下例子以显示本发明的MIM电容器优越于现有技术的MIM电容器之处。
实例
在本例中，制备本发明的MIM电容器，其中含有190的Ta2O5介质和底部与顶部电极之间的钝化层，例如TiN/Al/TiN的金属叠层，与底部与顶部电极之间不含有钝化层的现有技术的MIM电容器相比较的电性能例如电容和电流密度。在现有技术的MIM电容器中，底部与顶部电极都由TiN/Al/TiN的金属叠层组成。应该注意电极的TiN部分不作为钝化层。TiN为电极的一部分。
本例的结果显示在下面的表中。具体地，可以观察到以下内容：退火之后的漏电流低于氧化铝即，Al2O3钝化～7-8数量级。此外，通过减小钝化层的厚度提高了基于本发明的MIM电容器的电容密度。因此，在BEOL热循环中，本发明的MIM电容器没有短路，这是本发明的一个主要目的。应该注意现有技术的MIM电容器的TiN层不能防止高k介质击穿。
样品 介质膜() 钝化   电容(fF/μm2)     退火前5V(A/cm2)时的J 退火后5V时的(A/cm2)J
比较例   500的Ta2O5 没有 4 5×10-6 5×10-1
本发明   190的Ta2O5  45的氧化铝 4.56 3.1×10-8 2.2×10-8
虽然参考本发明的优选实施例具体示出和介绍了本发明，但是本领域中的技术人员应该理解可以不脱离本发明的精神和范围对形式和细节作出以上和其它改变。因此本发明的范围不限于严格的形式以及介绍和示出的细节，本发明的范围由附带的权利要求书来限定。

Claims (20)

1.一种半导体结构，包括：
第一导体；
位于第一导体上的第一钝化层；
位于第一钝化层上的高k介质层；
位于高k介质层上的第二钝化层；以及
位于第二钝化层上的第二导体。
2.根据权利要求1的半导体结构，其中第一和第二导体分别包括电容器的底板和顶板。
3.根据权利要求1的半导体结构，其中第一和第二导体包括金属、金属合金或它们的多层体。
4.根据权利要求3的半导体结构，其中第一和第二导体选自TiN、Ti、TiSiN、TaN、Pt、Ir、Ru、Al、Au、Cu、Ta、TaSiN和它们的混合物或它们的多层体。
5.根据权利要求4的半导体结构，其中第一和第二导体选自TiN/Al/TiN叠层、Al、Al合金、Cu或Cu合金。
6.根据权利要求1的半导体结构，其中第一和第二导体两者都由TiN/Al/TiN构成。
7.根据权利要求1的半导体结构，其中第一和第二钝化层选自Al2O3、SiN、HfO2、SiOxNy、HfSiOx、ZrO2或SiO2。
8.根据权利要求1的半导体结构，其中第一和第二钝化层具有约10到约500的厚度。
9.根据权利要求1的半导体结构，其中高k介质层具有大于约7.0的介电常数。
10.根据权利要求1的半导体结构，其中高k介质层选自Ta2O5、ZrO2、掺杂铋的Ta2O5、HfO2或钙钛矿型氧化物。
11.根据权利要求1的半导体结构，其中高k介质层为Ta2O5。
12.根据权利要求1的半导体结构，其中第一导体形成在后段制程互连布线结构的表面上。
13.根据权利要求1的半导体结构，还包括包围所述结构的层间或层内介质。
14.一种半导体结构，包括：
第一导体；
位于第一导体上的第一钝化层；
位于第一钝化层上的Ta2O5；
位于Ta2O5上的第二钝化层；以及
位于第二钝化层上的第二导体。
15.根据权利要求14的半导体结构，其中第一和第二导体由TiN/Al/TiN构成。
16.根据权利要求14的半导体结构，其中第一和第二钝化层由Al2O3构成。
17.一种半导体结构的制造方法，包括：
在第一导体上形成第一钝化层；
在第一钝化层上形成高k介质层；
在高k介质层上形成第二钝化层；以及
在第二钝化层上形成第二导体。
18.根据权利要求17的方法，其中所述第一导体形成在后段制程互连布线结构的表面上。
19.根据权利要求17的方法，还包括通过光刻和蚀刻构图半导体结构。
20.根据权利要求17的方法，还包括在结构周围形成层间或层内介质。
CN 200310116964 2003-04-17 2003-12-02 半导体器件及其形成方法 Pending CN1624869A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/249,550 2003-04-17
US10/249,550 US6940117B2 (en) 2002-12-03 2003-04-17 Prevention of Ta2O5 mim cap shorting in the beol anneal cycles

Publications (1)

Publication Number Publication Date
CN1624869A true CN1624869A (zh) 2005-06-08

Family

ID=34794096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200310116964 Pending CN1624869A (zh) 2003-04-17 2003-12-02 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN1624869A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452292C (zh) * 2005-08-10 2009-01-14 三星电子株式会社 形成金属-绝缘体-金属电容器的方法及所形成器件
CN101800220A (zh) * 2009-02-06 2010-08-11 三星电子株式会社 具有改善的电性能的电介质层的半导体器件及其相关方法
CN103187244A (zh) * 2013-04-03 2013-07-03 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法
CN103199081A (zh) * 2013-04-09 2013-07-10 上海华力微电子有限公司 Mim电容器及其制造方法
CN103928233A (zh) * 2014-03-18 2014-07-16 天津大学 具有稳定电极结构的薄膜电容器及其制备方法
CN106816434A (zh) * 2017-02-24 2017-06-09 合肥智聚集成电路有限公司 高k介质膜层结构及其应用与制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452292C (zh) * 2005-08-10 2009-01-14 三星电子株式会社 形成金属-绝缘体-金属电容器的方法及所形成器件
CN101800220A (zh) * 2009-02-06 2010-08-11 三星电子株式会社 具有改善的电性能的电介质层的半导体器件及其相关方法
US8859383B2 (en) 2009-02-06 2014-10-14 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having dielectric layer with improved electrical characteristics
CN103187244A (zh) * 2013-04-03 2013-07-03 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法
CN103187244B (zh) * 2013-04-03 2016-05-11 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法
CN103199081A (zh) * 2013-04-09 2013-07-10 上海华力微电子有限公司 Mim电容器及其制造方法
CN103199081B (zh) * 2013-04-09 2015-12-23 上海华力微电子有限公司 Mim电容器及其制造方法
CN103928233A (zh) * 2014-03-18 2014-07-16 天津大学 具有稳定电极结构的薄膜电容器及其制备方法
CN103928233B (zh) * 2014-03-18 2016-06-29 天津大学 具有稳定电极结构的薄膜电容器及其制备方法
CN106816434A (zh) * 2017-02-24 2017-06-09 合肥智聚集成电路有限公司 高k介质膜层结构及其应用与制造方法
CN106816434B (zh) * 2017-02-24 2018-05-22 睿力集成电路有限公司 高k介质膜层结构及其应用与制造方法

Similar Documents

Publication Publication Date Title
US6940117B2 (en) Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US6777809B2 (en) BEOL decoupling capacitor
KR100333161B1 (ko) 전극사이에서향상된절연성을갖는반도체기억장치및그의제조방법
US7981761B2 (en) Method of manufacturing semiconductor device having MIM capacitor
US7687867B2 (en) Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme
US7095073B2 (en) High K artificial lattices for capacitor applications to use in Cu or Al BEOL
CN1469439A (zh) 介电层的沉积方法
CN1741271A (zh) 具有混合电介质层的半导体集成电路器件及其制造方法
KR20050118684A (ko) 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터
KR20050017361A (ko) 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
US20040061157A1 (en) Semiconductor device
KR100518518B1 (ko) 반도체장치의 커패시터 및 그 제조방법
CN1624869A (zh) 半导体器件及其形成方法
WO2006057775A2 (en) Method for fabricating a mim capacitor having increased capacitance density and related structure
EP1263027A2 (en) Method of making stacked MIMCap between Cu dual-damascene levels
CN1630085A (zh) 半导体器件的电容器及其制造方法
US11670580B2 (en) Subtractive via etch for MIMCAP
US20230299124A1 (en) High density capacitor
KR920010201B1 (ko) 반도체 장치 및 그 제조방법
CN117116919A (zh) 半导体结构及其形成方法
US7364968B2 (en) Capacitor in semiconductor device and manufacturing method
CN116669534A (zh) 一种电容器、电容器的形成方法及半导体器件
CN116723762A (zh) Mim电容及其制备方法
CN117393545A (zh) 电容器及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication