CN103187244A - 一种改善半导体晶圆电容制程中介质分层的方法 - Google Patents

一种改善半导体晶圆电容制程中介质分层的方法 Download PDF

Info

Publication number
CN103187244A
CN103187244A CN2013101157316A CN201310115731A CN103187244A CN 103187244 A CN103187244 A CN 103187244A CN 2013101157316 A CN2013101157316 A CN 2013101157316A CN 201310115731 A CN201310115731 A CN 201310115731A CN 103187244 A CN103187244 A CN 103187244A
Authority
CN
China
Prior art keywords
electric capacity
titanium nitride
layering
layer
improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101157316A
Other languages
English (en)
Other versions
CN103187244B (zh
Inventor
闵炼锋
缪海生
刘长安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201310115731.6A priority Critical patent/CN103187244B/zh
Publication of CN103187244A publication Critical patent/CN103187244A/zh
Priority to PCT/CN2014/074494 priority patent/WO2014161461A1/zh
Application granted granted Critical
Publication of CN103187244B publication Critical patent/CN103187244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种改善半导体晶圆电容制程中介质分层的方法，其包括：先在硅片上沉积电容下电极板、然后在电容下电极板上沉积介质层，再在电容的介质层上沉积一层氮化钛缓冲层、最后在氮化钛缓冲层上沉积电容上电极板。本发明的方法在电容上电极板的金属层与介质层之间沉积一层氮化钛缓冲层作为应力缓冲层，使得介质层上下应力达到平衡，能够从本质上改善电容分层的情况。

Description

一种改善半导体晶圆电容制程中介质分层的方法
【技术领域】
本发明是关于半导制程领域，特别是关于一种改善半导体晶圆电容制程中介质分层的方法。
【背景技术】
通常一个集成电路中经常会用到电容，而在半导体晶圆的生产过程中在一块硅片上形成电容通常需要制作电容的上电极板、下电极板以及位于上电极板和下电极板之间的介质层。如果在电容的下电极板和介质之间产生粘合不紧密，甚至产生分层的情况，这对电容器的功能以及整体芯片的良率将会产生致命的杀伤，甚至可以直接导致元器件的失效。
现有的电容的制造中，经常会发生电容的分层的情况，之前在发生电容层次分层时，主要怀疑是ALCU工艺后面的一道水洗工艺，怀疑为水残留导致的介质和下电极板分层，但经过分片试验后确认，即使不做水洗，也会出现分层的情况。
后来也怀疑是电容的下电极板制作工艺和介质制作时有油污掉落在圆片表面导致的分层，但是没有共同机台，并且检查机台后未发现异常。所以电容分层的问题形成现有技术的长期困扰。
【发明内容】
本发明的目的在于提供一种解决半导体晶圆电容制程中介质分层的方法。
为达成前述目的，本发明一种改善半导体晶圆电容制程中介质分层的方法，其在制造电容时包括如下步骤：先在硅片上沉积电容下电极板、然后在电容下电极板上沉积介质层，再在电容的介质层上沉积一层氮化钛缓冲层、最后在氮化钛缓冲层上沉积电容上电极板。
进一步地，所述电容上电极板金属层的结构为自下而上相互叠加的铝铜金属层和氮化钛层，所述电容下电极板金属层的结构为自下而上相互叠加的钛金属层、氮化钛层、铝铜金属层、钛金属层、氮化钛层，所述介质层为氮化硅层。
进一步地，所述氮化钛缓冲层是通过物理气相沉积工艺形成于介质层上。
进一步地，所述物理气相沉积氮化钛的工艺采用的气体为氩和氮气。
进一步地，所述物理气相沉积氮化钛的靶材为钛金属靶材。
进一步地，所述物理气相沉积氮化钛工艺温度为300摄氏度。
进一步地，所述物理气相沉积氮化钛工艺的压力为4200—4800兆托。
进一步地，所述氮化钛缓冲层沉积的厚度为285—315埃。
本发明的解决半导体晶圆电容制程中介质分层的方法在电容上电极板的金属层与介质层之间沉积一层氮化钛缓冲层作为应力缓冲层，使得介质层上下应力达到平衡，能够从本质上改善电容分层的情况。
【附图说明】
图1为现有的电容的介质层的应力分布示意图。
图2是本发明的方法的流程图。
图3是本发明的方法制造的电容的介质层的应力分布示意图。
【具体实施方式】
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
电容结构在半导体生产流程中经常称之为MIM结构：
M：Metal1，金属层1，即电容的下电极板，其通常采用的结构为Ti+TiN+AlCu+Ti+TiN的结构，即在硅片上形成电容的下电极板上时，实际上是在硅片上自下而上依次形成钛金属层、氮化钛层、铝铜金属层、钛金属层和氮化钛层，也就是电容的下电极板实际上也是由多层叠加形成的，具体每一层的厚度根据实际生产流程有所不同。
I：Insulator,电容的介质层，其通常采用氮化硅、氧化硅等绝缘材料作为介质层。
M：Metal2，金属层2，即电容的上电极板，其通常采用AlCu+TiN的结构，即电容的上电极板自下而上依次由铝铜金属层和氮化钛层叠加形成。
也就是整个电容实际上从硅片开始，由下而上依次是（Ti+TiN+AlCu+Ti+TiN）+SiN+（AlCu+TiN）的结构。
在形成电容的下电极板和介质层之后并不会出现电容的分层，电容的分层经常是电容的上电极板金属生长完成之后才出现分层，经过使用TEM（Transmission electron microscope）分析电容分层的样本，发现该分层实际上是发生在介质层本身，而介质层与电容上电极板的铝铜金属层，以及介质层与电容下电极板的氮化钛层粘附性都很好。如图1所示，经过分析发现是由于现有的电容结构中位于介质层上方的铝铜金属层是正应力，而位于介质层下方的钛化氮是负应力，而夹在中间的介质层为负应力，夹在中间的介质层由于受到上下两层反方向的应力差，所以才会出现分层。
根据以上分析，如图2所示，本发明提出在介质层与上电极的金属层之间设置一层负应力层，这样介质层上下两层的应力是相同方向的，就不会出现介质层分层的情况。
请参阅图3所示，其显示根据本发明的方法制造电容的流程图。本领域的技术人员应当知道，半导体制程中在硅片上每形成一层物质可能都会经历氧化、光刻、蚀刻、清洗等常规步骤，为突出本发明的实质步骤，关于半导体制程中的氧化、光刻、蚀刻、清洗等常规步骤本发明在下面的步骤中省略，但并不代表本发明不具备这些步骤。
如图3所示，本发明的电容的制造方法包括：
步骤S1：先在硅片上沉积电容下电极板。其中下电极板的结构为Ti+TiN+AlCu+Ti+TiN，其制造方法为在硅片上依次沉积钛金属层、氮化钛层、铝铜金属层、钛金属层、氮化钛层。其中金属层的沉积可以采用物理气相沉积的方法形成，本发明不再对沉积的每一步骤详细说明。
步骤S2：然后在电容下电极板上沉积介质层。其中介质层为氮化硅。介质层可以通过化学气相沉积的方式形成。
步骤S3：再在电容的介质层上沉积一层氮化钛缓冲层。所述氮化钛缓冲层是通过物理气相沉积工艺形成于电容上电极板金属层上。所谓物理气相沉积即利用等离子体中的离子，对被溅镀物体电极（即：靶材）轰击，使靶面原子脱离靶材运动到圆片表面沉积成膜。在本发明的实施例中所述物理气相沉积氮化钛的工艺采用的气体为氩（Ar）和氮气。所述物理气相沉积氮化钛的靶材为钛金属靶材。在进行物理气相沉积的设备腔体内磁控直流使腔体内的Ar离解为Ar+,轰击氮化钛靶材,使原子脱离靶材,原子在重力作用下到达硅片表面,按照膜成长机构淀积成膜。其中本发明的一个实施例中所述物理气相沉积氮化钛工艺温度为300摄氏度。所述物理气相沉积氮化钛工艺的压力为4200—4800兆托（MT）。最终形成的氮化钛缓冲层的厚度为285—315埃
Figure BDA00003006631200041
步骤S4：最后在氮化钛缓冲层上沉积电容上电极板。其中上电极的结构为AlCu+TiN，即在前述氮化钛缓冲层上依次沉积铝铜金属层和氮化钛层。
至此，根据本发明的方法制造的电容即完成，等于本发明的电容的结构从硅片开始，由下而上依次是（Ti+TiN+AlCu+Ti+TiN）+SiN+TiN+（AlCu+TiN）的结构，即整个电容从下而上依次是钛金属层、氮化钛层、铝铜金属层、钛金属层、氮化钛层、氮化硅层、氮化钛层、铝铜金属层、氮化钛层。
请参阅下表所示，本发明对三组使用不同的制造方法制造的电容进行分层测试分析，其中：测试1是现有的下电极板为（Ti+TiN+AlCu+Ti+TiN）结构，介质层为SiN，上电极为（AlCu+TiN）结构的电容。测试2是采用本发明的方法的电容，即电容的结构为下电极为（Ti+TiN+AlCu+Ti+TiN）结构，介质层为SiN，上电极为（AlCu+TiN）结构，在介质层和上电极之间设置有一层TiN缓冲层。测试3是下电极板为（Ti+TiN+AlCu+Ti+TiN）结构，介质层为SiN，上电极为（AlCu+TiN）结构的电容，但对介质层进行降低应力处理。测试结果如下：
Figure BDA00003006631200042
经过三组测试的比对可以看出测试1和测试3仍然会有分层的情况，而采用本发明方法制造的晶圆都没有存在分层的情况，证明本发明的方法能够很好的解决半导体晶圆电容制程中介质分层的问题。
本发明的解决半导体晶圆电容制程中介质分层的方法在电容上电极板的金属层与介质层之间沉积一层氮化钛缓冲层作为应力缓冲层，使得介质层上下应力达到平衡，能够从本质上改善电容分层的情况。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (8)

1.一种改善半导体晶圆电容制程中介质分层的方法，其包括：先在硅片上沉积电容下电极板、然后在电容下电极板上沉积介质层，再在电容的介质层上沉积一层氮化钛缓冲层、最后在氮化钛缓冲层上沉积电容上电极板。
2.如权利要求1所述的改善半导体晶圆电容制程中介质分层的方法，其特征在于：所述电容上电极板金属层的结构为自下而上相互叠加的铝铜金属层和氮化钛层，所述电容下电极板金属层的结构为自下而上相互叠加的钛金属层、氮化钛层、铝铜金属层、钛金属层、氮化钛层，所述介质层为氮化硅层。
3.如权利要求1所述的改善半导体晶圆电容制程中介质分层的方法，其特征在于：所述氮化钛缓冲层是通过物理气相沉积工艺形成于介质层上。
4.如权利要求3所述的改善半导体晶圆电容制程中介质分层的方法，其特征在于：所述物理气相沉积氮化钛的工艺采用的气体为氩和氮气。
5.如权利要求3所述的改善半导体晶圆电容制程中介质分层的方法，其特征在于：所述物理气相沉积氮化钛的靶材为钛金属靶材。
6.如权利要求3所述的改善半导体晶圆电容制程中介质分层的方法，其特征在于：所述物理气相沉积氮化钛工艺温度为300摄氏度。
7.如权利要求3所述的改善半导体晶圆电容制程中介质分层的方法，其特征在于：所述物理气相沉积氮化钛工艺的压力为4200—4800兆托。
8.如权利要求1所述的改善半导体晶圆电容制程中介质分层的方法，其特征在于：所述氮化钛缓冲层沉积的厚度为285—315埃。
CN201310115731.6A 2013-04-03 2013-04-03 一种改善半导体晶圆电容制程中介质分层的方法 Active CN103187244B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310115731.6A CN103187244B (zh) 2013-04-03 2013-04-03 一种改善半导体晶圆电容制程中介质分层的方法
PCT/CN2014/074494 WO2014161461A1 (zh) 2013-04-03 2014-03-31 一种改善半导体晶圆电容制程中介质分层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310115731.6A CN103187244B (zh) 2013-04-03 2013-04-03 一种改善半导体晶圆电容制程中介质分层的方法

Publications (2)

Publication Number Publication Date
CN103187244A true CN103187244A (zh) 2013-07-03
CN103187244B CN103187244B (zh) 2016-05-11

Family

ID=48678354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310115731.6A Active CN103187244B (zh) 2013-04-03 2013-04-03 一种改善半导体晶圆电容制程中介质分层的方法

Country Status (2)

Country Link
CN (1) CN103187244B (zh)
WO (1) WO2014161461A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014161461A1 (zh) * 2013-04-03 2014-10-09 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法
CN109920729A (zh) * 2019-03-27 2019-06-21 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745195A (zh) * 2021-09-30 2021-12-03 珠海零边界集成电路有限公司 半导体芯片及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020155660A1 (en) * 1999-03-12 2002-10-24 Gerhard Beitel Method for producing a microelectronic structure
US20050037568A1 (en) * 1996-04-01 2005-02-17 Greco Nancy Anne Metal-insulator-metal capacitor
CN1624869A (zh) * 2003-04-17 2005-06-08 国际商业机器公司 半导体器件及其形成方法
CN101471243A (zh) * 2007-12-24 2009-07-01 东部高科股份有限公司 Mim结构的电容器的制造方法
CN101800167A (zh) * 2009-02-09 2010-08-11 中国科学院微电子研究所 一种在锗衬底上制备金属-氧化物-半导体电容的方法
CN101958235A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218256B1 (en) * 1999-04-13 2001-04-17 Micron Technology, Inc. Electrode and capacitor structure for a semiconductor device and associated methods of manufacture
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Ｍｉｍキャパシタ
KR101261969B1 (ko) * 2010-07-16 2013-05-08 매그나칩 반도체 유한회사 엠아이엠 캐패시터 및 그 제조방법
US8119492B2 (en) * 2009-07-10 2012-02-21 United Microelectronics Corp. Dissolving precipates in alloy material in capacitor structure
CN103187244B (zh) * 2013-04-03 2016-05-11 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050037568A1 (en) * 1996-04-01 2005-02-17 Greco Nancy Anne Metal-insulator-metal capacitor
US20020155660A1 (en) * 1999-03-12 2002-10-24 Gerhard Beitel Method for producing a microelectronic structure
CN1624869A (zh) * 2003-04-17 2005-06-08 国际商业机器公司 半导体器件及其形成方法
CN101471243A (zh) * 2007-12-24 2009-07-01 东部高科股份有限公司 Mim结构的电容器的制造方法
CN101800167A (zh) * 2009-02-09 2010-08-11 中国科学院微电子研究所 一种在锗衬底上制备金属-氧化物-半导体电容的方法
CN101958235A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014161461A1 (zh) * 2013-04-03 2014-10-09 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法
CN109920729A (zh) * 2019-03-27 2019-06-21 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、显示装置

Also Published As

Publication number Publication date
WO2014161461A1 (zh) 2014-10-09
CN103187244B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
KR101312222B1 (ko) 다층 전극 제조 방법, ｂａｗ 공진기 및 그 제조 방법
US20080203531A1 (en) Semiconductor device and manufacturing method thereof
CN106960839B (zh) 半导体集成电路的电容器以及其制造方法
CN103187244A (zh) 一种改善半导体晶圆电容制程中介质分层的方法
TWI671771B (zh) 電容、電容製作方法及半導體設備
CN101017793B (zh) 一种扩散阻挡层的制作方法
WO2006118652A2 (en) Method for fabricating a mim capacitor high-k dielectric for increased capacitance density and related structure
US8951909B2 (en) Integrated circuit structure and formation
KR100678640B1 (ko) Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
US8101493B2 (en) Capacitor of semiconductor device and method for manufacturing the same
US9006703B2 (en) Method for reducing lateral extrusion formed in semiconductor structures and semiconductor structures formed thereof
CN113823615B (zh) 电容式隔离芯片
JP2015525040A5 (zh)
CN108735797A (zh) 半导体结构及其形成方法
CN106972010A (zh) 一种半导体器件及其制造方法
CN215451402U (zh) 一种电容及半导体设备
CN100424868C (zh) 半导体装置及其制造方法
CN100527406C (zh) 半导体器件及其制造方法
CN105336574B (zh) 氮化硅薄膜及mim电容的制作方法
KR102388206B1 (ko) 트렌치 커패시터의 제조 방법
US20240047340A1 (en) Semiconductor device and method of manufacturing the same
CN203707087U (zh) 一种用于监测气相沉积机台容忍度的器件结构
CN113782491B (zh) 接触孔的制作方法和结构
CN104979282A (zh) 一种降低mtm反熔丝介质漏电流的工艺方法
CN101894740A (zh) 一种抗反射膜的沉积方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant