CN101800167A - 一种在锗衬底上制备金属-氧化物-半导体电容的方法 - Google Patents

一种在锗衬底上制备金属-氧化物-半导体电容的方法 Download PDF

Info

Publication number
CN101800167A
CN101800167A CN200910077625A CN200910077625A CN101800167A CN 101800167 A CN101800167 A CN 101800167A CN 200910077625 A CN200910077625 A CN 200910077625A CN 200910077625 A CN200910077625 A CN 200910077625A CN 101800167 A CN101800167 A CN 101800167A
Authority
CN
China
Prior art keywords
nitrogen
nitride film
germanium
germanium substrate
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910077625A
Other languages
English (en)
Other versions
CN101800167B (zh
Inventor
胡爱斌
徐秋霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING YANDONG MICROELECTRONIC CO LTD
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2009100776257A priority Critical patent/CN101800167B/zh
Publication of CN101800167A publication Critical patent/CN101800167A/zh
Application granted granted Critical
Publication of CN101800167B publication Critical patent/CN101800167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种在锗衬底上制备MOS电容的方法,包括:清洗锗片;在清洗后的锗片上采用射频磁控反应溅射的方法在氩气和氮气的氛围中依次淀积氮化硅薄膜和氮化铪薄膜;然后在氮气的氛围中快速热退火;接着通过涂胶、曝光和显影形成光刻胶的图形;然后采用射频磁控反应溅射的方法淀积金属电极材料;对金属电极材料进行剥离以形成电极图形;在锗衬底的背面溅射一层金属铝以降低背面的接触电阻;最后在氮气的氛围中在炉管中退火金属化。本发明将氮化硅薄膜作为扩散阻挡层,解决了在栅介质淀积后的退火和金属电极形成后的退火过程中生成含有大量缺陷态的锗的氧化物的问题,降低了界面处的固定电荷和电荷俘获中心,获得电学性能优异的MOS电容。

Description

一种在锗衬底上制备金属-氧化物-半导体电容的方法
技术领域
本发明涉及纳米特征尺寸半导体器件制备技术领域,尤其涉及在锗衬底上采用铪基高介电常数栅介质制备金属-氧化物-半导体(MOS)电容的方法。
背景技术
历史上,第一个晶体管和第一块集成电路都采用锗衬底材料制备。由于锗的氧化物的热力学不稳定性和易溶于水的特性,使其不适合作为栅介质材料;而二氧化硅则具有优异的物理特性和电学特性,因此采用硅衬底的金属-氧化物-半导体晶体管(MOSFET)在过去的四十年间获得了广泛的研究和应用。四十年来,集成电路技术按摩尔定律持续发展,特征尺寸不断缩小,集成度不断提高。随着器件尺寸的不断减小,栅氧化层厚度也随之减薄。目前,MOSFET的特征尺寸已进入亚50纳米,栅氧化层(二氧化硅或者氮化氧化硅)厚度亦减小到1.2纳米以下。如果仍采用传统二氧化硅栅介质,栅极直接隧穿电流将成指数规律急增。为了解决此问题,采用铪基高介电常数介质作为新型栅介质获得了广泛的研究。在相同的等效氧化层厚度情况下,高介电常数介质具有更厚的物理厚度,因此栅极直接隧穿电流大大减小,功耗显著降低。
铪基高介电常数介质的出现使得锗衬底的MOSFET重新获得了人们的重视。和硅相比,锗具有更大的电子和空穴迁移率,因此制备的MOSFET具有更高的速度。锗和铪基高介电常数介质界面特性与硅和铪基高介电常数介质界面特性不同。在高介电常数介质淀积之后的热处理过程中,氧原子很容易扩散到锗和高介电常数介质界面处与锗原子发生反应生成锗的氧化物。与二氧化硅不同,锗的氧化物含有大量的缺陷态,会在界面处产生大量的界面固定电荷或者界面态。
因此,有必要寻找一种方法避免由于锗的氧化物的生成而影响器件的性能。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的在于提供一种在锗衬底上制备MOS电容的方法,以解决在栅介质淀积后的退火和金属电极形成后的退火过程中生成含有大量缺陷态的锗的氧化物的问题,降低界面处的固定电荷和电荷俘获中心,获得电学性能优异的MOS电容。
(二)技术方案
为达到上述目的,本发明提供了一种在锗衬底上制备MOS电容的方法,该方法包括:
清洗锗片;
在清洗后的锗片上采用射频磁控反应溅射的方法在氩气和氮气的氛围中依次淀积氮化硅薄膜和氮化铪薄膜;
在氮气的氛围中快速热退火;
在退火后的锗片上形成光刻胶图形;
采用射频磁控反应溅射的方法淀积金属电极材料;
对金属电极材料进行剥离以形成电极图形;
在锗衬底的背面溅射一层金属铝以降低背面的接触电阻;
在氮气的氛围中在炉管中退火金属化。
上述方案中,所述清洗锗片的步骤包括:在丙酮中浸泡5~20分钟,乙醇中浸泡5~20分钟,去离子水冲洗,然后在双氧水溶液中氧化30~120秒,去离子水冲洗,接着在盐酸溶液中腐蚀30~120秒,去离子水冲洗,双氧水溶液氧化和盐酸溶液腐蚀重复2到5次;然后去离子水冲洗,用氮气吹干。
上述方案中,所述的双氧水溶液和盐酸溶液,在典型的条件下,双氧水溶液的浓度(体积百分比)为2%到10%,盐酸溶液的浓度(体积百分比)为5%到20%。
上述方案中,所述在清洗后的锗片上采用射频磁控反应溅射的方法在氩气和氮气的氛围中依次淀积氮化硅薄膜和氮化铪薄膜的步骤包括:在溅射前将溅射室真空抽至1×10-6托到1×10-7托之间,充入氮气和氩气,二者的比例在1∶20到6∶20之间,然后依次溅射硅靶和铪靶,淀积氮化硅薄膜和氮化铪薄膜。
上述方案中,所述的氮化硅薄膜和氮化铪薄膜,在典型的条件下,氮化硅薄膜的厚度为6埃到20埃,氮化铪薄膜的厚度为10埃到100埃。
上述方案中,所述在氮气的氛围中快速热退火的步骤包括:在氮气的气氛中300摄氏度至600摄氏度温度下快速热退火30至120秒,利用腔体中微量的氧气氧化氮化铪薄膜。
上述方案中,所述在退火后的锗片上形成光刻胶图形的步骤包括:采用标准的剥离光刻工艺,涂胶,曝光,显影;形成光刻胶的图形。
上述方案中,所述采用射频磁控反应溅射的方法淀积金属电极材料的步骤包括:在溅射前将溅射室真空抽至1×10-6托到1×10-7托之间,充入氮气和氩气,二者的比例在1∶20到6∶20之间,然后溅射钽靶或者钛靶,淀积氮化钽电极薄膜或者氮化钛电极薄膜,其厚度为500埃到2000埃。
上述方案中,所述对金属电极材料进行剥离以形成电极图形的步骤包括:在丙酮溶液中浸泡1小时到10小时,去除光刻胶和在其上的金属薄膜。
上述方案中,所述在锗衬底的背面溅射一层金属铝以降低背面的接触电阻的步骤包括:在锗衬底的背面溅射一层金属铝,厚度为2000埃到10000埃。
上述方案中,所述在氮气的氛围中在炉管中退火金属化的步骤包括:在氮气的氛围中,在300摄氏度到500摄氏度的条件下,在炉管中退火20分钟到60分钟。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、本发明提供的这种在锗衬底上制备MOS电容的方法,采用铪基高介电常数介质与金属栅电极材料,与硅基标准工艺具有良好兼容性。
2、本发明提供的这种在锗衬底上制备MOS电容的方法,采用氮化硅作为氧原子的扩散阻挡层,避免了在随后的热处理过程中氧原子和界面处的锗原子发生反应生成锗的氧化物,从而减少了界面缺陷态的生成。
3、本发明提供的这种在锗衬底上制备MOS电容的方法,可以应用到锗衬底上MOSFET的制备中。该方法工艺简单,而且制备的难度和成本低,具有很高的应用性。
附图说明
图1是本发明提供的在锗衬底上制备MOS电容的方法流程图;
图2是未采用氮化硅扩散阻挡层和采用氮化硅扩散阻挡层的氮化钽-氧化氮化铪-锗电容的电容-电压曲线;
图3是未采用氮化硅扩散阻挡层和采用氮化硅扩散阻挡层的氮化钽-氧化氮化铪-锗电容的电流-电压曲线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明利用氮化硅扩散阻挡层来改善锗衬底上的MOS电容的界面特性。如图1所示,图1是本发明提供的在锗衬底上制备MOS电容的方法流程图,该方法包括:
步骤101:清洗锗片;
步骤102:在清洗后的锗片上采用射频磁控反应溅射的方法在氩气和氮气的氛围中依次淀积氮化硅薄膜和氮化铪薄膜;
步骤103:在氮气的氛围中快速热退火;
步骤104:在退火后的锗片上形成光刻胶图形;
步骤105:采用射频磁控反应溅射的方法淀积金属电极材料;
步骤106:对金属电极材料进行剥离以形成电极图形;
步骤107:在锗衬底的背面溅射一层金属铝以降低背面的接触电阻;
步骤108:在氮气的氛围中在炉管中退火金属化。
以下结合具体实施例进一步详细说明本发明提供的技术方案,本实施例的具体工艺步骤如下:
(1)清洗锗片:在丙酮中浸泡10分钟,乙醇中浸泡5分钟,去离子水冲洗,然后在双氧水溶液中氧化60秒,去离子水冲洗,接着在盐酸溶液中腐蚀30秒,去离子水冲洗,双氧水溶液氧化和盐酸溶液腐蚀重复3次;然后去离子水冲洗,用氮气吹干。其中,所述双氧水溶液的浓度为5%,所述盐酸溶液的浓度为10%。
(2)在清洗后的锗片上采用射频磁控反应溅射的方法在氩气和氮气的氛围中依次淀积氮化硅薄膜和氮化铪薄膜:在溅射前将溅射室真空抽至8×10-7托,充入氮气和氩气,二者的比例为5∶20,然后依次溅射硅靶和铪靶,淀积氮化硅薄膜和氮化铪薄膜。其中氮化硅薄膜的厚度为9埃,氮化铪薄膜的厚度为40埃。
(3)在氮气的氛围中快速热退火:在氮气的气氛中500摄氏度温度下快速热退火60秒,利用腔体中微量的氧气氧化氮化铪薄膜。
(4)形成光刻胶图形:采用AZ5214光刻胶,涂胶,曝光,显影,形成光刻胶的图形。
(5)采用射频磁控反应溅射的方法淀积金属电极材料:在溅射前将溅射室真空抽至8×10-7托,充入氮气和氩气,二者的比例为4∶20,然后溅射钽靶,淀积氮化钽电极薄膜,厚度为1000埃。
(6)对金属电极材料进行剥离以形成电极图形:在丙酮溶液中浸泡10小时,去除光刻胶和在其上的金属薄膜。
(7)在锗衬底的背面溅射一层金属铝以降低背面的接触电阻:在锗衬底的背面溅射一层金属铝,厚度为8000埃。
(8)在氮气的氛围中在炉管中退火:在氮气的氛围中,在400摄氏度的条件下,在炉管中退火40分钟。
图2示出了未采用氮化硅扩散阻挡层和采用氮化硅扩散阻挡层的氮化钽-氧化氮化铪-锗电容的电容-电压曲线。金属电极形成后的退火温度为300摄氏度或400摄氏度,时间为40分钟。对于未采用氮化硅扩散阻挡层的情况,采用射频磁控反应溅射的方法淀积了75埃的氮化铪,对于采用氮化硅扩散阻挡层的情况,采用射频磁控反应溅射的方法淀积了9埃的氮化硅和40埃的氮化铪。四种情况下:未采用氮化硅扩散阻挡层,300摄氏度40分钟金属电极形成后退火(a);未采用氮化硅扩散阻挡层,400摄氏度40分钟金属电极形成后退火(b);采用氮化硅扩散阻挡层,300摄氏度40分钟金属电极形成后退火(c);采用氮化硅扩散阻挡层,400摄氏度40分钟金属电极形成后退火(d)的平带电压分别为-0.73V,-1.0V,-0.35V和0.03V。氮化钽和锗的功函数分别为4.5V和4.29V,则理想情况下的平带电压为0.21V。以上的数据表明采用氮化硅扩散阻挡层400摄氏度40分钟金属电极形成后退火(d)的平带电压最接近理想值,表明在此情况下界面电荷最少。
图3示出了未采用氮化硅扩散阻挡层和采用氮化硅扩散阻挡层的氮化钽-氧化氮化铪-锗电容的电流-电压曲线。金属电极形成后的退火条件为400摄氏度40分钟。由图一可以得出,未采用氮化硅扩散阻挡层和采用氮化硅扩散阻挡层的电容等效氧化层厚度分别为28埃和26埃。由图二可以得出,采用氮化硅扩散阻挡层的电容具有更小的栅极泄漏电流。在栅电极偏压为1V时,未采用氮化硅扩散阻挡层和采用氮化硅扩散阻挡层的电容的栅极泄漏电流分别为1.2×10-2安培每平方厘米和3.5×10-5安培每平方厘米。采用氮化硅扩散阻挡层的电容具有更小的栅极泄漏电流。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种在锗衬底上制备金属-氧化物-半导体电容的方法,其特征在于,该方法包括:
清洗锗片;
在清洗后的锗片上采用射频磁控反应溅射的方法在氩气和氮气的氛围中依次淀积氮化硅薄膜和氮化铪薄膜;
在氮气的氛围中快速热退火;
在退火后的锗片上形成光刻胶的图形;
采用射频磁控反应溅射的方法淀积金属电极材料;
对金属电极材料进行剥离以形成电极图形;
在锗衬底的背面溅射一层金属铝以降低背面的接触电阻;
在氮气的氛围中在炉管中退火金属化。
2.根据权利要求1所述的在锗衬底上制备金属-氧化物-半导体电容的方法,其特征在于,所述清洗锗片的步骤包括:
在丙酮中浸泡5~20分钟,乙醇中浸泡5~20分钟,去离子水冲洗,然后在双氧水溶液中氧化30~120秒,去离子水冲洗,接着在盐酸溶液中腐蚀30~120秒,去离子水冲洗,双氧水溶液氧化和盐酸溶液腐蚀重复2到5次;然后去离子水冲洗,用氮气吹干。
3.根据权利要求2所述的在锗衬底上制备金属-氧化物-半导体电容的方法,其特征在于,所述的双氧水溶液和盐酸溶液,在典型的条件下,双氧水溶液的浓度(体积百分比)为2%到10%,盐酸溶液的浓度(体积百分比)为5%到20%。
4.根据权利要求1所述的在锗衬底上制备金属-氧化物-半导体电容的方法,其特征在于,所述在清洗后的锗片上采用射频磁控反应溅射的方法在氩气和氮气的氛围中依次淀积氮化硅薄膜和氮化铪薄膜的步骤包括:
在溅射前将溅射室真空抽至1×10-6托到1×10-7托之间,充入氮气和氩气,二者的比例在1∶20到6∶20之间,然后依次溅射硅靶和铪靶,淀积氮化硅薄膜和氮化铪薄膜。
5.根据权利要求4所述的在锗衬底上制备金属-氧化物-半导体电容的方法,其特征在于,所述的氮化硅薄膜和氮化铪薄膜,在典型的条件下,氮化硅薄膜的厚度为6埃到20埃,氮化铪薄膜的厚度为10埃到100埃。
6.根据权利要求1所述的在锗衬底上制备金属-氧化物-半导体电容的方法,其特征在于,所述在氮气的氛围中快速热退火的步骤包括:
在氮气的气氛中300摄氏度至600摄氏度的温度下快速热退火30秒到120秒,利用腔体中微量的氧气氧化氮化铪薄膜。
7.根据权利要求1所述的在锗衬底上制备金属-氧化物-半导体电容的方法,其特征在于,所述采用射频磁控反应溅射的方法淀积金属电极材料的步骤包括:
在溅射前将溅射室真空抽至1×10-6托到1×10-7托之间,充入氮气和氩气,二者的比例在1∶20到6∶20之间,然后溅射钽靶或者钛靶,淀积氮化钽电极薄膜或者氮化钛电极薄膜,其厚度为500埃到2000埃。
8.根据权利要求1所述的在锗衬底上制备金属-氧化物-半导体电容的方法,其特征在于,所述在锗衬底的背面溅射一层金属铝以降低背面接触电阻的步骤包括:
在锗衬底的背面溅射一层金属铝,厚度为2000埃到10000埃。
9.根据权利要求1所述的在锗衬底上制备金属-氧化物-半导体电容的方法,其特征在于,所述在氮气的氛围中在炉管中退火金属化的步骤包括:
在氮气的氛围中,在300摄氏度到500摄氏度的条件下,在炉管中退火20分钟到60分钟。
CN2009100776257A 2009-02-09 2009-02-09 一种在锗衬底上制备金属-氧化物-半导体电容的方法 Active CN101800167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100776257A CN101800167B (zh) 2009-02-09 2009-02-09 一种在锗衬底上制备金属-氧化物-半导体电容的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100776257A CN101800167B (zh) 2009-02-09 2009-02-09 一种在锗衬底上制备金属-氧化物-半导体电容的方法

Publications (2)

Publication Number Publication Date
CN101800167A true CN101800167A (zh) 2010-08-11
CN101800167B CN101800167B (zh) 2011-10-05

Family

ID=42595785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100776257A Active CN101800167B (zh) 2009-02-09 2009-02-09 一种在锗衬底上制备金属-氧化物-半导体电容的方法

Country Status (1)

Country Link
CN (1) CN101800167B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102509734A (zh) * 2011-11-08 2012-06-20 复旦大学 一种利用ald制备锗基mos电容的方法
CN102737999A (zh) * 2011-04-12 2012-10-17 中国科学院微电子研究所 锗衬底上制备金属-氧化物-半导体场效应晶体管方法
CN103187244A (zh) * 2013-04-03 2013-07-03 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法
CN103540902A (zh) * 2012-07-16 2014-01-29 上海华虹Nec电子有限公司 提高物理溅射成膜质量的方法
CN103571253A (zh) * 2012-07-12 2014-02-12 罗门哈斯电子材料有限公司 高温热退火方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737999A (zh) * 2011-04-12 2012-10-17 中国科学院微电子研究所 锗衬底上制备金属-氧化物-半导体场效应晶体管方法
CN102737999B (zh) * 2011-04-12 2015-02-11 中国科学院微电子研究所 锗衬底上制备金属-氧化物-半导体场效应晶体管方法
CN102509734A (zh) * 2011-11-08 2012-06-20 复旦大学 一种利用ald制备锗基mos电容的方法
CN103571253A (zh) * 2012-07-12 2014-02-12 罗门哈斯电子材料有限公司 高温热退火方法
CN103571253B (zh) * 2012-07-12 2015-06-03 罗门哈斯电子材料有限公司 高温热退火方法
CN103540902A (zh) * 2012-07-16 2014-01-29 上海华虹Nec电子有限公司 提高物理溅射成膜质量的方法
CN103187244A (zh) * 2013-04-03 2013-07-03 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法
CN103187244B (zh) * 2013-04-03 2016-05-11 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法

Also Published As

Publication number Publication date
CN101800167B (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN101800167B (zh) 一种在锗衬底上制备金属-氧化物-半导体电容的方法
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
CN101447420A (zh) 一种制备高介电常数栅介质薄膜铪硅氧氮的方法
JP2007158250A5 (zh)
CN104966665B (zh) 一种改善SiC与SiO2界面态密度的方法
CN101540279B (zh) 低界面态密度的SiC MOS电容制作方法
CN101800178B (zh) 一种铪硅铝氧氮高介电常数栅介质的制备方法
CN103928233B (zh) 具有稳定电极结构的薄膜电容器及其制备方法
CN101728257B (zh) 一种栅介质/金属栅集成结构的制备方法
CN101996775B (zh) 一种固态超级电容器的制备方法
CN104766798A (zh) 改善SiC/SiO2界面粗糙度的方法
JP5224570B2 (ja) 絶縁膜形成方法および半導体装置の製造方法
CN106601479A (zh) 一种三维硅基片式薄膜电容器及其制造方法
CN104766724B (zh) 一种基于四氧化三钴纳米结构的微型电容器微制作工艺
CN102103983B (zh) 一种在锗衬底上制备金属-氧化物-半导体电容的方法
CN105428223A (zh) 一种改善SiC/SiO2界面态密度的方法
CN105869992A (zh) 一种新型铪硅钽氧氮高介电常数栅介质的制备方法
CN103367409A (zh) 基于锗衬底的La基高介电常数栅介质材料的制备方法
US20120264311A1 (en) Surface treatment method for germanium based device
CN103474332B (zh) 提升网状生长Web Growth的刻蚀方法
JP6006328B2 (ja) 金属膜の酸化
JP2006114747A5 (zh)
CN102737999B (zh) 锗衬底上制备金属-氧化物-半导体场效应晶体管方法
CN108598169B (zh) 一种新型mos结构的制备方法及得到的mos结构
CN101930915B (zh) 一种钼铝氮金属栅的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING YANDONG MICROELECTRNIC CO.,LTD.

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150709

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150709

Address after: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street

Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

CP02 Change in the address of a patent holder

Address after: 100020 West eight rooms, dongzhimenwai, Chaoyang District, Beijing

Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd.

Address before: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street

Patentee before: BEIJING YANDONG MICROELECTRONIC Co.,Ltd.

CP02 Change in the address of a patent holder