CN108598169B - 一种新型mos结构的制备方法及得到的mos结构 - Google Patents

一种新型mos结构的制备方法及得到的mos结构 Download PDF

Info

Publication number
CN108598169B
CN108598169B CN201810463349.7A CN201810463349A CN108598169B CN 108598169 B CN108598169 B CN 108598169B CN 201810463349 A CN201810463349 A CN 201810463349A CN 108598169 B CN108598169 B CN 108598169B
Authority
CN
China
Prior art keywords
sputtering
rare earth
silicon wafer
mos structure
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810463349.7A
Other languages
English (en)
Other versions
CN108598169A (zh
Inventor
武燕庆
李栓
郑捷
李星国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201810463349.7A priority Critical patent/CN108598169B/zh
Publication of CN108598169A publication Critical patent/CN108598169A/zh
Application granted granted Critical
Publication of CN108598169B publication Critical patent/CN108598169B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种新型MOS结构的制备方法及得到的新型MOS结构,其中,所述方法如下进行:步骤1、在氩气和氧气用量比为(32~38):(4~6)的氛围下在硅片上沉积非晶金属氧化物薄膜,得到沉积有非晶稀土氧化物薄膜的硅片;步骤2、采用掩膜板遮盖步骤1得到的沉积有非晶稀土氧化物薄膜的硅片;步骤3、在非晶稀土氧化物薄膜的上层和硅片的底层分别溅射金属电极,得到所述MOS结构。本发明所述方法简单,易于实现,易于扩大生产;根据本发明所述方法得到的MOS结构具有优良的综合电性能,即具有较小的漏电流和较大的介电常数。

Description

一种新型MOS结构的制备方法及得到的MOS结构
技术领域
本发明涉及微电子领域,具体涉及MOS结构,特别涉及以高k稀土氧化物非晶薄膜为绝缘层的MOS结构。
背景技术
新一代信息技术是“中国制2025”十大发展领域之一。随着电子技术向高能、多功能、大容量、微型化方向发展,半导体芯片集成度越来越高,晶体管尺寸越来越小。
SiO2栅介质在90nm技术节点之前一直作为最佳栅极氧化层材料,随着集成电路线宽缩小到28nm的技术节点,传统的SiO2栅介质薄膜已存在漏电甚至绝缘失效的现象,出现可靠性下降的问题,但是大幅度减小栅介质厚度的结果是栅介质的漏电流将呈指数形式增加,当厚度减到1.4nm以下时,由于电子的直接隧穿形成的漏电流在1V时超过1A/cm2,远超过CMOS允许的最大漏电流1.5×10-2A/cm2,引发芯片高功耗和散热问题,并且加工和测量如此薄的SiO2也非常困难,所以人们开始寻找新型高k介质材料代替SiO2来提高集成度。
目前商业化栅介质材料应用最普遍的还是SiO2,虽然近几年来铪基复合材料也作为栅介质材料逐渐商用化,但是也只能满足未来几年集成电路发展要求。为了满足微电子市场的进一步需求和集成电路的长远发展,需要寻找新型栅介质材料。
有鉴于此,有必要开发一种制备方式简单、利于大规模生产并且兼有高介电常数和低漏电流的栅介质材料,以及利用其的MOS结构。
发明内容
为了解决上述问题,本发明人进行了锐意研究,系统地探索了氧氩流量比以及不同金属电极对MOS结构物理及电学性能的影响,得到一种方法简单、条件相对温和的MOS制备方法,并且,得到的MOS结构具有较小的漏电流和较大的介电常数,从而完成本发明。
本发明一方面在于提供一种新型MOS结构的制备方法,具体体现在以下方面:
(1)一种新型MOS结构的制备方法,其中,所述方法包括以下步骤:
步骤1、在氩气和氧气用量比为(32~38):(4~6)的氛围下在硅片上沉积非晶金属氧化物薄膜,得到沉积有非晶稀土氧化物薄膜的硅片;
步骤2、采用掩膜板遮盖步骤1得到的沉积有非晶稀土氧化物薄膜的硅片;
步骤3、在非晶稀土氧化物薄膜的上层和硅片的底层分别溅射金属电极,得到所述MOS结构。
(2)根据上述(1)所述的制备方法,其中,步骤1包括以下子步骤:
步骤1-1、对稀土靶材表面进行打磨清洁处理,并安装在磁控溅射镀膜设备腔室的靶位上;
步骤1-2、将硅片衬底置于磁控溅射镀膜设备腔室的基底盘上进行固定;
步骤1-3、抽真空处理,并通入氩气,然后调节射频电源功率,进行预溅射;
步骤1-4、通入氩气和氧气(氩气和氧气用量比为(32~38):(4~6)),调节射频电源的功率,进行薄膜溅射,得到沉积有非晶稀土氧化物薄膜的硅片。
(3)根据上述(1)或(2)所述的制备方法,其中,在步骤1-1中,所述稀土靶材选自金属钆(Gd)、金属钇(Y)、金属镧(La)和金属铈(Ce)中的一种或几种,优选为金属钆(Gd)。
(4)根据上述(1)至(3)之一所述的制备方法,其中,在步骤1-3中,抽真空处理至真空度小于9×10-4Pa,优选小于7×10-4Pa。
(5)根据上述(1)至(4)之一所述的制备方法,其中,在步骤1-3中,所述预溅射如下进行:于60~120W的溅射功率下溅射10~25min,优选地,于80~100W的溅射功率下溅射15~20min。
(6)根据上述(1)至(5)之一所述的制备方法,其中,在步骤1-4中,氩气和氧气的用量比为(34~36):5,优选为35:5。
(7)根据上述(1)至(6)之一所述的制备方法,其中,在步骤1-4中,所述薄膜溅射如下进行:于90~110W的功率下溅射1~3min,得到厚度为15~25nm的薄膜;优选地,于100W的功率下溅射2min,得到厚度为20nm的薄膜。
(8)根据上述(1)至(7)之一所述的制备方法,其中,在步骤3中,在非晶稀土氧化物薄膜的上层溅射的金属电极选自金(Au)、银(Ag)和钯(Pd)中的一种或几种,优选为钯(Pd)。
(9)根据上述(1)至(8)之一所述的制备方法,其中,在步骤1之前,对硅片进行清洗。
本发明第二方面提供了一种本发明第一方面所述制备方法得到的MOS结构。
附图说明
图1示出本发明实施例1以及对比例1~4得到的非晶稀土氧化物薄膜的X射线衍射图;
图2示出实施例1以及对比例1~4得到的MOS结构的I-V特性曲线;
图3示出实施例1以及对比例1~4得到的MOS结构的C-V特性曲线;
图4示出实施例1~3以及对比例6~7得到的MOS结构的I-V特性曲线;
图5示出实施例1~3以及对比例7得到的MOS结构的C-V特性曲线。
具体实施方式
下面通过对本发明进行详细说明,本发明的特点和优点将随着这些说明而变得更为清楚、明确。
本发明一方面提供了一种新型MOS结构的制备方法,所述方法包括以下步骤:
步骤1、在氩气和氧气用量比为(32~38):(4~6)的氛围下在硅片上沉积非晶金属氧化物薄膜,得到沉积有非晶稀土氧化物薄膜的硅片;
步骤2、采用掩膜板遮盖步骤1得到的沉积有非晶稀土氧化物薄膜的硅片;
步骤3、在非晶稀土氧化物薄膜的上层和硅片的底层分别溅射金属电极,得到所述MOS结构。
根据本发明一种优选的实施方式,在步骤1之前,对硅片进行清洗。
其中,为了获得优质非晶薄膜,首先要清洗硅片衬底,去除硅片表面天然氧化层,得到清洁、平整的Si表面。
在进一步优选的实施方式中,所述清洗如下进行:
(1)将硅片置于水中进行超声处理5~15min,例如10min;
(2)在浓硫酸和双氧水的混合溶液中(例如H2O2H2SO4:H2O2=2:1)煮沸2~6min;
(3)用水冲洗,然后采用HF溶液(例如浓度为10%的HF溶液)刻蚀10~40s,例如30s;
(4)用水冲洗,并在浓硝酸中煮沸1~5min(例如3min);
(5)用水冲洗,并依次重复步骤(3)、步骤(4)和步骤(3);
(6)用水冲洗,在氨水和双氧水的混合水溶液(例如NH4OH:H2O2:H2O=1:1.5:4)中煮沸2~8min(例如5min);
(7)重复步骤(3),然后水冲洗,再在浓HCl:H2O=3:1混合溶液中煮沸;
(8)向步骤(7)混合溶液中H2O2(优选与步骤(7)中浓HCl等量);
(9)去离子水冲洗,氮气吹干硅片。
根据本发明一种优选的实施方式,步骤1包括以下子步骤:
步骤1-1、对稀土靶材表面进行打磨清洁处理,并安装在磁控溅射镀膜设备腔室的靶位上;
步骤1-2、将硅片衬底置于磁控溅射镀膜设备腔室的基底盘上进行固定;
步骤1-3、抽真空处理,并通入氩气,然后调节射频电源功率,进行预溅射;
这样,可以使靶材表面进一步清洁。
步骤1-4、通入氩气和氧气(氩气和氧气用量比为(32~38):(4~6)),调节射频电源的功率,进行薄膜溅射,得到沉积有非晶稀土氧化物薄膜的硅片。
根据本发明一种优选的实施方式,在步骤1-1中,所述稀土靶材选自金属钆(Gd)、金属钇(Y)、金属镧(La)和金属铈(Ce)中的一种或几种。
在进一步优选的实施方式中,在步骤1-1中,所述稀土靶材为金属钆(Gd)。
根据本发明一种优选的实施方式,在步骤1-3中,抽真空处理至真空度小于9×10- 4Pa。
在进一步优选的实施方式中,在步骤1-3中,抽真空处理至真空度小于7×10-4Pa。
根据本发明一种优选的实施方式,在步骤1-3中,所述预溅射如下进行:于60~120W的溅射功率下溅射10~25min。
在进一步优选的实施方式中,在步骤1-3中,所述预溅射如下进行:于80~100W的溅射功率下溅射15~20min。
根据本发明一种优选的实施方式,在步骤1-4中,氩气和氧气的用量比为(34~36):5。
在进一步优选的实施方式中,在步骤1-4中,氩气和氧气的用量比为35:5。
其中,发明人经过大量实验系统地探索了氧氩流量比对MOS结构物理及电学性能的影响,发现,当氧氩比为35:5时,沉积在硅片上的薄膜为非晶薄膜,且得到的MOS结构具有较小的漏电流以及较大的介电常数。
根据本发明一种优选的实施方式,在步骤1-4中,所述薄膜溅射如下进行:于90~110W的功率下溅射1~3min,得到厚度为15~25nm的薄膜。
在进一步优选的实施方式中,在步骤1-4中,所述薄膜溅射如下进行:于100W的功率下溅射2min,得到厚度为20nm的薄膜。
其中,溅射时间越长,薄膜厚度越大,溅射时间长不仅延长工艺过程,而且,长时间溅射下得到的较厚薄膜不利于器件的小型化。
根据本发明一种优选的实施方式,在步骤3中,在非晶稀土氧化物薄膜的上层溅射的金属电极选自金(Au)、银(Ag)和钯(Pd)中的一种或几种。
在进一步优选的实施方式中,在步骤3中,在非晶稀土氧化物薄膜的上层溅射的金属电极为钯(Pd)。
其中,发明人经过大量实验发现,不同的金属电极对MOS结构的电性能有重要影响,具体地,当选择金(Au)、银(Ag)和/或钯(Pd)为金属电极时,MOS结构的综合电性能优异,具有较大的介电常数以及较小的漏电流。但是,如果选择铂(Pt)为金属电极时,其虽然介电常数不是太小(还是小于Pd),但是漏电流同样较大;同样的,如果选择铝(Al)为金属电极,得到的MOS结构具有较小的漏电流,但是,介电常数也较小,同样不能得到综合电性能良好的MOS结构。
本发明另一方面提供了一种本发明第一方面所述方法制备得到的MOS结构。
本发明所具有的有益效果:
(1)本发明所述方法简单,易于实现,易于扩大生产;
(2)本发明所述方法得到的MOS结构中稀土氧化物薄膜为非晶态;
(3)根据本发明所述方法得到的MOS结构具有优良的综合电性能,即具有较小的漏电流和较大的介电常数。
实施例
以下通过具体实例进一步描述本发明。不过这些实例仅仅是范例性的,并不对本发明的保护范围构成任何限制。
在实施例以及对比例中,硅片的清洗如下进行:1)将切好的8mm*8mm正方形硅片放在去离子水中用超声清洗机超声10min;2)在H2SO4:H2O2=2:1的混合溶液中煮沸4min;3)去离子水冲洗;4)10%的HF溶液中刻蚀30s;5)去离子水冲洗;6)在HNO3中煮沸3min;7)去离子水冲洗;8)重复一次步骤4)至7);9)10%的HF溶液中刻蚀30s;11)去离子水冲洗;12)在NH4OH:H2O2:H2O=1:1.5:4混合溶液中煮沸5min;12)重复步骤3)至5);13)在浓HCl:H2O=3:1混合溶液中煮沸;14)加入与浓HCl等量的H2O2,直到混合溶液反应完毕;15)去离子水冲洗,氮气吹干硅片。
实施例1
(1)切取硅片进行清洁处理,吹干后迅速放进溅射设备真空腔内,取纯钆靶材打磨表面后安装在靶位上,抽腔室真空至7×10-4Pa以下。
(2)在关闭靶材挡板的情况下,通入氩气40sccm,调节射频电源功率80W,进行预溅射,使靶材表面进一步清洁,20min后关闭射频电源。
(3)通入氩气和氧气的比例为35:5,设置射频电源的功率100W,打开靶材挡板,正式进行薄膜溅射,经过2min溅射,沉积得到厚度为20nm的非晶稀土氧化物薄膜。
(4)用掩膜板遮盖上述得到的溅有氧化钆薄膜的硅片,采用直流脉冲电源对薄膜上层和硅片底层溅射金属Pd电极,做成MOS结构。
实施例2
重复实施例1的过程,区别在于:采用直流脉冲电源对薄膜上层和硅片底层溅射金属Au电极,做成MOS结构。
实施例3
重复实施例1的过程,区别在于:采用直流脉冲电源对薄膜上层和硅片底层溅射金属Ag电极,做成MOS结构。
实施例4
重复实施例1的过程,区别在于:采用纯钇靶材替换纯钆靶材。
实施例5
重复实施例1的过程,区别在于:采用纯镧靶材替换纯钆靶材。
实施例6
重复实施例1的过程,区别在于:采用纯铈靶材替换纯钆靶材。
对比例
对比例1
重复实施例1的过程,区别在于:通入氩气和氧气的比例为39:1。
对比例2
重复实施例1的过程,区别在于:通入氩气和氧气的比例为30:10。
对比例3
重复实施例1的过程,区别在于:通入氩气和氧气的比例为25:15。
对比例4
重复实施例3的过程,区别在于:通入氩气和氧气的比例为20:20。
对比例5
重复实施例3的过程,区别在于:溅射时采用纯氩气氛围替换35:5的氩氧混合氛围。
对比例6
重复对比例1的过程,区别在于:采用直流脉冲电源对薄膜上层和硅片底层溅射金属Pt电极,做成MOS结构。
对比例7
重复对比例1的过程,区别在于:采用直流脉冲电源对薄膜上层和硅片底层溅射金属Al电极,做成MOS结构。
实验例
实验例1X射线衍射
对实施例1以及对比例1~4得到的非晶稀土氧化物薄膜分别进行X射线衍射,结果如图1所示。
从图1中可以看出,随着氧气占比增大,衍射峰逐渐变小,当Ar/O2比达到35:5时,无任何衍射峰,接近基底的状态,说明此时溅射的薄膜基本上为非晶氧化钆。
实验例2
对实施例1以及对比例1~4得到的MOS结构进行电性能测试,其中,实施例1以及对比例1~4的I-V特性曲线如图2所示,实施例1的C-V特性曲线如图3所示。
在图2中,实施例1(氩氧比为35:5)得到的MOS结构的漏电流最小,在-1V电压其漏电流仅为1×10-3A/cm3,远小于CMOS允许的最大漏电流1.5×10-2A/cm3
在图3中,可以看出,相较于其它氩氧比气氛,实施例1(氩氧比为35:5)得到的MOS结构的介电常数最大。
实验例3
对实施例1~3以及对比例6~7得到的MOS结构进行电性能测试,其中,I-V特性曲线如图4所示,C-V特性曲线如图5所示。
结合图4和图5可知:
(1)对比例6(Pt电极)的MOS结构的漏电流最大,介电常数一般,因此,导致综合电性能不佳。
(2)对比例7的MOS结构的漏电流最小,但是其介电常数也最小,同样,导致综合电性能不佳。
(3)而实施例1~3的MOS结构相对对比例6~7而言具有较大的介电常数和较小的漏电流,综合电性能稳定,尤其是实施例1的MOS结构,其-1V电压其漏电流仅为1×10-3A/cm3,远小于CMOS允许的最大漏电流1.5×10-2A/cm3,而其介电常数也是最大,达到6。
(4)并且,在图4中,随着对比例6(Pt电极)、实施例2(Au电极)、实施例1(Pd电极)、实施例3(Ag电极)和对比例7(Al电极),MOS结构的漏电流逐渐减小;
而发明人发现,随着Pt电极、Au电极、Pd电极、Ag电极和Al电极,电极功函数逐渐减小,因此,猜测MOS结构的漏电流逐渐减小的原因与欧姆接触表面形成的反阻挡层有关。
(5)同时,在图5中,随着对比例7(Al电极)、实施例3(Ag电极)、实施例1(Pd电极)和实施例2(Au电极),介电常数逐渐增大;
其中,MOS结构的电容随着电极功函数的增加呈增加的趋势,这是由于当金属与半导体接触时,会在边界处形成肖特基势垒,这样就会建立起来一定宽度的空间电荷区,形成较大的表观介电常数,另外,肖特基势垒的强弱决定于金属功函数以及半导体的载流子浓度。
以上结合具体实施方式和范例性实例对本发明进行了详细说明,不过这些说明并不能理解为对本发明的限制。本领域技术人员理解,在不偏离本发明精神和范围的情况下,可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本发明的范围内。本发明的保护范围以所附权利要求为准。

Claims (10)

1.一种新型MOS结构的制备方法,其特征在于,所述方法包括以下步骤:
步骤1、在氩气和氧气用量比为(32~38):(4~6)的气氛下在硅片上沉积非晶金属氧化物薄膜,得到沉积有非晶稀土氧化物薄膜的硅片;
步骤1包括以下子步骤:
步骤1-1、对稀土靶材表面进行打磨清洁处理,并安装在磁控溅射镀膜设备腔室的靶位上;所述稀土靶材选自金属钆、金属钇、金属镧和金属铈中的一种或几种,
步骤1-2、将硅片衬底置于磁控溅射镀膜设备腔室的基底盘上进行固定;
步骤1-3、抽真空处理,并通入氩气,然后调节射频电源功率,进行预溅射;
步骤1-4、通入氩气和氧气,调节射频电源的功率,进行薄膜溅射,于90~110W的功率下溅射1~3min,得到厚度为15~25nm的薄膜,得到沉积有非晶稀土氧化物薄膜的硅片;
步骤2、采用掩膜板遮盖步骤1得到的沉积有非晶稀土氧化物薄膜的硅片;
步骤3、在非晶稀土氧化物薄膜的上层和硅片的底层分别溅射金属电极,得到所述MOS结构;金属电极选自金、银和钯中的一种或几种。
2.根据权利要求1所述的制备方法,其特征在于,在步骤1-1中,所述稀土靶材为金属钆。
3.根据权利要求1所述的制备方法,其特征在于,在步骤1-3中,抽真空处理至真空度小于9×10-4Pa。
4.根据权利要求3所述的制备方法,其特征在于,在步骤1-3中,抽真空处理至真空度小于7×10-4Pa。
5.根据权利要求1所述的制备方法,其特征在于,在步骤1-3中,所述预溅射如下进行:于60~120W的溅射功率下溅射10~25min。
6.根据权利要求1所述的制备方法,其特征在于,在步骤1-3中,所述预溅射如下进行:于80~100W的溅射功率下溅射15~20min。
7.根据权利要求1至6之一所述的制备方法,其特征在于,在步骤1-4中,氩气和氧气的用量比为(34~36):5。
8.根据权利要求1至6之一所述的制备方法,其特征在于,在步骤1-4中,所述薄膜溅射如下进行:于100W的功率下溅射2min,得到厚度为20nm的薄膜。
9.根据权利要求1至6之一所述的制备方法,其特征在于,在步骤3中,在非晶稀土氧化物薄膜的上层溅射的金属电极为钯。
10.根据权利要求1至6之一所述的制备方法,其特征在于,在步骤1之前,对硅片进行清洗。
CN201810463349.7A 2018-05-15 2018-05-15 一种新型mos结构的制备方法及得到的mos结构 Expired - Fee Related CN108598169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810463349.7A CN108598169B (zh) 2018-05-15 2018-05-15 一种新型mos结构的制备方法及得到的mos结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810463349.7A CN108598169B (zh) 2018-05-15 2018-05-15 一种新型mos结构的制备方法及得到的mos结构

Publications (2)

Publication Number Publication Date
CN108598169A CN108598169A (zh) 2018-09-28
CN108598169B true CN108598169B (zh) 2020-10-09

Family

ID=63631084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810463349.7A Expired - Fee Related CN108598169B (zh) 2018-05-15 2018-05-15 一种新型mos结构的制备方法及得到的mos结构

Country Status (1)

Country Link
CN (1) CN108598169B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115261813A (zh) * 2022-08-05 2022-11-01 中国科学院光电技术研究所 一种介电常数可调控的多晶银薄膜及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
CN1312738C (zh) * 2004-02-16 2007-04-25 南京大学 制备稳定的稀土氧化物栅介电薄膜的方法
CN103451612A (zh) * 2013-08-29 2013-12-18 电子科技大学 高k二氧化铪非晶薄膜的制备方法
CN105970171B (zh) * 2016-06-08 2019-07-26 扬州君禾薄膜科技有限公司 一种采用磁控溅射制备柔性稀土氧化物薄膜的方法

Also Published As

Publication number Publication date
CN108598169A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CA1061915A (en) Method of fabricating metal-semiconductor interfaces
US9799523B2 (en) Methods of forming a semiconductor device by thermally treating a cleaned surface of a semiconductor substrate in a non-oxidizing ambient
CN101447420A (zh) 一种制备高介电常数栅介质薄膜铪硅氧氮的方法
WO2013097472A1 (zh) 金属氧化物表面处理方法和薄膜晶体管的制备方法
CN103367408A (zh) 基于硅衬底高介电常数的栅介质材料及其制备方法
KR20070026128A (ko) 반도체 장치의 제조 방법
CN108598169B (zh) 一种新型mos结构的制备方法及得到的mos结构
JPH09246221A (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
CN111430228B (zh) 一种超高介电常数介质薄膜的制备方法
CN103367409B (zh) 基于锗衬底的La基高介电常数栅介质材料的制备方法
CN101800167A (zh) 一种在锗衬底上制备金属-氧化物-半导体电容的方法
TW583747B (en) High density trench power MOSFET structure and method thereof
US7465627B2 (en) Methods of forming capacitors
CN106531785A (zh) 基于Ge衬底的La基介质材料高K金属栅结构及制备方法
CN1296971C (zh) 一种适用于纳米器件制造的硅化物工艺
CN205177850U (zh) 一种锗基mos器件
CN102737999B (zh) 锗衬底上制备金属-氧化物-半导体场效应晶体管方法
Hao et al. Surface cleaning effect on dielectric integrity for ultrathin oxynitrides grown in N2O
JP3748218B2 (ja) Mis型半導体装置の製造方法
CN109148571B (zh) 一种新型高k栅介质复合薄膜及其制备方法
CN102103983B (zh) 一种在锗衬底上制备金属-氧化物-半导体电容的方法
CN109243994B (zh) 一种高k薄膜MOS结构及其制备和检测方法
CN105374689A (zh) 一种锗基mos器件衬底的表面钝化方法及得到的锗基mos器件
CN101930915B (zh) 一种钼铝氮金属栅的制备方法
CN110129056B (zh) 用于集成电路的蚀刻剂组合物

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201009

Termination date: 20210515