KR20070026128A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20070026128A KR20070026128A KR1020060082726A KR20060082726A KR20070026128A KR 20070026128 A KR20070026128 A KR 20070026128A KR 1020060082726 A KR1020060082726 A KR 1020060082726A KR 20060082726 A KR20060082726 A KR 20060082726A KR 20070026128 A KR20070026128 A KR 20070026128A
- Authority
- KR
- South Korea
- Prior art keywords
- reducing gas
- conductive layer
- hydrogen
- plasma treatment
- heat treatment
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 55
- 238000009832 plasma treatment Methods 0.000 claims abstract description 53
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims abstract description 44
- 238000010438 heat treatment Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052802 copper Inorganic materials 0.000 claims abstract description 11
- 239000010949 copper Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000001257 hydrogen Substances 0.000 claims description 48
- 229910052739 hydrogen Inorganic materials 0.000 claims description 48
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 21
- 229910021529 ammonia Inorganic materials 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000003064 anti-oxidating effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 11
- 230000006378 damage Effects 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000009467 reduction Effects 0.000 description 15
- 238000011282 treatment Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
반도체 장치의 제조 방법으로서, 기판 상에 형성된 층 간 절연막 상에, 구리를 포함하는 도전층을 그것의 표면이 노출되는 방식으로 형성하는 단계, 상기 도전층의 표면 상에 주로 수소로 구성된 환원성 가스의 열 처리를 수행하는 단계, 상기 도전층의 표면 상에 환원성 가스의 플라즈마 처리를 수행하여, 상기 도전층의 표면이 환원되어 상기 열 처리에 의해 흡수된 상기 수소가 방출되도록 하는 단계, 및 상기 도전층의 표면이 상기 플라즈마 처리 후에 산소를 포함하는 대기 가스에 노출되지 않도록 상기 도전층의 표면을 피복하는 산화 방지막을 형성하는 단계를 포함하는 방법.
반도체 장치, 열 처리, 플라즈마 처리, 산화 방지막, 수소 어닐링 처리, 굴절율 변화량, 유전율
Description
도 1a 내지 도 1e는 본 발명의 일 실시예에 따르는 반도체 장치의 제조 방법의 일례를 도시하는 단면도들이다.
도 2는 세로축에 나타낸 층 간 절연막의 굴절율 변화량과 가로축에 나타낸 처리 방법의 관계를 도시하는 다이어그램이다. 이 데이터는 자외선 광으로 막의 두께를 측정한 것에 기초한다.
도 3은 수소 어닐링 처리 경우의 누전 전류와 인가 전압과의 관계를 도시하는 다이어그램이다.
도 4는 수소 어닐링 처리와 암모니아 플라즈마 처리를 병용하는 프로세스인 경우의 누전 전류와 인가 전압 간의 관계를 도시하는 다이어그램이다.
도 5는 유전율에 따르는 층간 절연막의 굴절율 변화량과 플라즈마 조사 시간의 관계를 도시하는 다이어그램이다.
<주요도면부호설명>
10: 기판
11: 층 간 절연막
15: 도전층
17: 산화 방지막
(특허문헌1) 일본특허공개번호 제2003-188254호 공보
본 발명은 기판에 최소 피해로 자연 산화막의 제거를 용이하게 하는 반도체 장치의 제조 방법에 관한 것이다.
플라즈마 처리는 종래 기술에서 일반적으로 실시되었다. 그것이 넓은 영역의 배선부에서 수행되는 한, 그것은 신뢰성과 작동 속도에 거의 부정적인 영향을 주지 않으면서 처리층에 단지 소량의 변경만을 가한다. 그러나, 이것은, 특히 배선에서의, 반도체 장치의 최근 소형화의 결과로서 더 이상 사실이 아니다. 감소된 배선 너비, 증가된 전류 밀도, 및 복수층 구조는 더 나은 신뢰성을 요구한다. 전류 밀도의 증가는 저 저항을 갖는 주로 납으로 구성된 도전막과 저 유전율을 갖는 층 간 절연막을 채택하여 이루어진다. 주로 납으로 구성된 도전막 상의 층 간 절연막을 형성하는 프로세스는 도전막으로부터 자연 산화막을 제거하는 단계와 관련된다. 이 단계는 수소와 암모니아로 대표되는 환원성 가스의 플라즈마 처리를 하여 이루어진다. 이 기술은 특허문헌1에 개시되었다.
불행히도, 저 유전율을 갖는 임의의 층 간 절연막은 보통 저 밀도와 낮은 기계 강도를 갖는다. 결과적으로, 환원성 가스의 플라즈마 처리는 층 간 절연막이 유전율을 증가시키거나 또는 감소시키도록 한다. 한편, 플라즈마가 없는 화학 처 리는 화학 용액이 절연막 상에 남아 있거나 또는 침투하는 문제를 일으킨다. 이들 문제들을 해결하기 위해, 최근에 환원성 가스로 어닐링하는 프로세스가 제안되었다. 그러나, 이 프로세스는 여전히, 실제 사용되기 전에 극복되어야 하는 열량의 증가와 같은 다수의 어려운 문제점들을 갖는다.
본 발명에 의해 해결되는 문제들은 다음과 같다: 저 유전율을 가지므로 저 밀도와 조악한 기계 특성을 갖는 층 간 절연막 상에 형성되는 주로 구리로 구성된 금속 배선으로부터 자연 산화막을 제거하기 위해 수행되는 환원성 가스의 플라즈마 처리는 층 간 절연막이 유전율을 증가시키거나 또는 감소시키도록 한다. 자연 산화막을 제거하기 위해 수행되는 플라즈마가 없는 화학 처리는 화학 용액이 층 간 절연막 상에 남아 있거나 침투하도록 한다. 자연 산화막을 제거하기 위해 수행되는 환원성 가스의 어닐링은 환원성 가스의 흡수를 방지하는 수단 및 많은 열이 필요하다.
주로 수소로 구성되는 환원성 가스의 열 처리와 환원성 가스의 플라즈마 처리를 조합하여 사용하여, 층 간 절연막에 최소 피해를 주고, 배선을 산화로부터 보호하면서, 자연 산화막을 제거하는 방법을 제공하는 것이 바람직하다.
본 발명은, 기판 상에 형성된 층간 절연막 상에, 그 표면이 노출되는 방식으로 구리를 포함하는 도전층을 형성하는 단계, 그리고 도전층의 표면 상에 주로 수소로 구성되는 환원성 가스의 열 처리를 수행하는 단계를 포함하는 반도체 장치의 제조 방법에 관한 것이다. 반도체 장치의 제조 방법은 또한, 도전층의 표면 상에 환원성 가스의 플라즈마 처리를 수행하여, 도전층의 표면이 환원되어 열 처리에 의해 흡수된 수소가 방출되도록 하는 단계, 그리고 도전층의 표면이 플라즈마 처리 후에 산소를 포함하는 대기 가스에 노출되지 않도록 도전층의 표면을 피복하는 산화 방지막을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따르면 반도체 장치의 제조 방법은 도전층의 표면 상에 형성되는 자연 산화막을 제거하려고 의도된다. 도전층의 표면 상에 주로 수소로 구성된 환원성 가스의 열 처리를 수행하고 후속적으로 환원성 가스의 플라즈마 처리를 수행하여 자연 산화막이 제거된다. 상기 2 단계 방법의 이점은, 환원을 위한 열 처리가 층 간 절연막과 도전층에 피해를 주는 많은 열이 필요치 않다는 것이다. 환언하면, 잔여 자연 산화막(만약 존재한다면)이 환원을 위한 후속의 플라즈마 처리에 의해 제거되므로, 주로 수소로 구성되는 환원성 가스의 열 처리에 의해 산화막을 완전히 제거할 필요가 없다. 제2 단계에서, 환원을 위한 열 처리에 의해 흡수된 수소가 방출된다. 환원을 위한 열 처리 후에 남는 자연 산화막은 매우 얇다. 결과적으로, 잔여 산화막을 완전히 제거하기 위한 환원성 가스의 플라즈마 처리는 매우 단시간에 달성될 수 있다. 이 방식으로의 플라즈마 처리는 저 유전율 절연막의 유전율을 증가시키거나 감소시키도록 하지 않는다. 그러므로, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 주로 수소로 구성된 환원성 가스의 열 처리 그리고 환원성 가스의 플라즈마 처리의 조합으로 그것의 효과를 나타낸다. 2 개 단계들의 조합은, 그들의 단점들을 최소화하면서, 각각의 단계의 이점들을 가 장 잘 이용한다.
본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은, 주로 수소로 구성된 환원성 가스의 열 처리, 그리고 환원성 가스의 플라즈마 처리와 관련된다. 조합된 2 단계는, 개별 단계가 어렵게 작용됨이 없이, 자연 산화막을 완전히 제거한다. 이 방식으로 자연 산화막의 제거는 층 간 절연막의 유전율을 증가시키거나 감소시키는 것을 방지한다. 또한, 환원성 가스의 플라즈마 처리는, 수소-기반 환원성 가스의 열 처리 동안 배선 또는 층 간 절연막에 들어가는 수소를 방출한다. 이것은 배선 간의 누전 전류의 감소를 가져온다. 본 발명의 이 방법은 반도체 장치에 일정한 전기 특성과 고 신뢰성을 제공한다.
본 발명의 방법은, 연속하여 수행되는, 수소 기반 환원성 가스의 열 처리 그리고 환원성 가스의 플라즈마 처리로서 저 유전율 절연층 상에 형성되는 도전층의 표면으로부터 자연 산화막을 제거하기 위해 디자인된다. 이 2 단계의 조합은, 플라즈마 처리만을 수행했을 때 발생할 것인, 절연막의 유전율이 증가하고 감소하는 것을(일정한 전기 특성과 신뢰성에 유해함) 방지한다.
<실시예>
스케일링하기 위해 도시되지 않은 개략도인, 도 1에에 도시된 제1 실시예를 참조하여, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법이 기재될 것이다.
도 1a에서, 후속 도면들에서 생략된 기판(10)이 도시된다. 먼저, 기판(10) 상의 층 간 절연막(11)에 배선을 위한 홈(12)이 형성된다. 층 간 절연막(11)은 3.0 이하의 저 유전율을 가질 것이다. 그 다음, 홈(12)의 내부에 배리어(barrier) 금속층(13)이 형성되고, 그들 사이에 접착층(도시 생략)이 놓여진다. 이 단계에서, 접착층과 배리어 금속층(13)은 또한 층 간 절연막(11)을 덮을 것이다. 접착층은 약 5 ~ 10 nm의 두께를 갖는 탄탈(Ta)막이나 티탄(Ti)막일 것이다. 배리어 금속층(13)은 두께가 약 30 ~ 50 nm인 질화 탄탈(TaN)막 또는 질화 티탄(TiN)막일 것이다. 그 다음, 홈(12)을 매립하도록 도전 재료(14)가 퇴적된다. 도전 재료(14)는, 구리와 같은, 주로 구리로 구성된다. 이 퇴적법은 도금법으로 달성된다. 또한, 구리 도금 전에, 스퍼터링(sputtering) 등으로 홈(12)의 내부에 구리 시드층(copper seed layer;도시 생략)을 형성하는 단계가 선행한다.
도 1b에 도시된 바와 같이, 층 간 절연막(11)으로부터 도전 재료(14), 배리어 금속층(13), 및 접착층(도시 생략)의 잉여부분이 제거된다. 이 단계는 홈(12) 내부에 도전 재료(14)의 도전층(15; 배선)을 형성하고, 그들 사이에 접착층과 배리어 금속층(13)이 놓여진다. 화학적 기계 연마(chemical mechanical polishing;CMP)에 의해 상기 제거 단계가 달성될 수 있다. CMP 다음에, 표면으로부터 슬러리(slurry)를 제거하기 위한 세정 공정이 따른다. 이 세정 단계는 도전층(15)의 노출 표면 상에 자연 산화막이 형성되도록 한다.
도 1c에 도시된 다음 단계에서, 도전층(15)의 표면 상에 형성된 자연 산화막(16)(도 1b에 도시됨)을 제거하기 위해 수소 기반 환원성 가스의 열 처리가 수행된다. 이 환원을 위한 열 처리는 아래 조건 하에 수행되는 수소 어닐링이다.
환원성 가스: 주로 수소로 구성됨
수소의 흐름 비율: 200 ~ 1000 cm3/min
챔버(chamber)의 압력: 0.93 kPa
기판 온도: 300 ~ 400 ℃
열처리의 지속시간: 20 ~ 60 초
전술한 환원을 위한 열 처리 다음에, 도 1d에 도시된 바와 같이, 적어도 배선(15)의 노출 표면 상에 수행되는 환원성 가스의 플라즈마 처리가 뒤따른다. 이 플라즈마 처리는 공기 또는 임의의 다른 산소를 포함하는 대기와 접촉함이 없이 수행되어야 한다. 이 플라즈마 처리를 위한 환원성 가스는 암모니아(NH3)와 질소(N2)의 혼합일 수 있다. 플라즈마 처리는 아래 조건 하에 수행될 수 있다.
암모니아 흐름 비율 대 질소 흐름 비율의 비: 1:4
암모니아와 수소의 총 흐름 비율: 2600 cm3/min
플라즈마 처리의 지속시간: 5 ~ 15 초
결합 유전형 플라즈마: 고주파(13.56 MHz) 출력(150 ~ 300 W)의 인가로 발생됨
도 1e에 도시된 바와 같이, 층 간 절연막(11) 상에 도전층(15)을 덮는 산화 방지막(17)이 형성된다. 이 단계는, 도전층(15)의 표면이 임의의 산소를 포함하는 대기에 노출됨이 없이, 이전 플라즈마 처리로부터 플라즈마 CVD 프로세스까지 진공을 유지하는, 복수-챔버 유형의 플라즈마 유닛에 플라즈마 CVD 프로세스로 달성된다. 산화 방지막(17)은 질화 실리콘막일 수 있다.
위에 언급된 반도체 장치의 제조 방법은, 도전층(15)의 표면 상에 수행되는, 수소-기반 환원성 가스의 열 처리, 그리고 환원성 가스의 후속적 플라즈마 처리를 포함한다. 열처리는 도전층(15)의 표면 상에 형성된 자연 산화막(16)을 제거한다. 플라즈마 처리는 이전 열 처리 후에 남아 있는 잔여 자연 산화막을 제거한다. 플라즈마 처리가 뒤에 오는 열 처리는 층 간 절연막(11)과 도전층(15)에 피해가 되는 많은 열을 필요로 하지 않는다. 환언하면, 수소-기반 환원성 가스의 열 처리가 자연 산화막(16)을 완전히 제거할 필요가 없다. 도전층(15)의 표면 상에 남아 있는 잔여 자연 산화막(16)은 환원성 가스의 플라즈마 처리에 의해 제거된다. 또한, 이 플라즈마 처리는 이전 환원을 위한 열 처리에서 흡수된 수소를 방출한다. 환원을 위한 열 처리 후에 남아 있는 잔여 자연 산화막(16)이 매우 얇으므로, 환원성 가스의 플라즈마 처리는 단지 매우 짧은 시간이 소요된다. 그러므로, 그것은 저 유전율을 갖는 층 간 절연막(11)의 유전율을 증가시키거나 감소시키도록 하지 않는다. 2 개의 단계들의 조합은, 그들의 단점을 최소화시키면서, 각각의 단계의 이점들을 최대로 사용한다.
플라즈마를 사용하지 않는 환원성 가스의 열 처리는 저 유전율을 갖는 층 간 절연막의 유전율을 증가시키거나 감소시키지 않고 달성될 수 있다. 환원성 가스의 플라즈마 처리는 어닐링 처리보다 더 낮은 온도에 단시간에 자연 산화막을 제거할 수 있다. 이것은 배선으로부터 자연 산화막의 제거를 위해 긴 시간과 고온이 요구되는 환원성 가스의 열 처리의 단점을 보완한다. 또한, 단시간에 소량의 에너지로 달성될 수 있는 환원을 위한 열 처리는 층 간 절연막의 유전율을 증가시키거나 감 소시키도록 하는 플라즈마 처리의 단점을 보완한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 주로 수소로 구성된 환원 가스의 열 처리 그리고 환원 가스의 플라즈마 처리와 관련된다. 조합된 2 개의 단계들은, 각 단계를 어렵게 작업함이 없이, 자연 산화막을 완전히 제거한다. 이 방식으로 자연 산화막의 제거는 층 간 절연막(11)의 유전율을 증가시키거나 감소시키는 것을 방지한다. 또한, 환원성 가스의 플라즈마 처리는, 수소-기반 환원성 가스의 열 처리 동안에 도전층(배선)(15) 또는 층 간 절연막(11)에 들어간 수소를 방출시킨다. 이것은 배선 간의 누전 전류를 감소시킨다. 본 발명의 방법은 반도체 장치에 일정한 전기 특성과 높은 신뢰성을 부여한다.
상술된 열 처리와 플라즈마 처리의 효과는 층 간 절연막의 굴절율의 변화를 측정하여 조사된다. 도 2에서, 그 결과는 세로축이 굴절율의 변화를 나타내고, 가로축이 처리 모드를 나타낸다.
도 2에서, 암모니아로 플라즈마 처리를 행하는 절연막의 굴절율이 변함을 주목한다. 환언하면, 배선 후에 자연 산화막을 제거하는 플라즈마 처리가 층간 절연막의 질을 변화시켰슴을 주목한다. 한편, 수소 어닐링 처리는 층 간 절연막의 굴절율을 전혀 변화시키지 않는다. 또한, 수소 어닐링 처리와 암모니아 플라즈마 처리의 조합이 층 간 절연막의 질을 단지 조금만 변화시킨다는 것을 주목한다.
상술된 바와 같이, 수소 어닐링 처리는 층 간 절연막의 질을 변화시키지 않는다. 그러나, 그것이 종래의 플라즈마 처리보다 자연 산화막을 환원시키는 데에 더 약하므로, 높은 기판 온도(예를 들어, 300 ~ 500 ℃)와 긴 시간(예를 들어, 2 ~ 200 분)이 필요하다. 그런 고온에서 긴 시간 동안의 어닐링은, CMP 후에 노출되는 구리-기반 배선 상에 수행될 때 배선 신뢰성에 안 좋은 영향을 미치는 경향이 있다. 수소 어닐링이 배선 신뢰성에의 안 좋은 영향을 제거하기 위해 20 ~ 60 초의 감소된 지속시간 동안 400 ℃의 감소된 기판 온도에 수행되면, 결과적 장치는 배선과 층 간 절연막으로 방산되는 수소에 대해 배선 간에 높은 누전 전류를 갖는다. 이것은, 누전 전류(세로축)가 인가 전압(가로축)에 대해 나타내진 도 3에 도시된다. 도 3에서, 배선과 층간 절연막으로 방산되는 수소가 배선 사이에서 50 V의 인가 전압에 약 1 x 10-8A = 10 nA의 누전 전류를 증가시킨다. 이것은 수소 어닐링 단독에 의한 환원이 배선 간의 누전 전류를 증가시키는 결과를 가져옴을 나타낸다. 또한, 배선 간의 누전 전류는 도면에 도시된 빗형 테스트 패턴을 사용하여 측정되었다.
상술된 동일 테스트가 수소 어닐링과 암모니아 플라즈마 처리를 행한 샘플 상에 수행되었다. 도 4에, 누전 전류와 인가 전압 간의 관계에 대해 그 결과가 도시된다.
도 4에서, 수소 어닐링과 암모니아 플라즈마 처리의 조합이, 배선 간의 누전 전류가, 단지 수소 어닐링만으로의 이전 실험보다 2 등급 세기가 더 낮은, 50 V의 인가 전압에 약 1 x 10-10 A(= 0.1 nA)로 감소되는 결과를 가져옴을 주목한다. 또한, 배선 간의 누전 전류는 도면에 도시된 빗형 테스트 패턴을 사용하여 측정되었다.
도 3과 도 4를 참조하여 상술된 바와 같이, 본 발명의 방법은, 수소 어닐링과 암모니아 플라즈마 처리를 조합 사용하므로, 크게 감소된 누전 전류를 갖는 반도체 장치들을 생성한다. 이것은, 암모니아 플라즈마 처리가 배선과 층 간 절연막으로 방산된 수소를 방출하기 때문이다. 또한, 암모니아 플라즈마 처리는 자연 산화막을 완전히 제거하기에 그 환원 작용이 불충분한 단시간의 수소 어닐링을 보완한다. 수소 어닐링 뒤에 오는 암모니아 플라즈마 처리는 상술된 이유들로 가능한 한 지속시간과 전력에서 제한되어야 한다.
유전율이 다른 층 간 절연막(11)의 몇 개의 샘플들은 상술된 환원을 위한 플라즈마 처리에 기인한 피해에 대해 조사되었다. 층 간 절연막(11)은 낮은 유전율을 갖는 탄화산화실리콘(SiOC)막이다. 플라즈마는 암모니아와 질소의 혼합 가스로 생성된다. 도 5에, 그 결과가 도시되어, 세로축은 굴절율의 변화를 나타내고, 가로축은 플라즈마 조사의 지속시간을 나타낸다.
도 5에서, 약 3.0 ~ 2.7의 낮은 유전율을 갖는 SiOC막의 굴절율이 매우 조금 변하여, 약 30 초 동안의 플라즈마 처리 후에 극소량의 피해를 입는다는 것을 주목한다. 이에 비해, 또한 도 5에서, 약 2.4의 낮은 유전율을 갖는 SiOC막의 굴절율이 크게 변하여 플라즈마 처리의 지속시간에 비례하여 심각한 피해를 입는다는 것을 주목한다. 이들 결과는, 환원성 가스의 플라즈마 처리가 층 간 절연막(11)의 종류, 플라즈마의 종류, 및 플라즈마의 강도에 따라 달라지지만, 그 처리 시간이 가능한 짧은 것이 바람직하다는 것을 나타낸다.
또한, 상술된 수소 어닐링은, 도전층(또는 구리층)(15)을 형성하기 위해, 층 간 절연막(11)에 형성된 홈(12)에 매립되는, 구리를 재결정화하지 않는다. 재결정화를 위한 어닐링은 다른 조건 하에 별도로 수행된다.
당업자라면, 다양한 수정, 조합, 하부조합, 및 변경이 첨부된 청구항들 또는 그것들의 동격들의 범위 내에 있는 한, 디자인 요구사항과 다른 요인들에 따라 발생할 수 있슴을 이해할 것이다.
본 발명의 반도체 장치의 제조 방법은, 수소를 주성분으로 한 환원성 가스를 이용한 열 처리와 환원성 가스를 이용한 플라즈마 처리를 병용함으로써, 최소한의 피해로서, 자연 산화막을 충분히 제거할 수가 있어，층 간 절연막에 발생하는 유전율 증가 또는 감소를 방지할 수 있는 이점이 있다. 또한，환원성 가스를 이용한 플라즈마 처리에 의해, 수소를 주성분으로 한 환원성 가스를 이용한 열 환원 처리에 의해 배선 혹은 층 간 절연막 중에 도입된 수소를 방출할 수 있어서, 배선 간에 발생하는 누전 전류를 저감할 수 있는 이점이 있다. 이것에 의해, 전기 특성의 불균일성의 확대, 신뢰성의 저하와 같은 문제점을 발생시키지 않는 반도체 장치의 제조 방법을 제공할 수 있다．
Claims (5)
- 반도체 장치의 제조 방법으로서,기판 상에 형성된 층 간 절연막 상에, 구리를 포함하는 도전층을 그것의 표면이 노출되는 방식으로 형성하는 단계;상기 도전층의 표면 상에 주로 수소로 구성된 환원성 가스의 열 처리를 수행하는 단계;상기 도전층의 표면 상에 환원성 가스의 플라즈마 처리를 수행하는 단계로서, 상기 도전층의 표면이 환원되어 상기 열 처리에 의해 흡수된 상기 수소가 방출되도록 하는 단계; 및상기 도전층의 표면이 상기 플라즈마 처리 후에 산소를 포함하는 대기 가스에 노출되지 않도록 상기 도전층의 표면을 피복하는 산화 방지막을 형성하는 단계를 포함하는 방법.
- 제1항에 있어서, 상기 층 간 절연막은 저 유전율을 갖는 방법.
- 제1항에 있어서, 주로 수소로 구성되는 환원성 가스의 상기 열 처리 그리고 환원성 가스의 플라즈마 처리는 상기 기판이 산소를 포함하는 대기에 노출되지 않고 연속으로 수행되는 방법.
- 제1항에 있어서, 주로 수소로 구성된 상기 환원성 가스의 열 처리는 수소 어닐링인 방법.
- 제1항에 있어서, 상기 환원성 가스의 플라즈마 처리는 암모니아와 질소의 혼합 가스를 채택하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005250614A JP4548280B2 (ja) | 2005-08-31 | 2005-08-31 | 半導体装置の製造方法 |
| JPJP-P-2005-00250614 | 2005-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070026128A true KR20070026128A (ko) | 2007-03-08 |
Family
ID=37804817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060082726A KR20070026128A (ko) | 2005-08-31 | 2006-08-30 | 반도체 장치의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7670941B2 (ko) |
| JP (1) | JP4548280B2 (ko) |
| KR (1) | KR20070026128A (ko) |
| CN (1) | CN100490118C (ko) |
| TW (1) | TW200746287A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101152203B1 (ko) * | 2008-07-24 | 2012-06-15 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치 및 그의 제조 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790540B2 (en) * | 2006-08-25 | 2010-09-07 | International Business Machines Corporation | Structure and method to use low k stress liner to reduce parasitic capacitance |
| US9058988B2 (en) * | 2009-03-05 | 2015-06-16 | Applied Materials, Inc. | Methods for depositing layers having reduced interfacial contamination |
| JP5238615B2 (ja) * | 2009-06-04 | 2013-07-17 | 株式会社東芝 | 半導体装置の製造方法 |
| US8758638B2 (en) * | 2011-05-10 | 2014-06-24 | Applied Materials, Inc. | Copper oxide removal techniques |
| KR20150129828A (ko) * | 2013-03-14 | 2015-11-20 | 어플라이드 머티어리얼스, 인코포레이티드 | 암모니아 함유 대기에서의 금속 옥사이드들의 uv를 이용한 제거 |
| JP6405196B2 (ja) | 2013-12-18 | 2018-10-17 | キヤノン株式会社 | 半導体装置の製造方法 |
| KR102146705B1 (ko) * | 2013-12-23 | 2020-08-21 | 삼성전자주식회사 | 반도체 소자의 배선 구조물 및 그 형성 방법 |
| KR102059324B1 (ko) * | 2016-05-16 | 2019-12-26 | 가부시키가이샤 아루박 | Cu막의 형성 방법 |
| CN115241322A (zh) * | 2022-06-22 | 2022-10-25 | 通威太阳能（安徽）有限公司 | 电极的去氧化方法、电池的制备方法、电池和电子产品 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312680A (ja) * | 1998-04-30 | 1999-11-09 | Nec Corp | 配線の形成方法 |
| JP2000269209A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置の製造方法 |
| JP3892621B2 (ja) * | 1999-04-19 | 2007-03-14 | 株式会社神戸製鋼所 | 配線膜の形成方法 |
| JP4554011B2 (ja) * | 1999-08-10 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US6376370B1 (en) * | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR100404941B1 (ko) * | 2000-06-20 | 2003-11-07 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
| KR100407682B1 (ko) * | 2000-06-26 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| JP2002110679A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2003188254A (ja) * | 2001-12-18 | 2003-07-04 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| JP2003332426A (ja) * | 2002-05-17 | 2003-11-21 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US6846756B2 (en) * | 2002-07-30 | 2005-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for preventing low-k dielectric layer cracking in multi-layered dual damascene metallization layers |
| KR100482180B1 (ko) * | 2002-12-16 | 2005-04-14 | 동부아남반도체 주식회사 | 반도체 소자 제조방법 |
| JP2005050859A (ja) * | 2003-07-29 | 2005-02-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7229911B2 (en) * | 2004-04-19 | 2007-06-12 | Applied Materials, Inc. | Adhesion improvement for low k dielectrics to conductive materials |
-
2005
- 2005-08-31 JP JP2005250614A patent/JP4548280B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-03 TW TW095128499A patent/TW200746287A/zh unknown
- 2006-08-18 US US11/465,502 patent/US7670941B2/en not_active Expired - Fee Related
- 2006-08-28 CN CNB2006101216899A patent/CN100490118C/zh not_active Expired - Fee Related
- 2006-08-30 KR KR1020060082726A patent/KR20070026128A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101152203B1 (ko) * | 2008-07-24 | 2012-06-15 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치 및 그의 제조 방법 |
| US8334204B2 (en) | 2008-07-24 | 2012-12-18 | Tokyo Electron Limited | Semiconductor device and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| US7670941B2 (en) | 2010-03-02 |
| TW200746287A (en) | 2007-12-16 |
| US20070048995A1 (en) | 2007-03-01 |
| CN100490118C (zh) | 2009-05-20 |
| JP2007067132A (ja) | 2007-03-15 |
| JP4548280B2 (ja) | 2010-09-22 |
| CN1925133A (zh) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070026128A (ko) | 반도체 장치의 제조 방법 | |
| US8242028B1 (en) | UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement | |
| US8278763B2 (en) | Semiconductor device | |
| US6255732B1 (en) | Semiconductor device and process for producing the same | |
| KR20070045986A (ko) | 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법 | |
| US6326287B1 (en) | Semiconductor device and method of fabricating the same | |
| KR100489456B1 (ko) | 반도체장치및그제조방법 | |
| KR101139034B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US6787462B2 (en) | Method of manufacturing semiconductor device having buried metal wiring | |
| JP4034227B2 (ja) | 半導体装置の製造方法 | |
| US7939421B2 (en) | Method for fabricating integrated circuit structures | |
| JP2010283136A (ja) | 半導体装置の製造方法 | |
| JP2007227958A (ja) | 半導体装置 | |
| US6723628B2 (en) | Method for forming bonding pad structures in semiconductor devices | |
| KR20030030268A (ko) | 금속 배선의 콘택 영역 세정 방법 | |
| KR100496716B1 (ko) | 반도체장치및그제조방법 | |
| US6878617B2 (en) | Method of forming copper wire on semiconductor device | |
| US20050062164A1 (en) | Method for improving time dependent dielectric breakdown lifetimes | |
| JP2007214403A (ja) | 半導体装置の製造方法 | |
| JP2003124311A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN108695237B (zh) | 一种半导体器件及其制作方法 | |
| JP2005129849A (ja) | 半導体装置の製造方法 | |
| TW465031B (en) | Copper manufacture process for semiconductor | |
| KR20020089777A (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR20050006468A (ko) | 반도체 소자의 구리 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |