CN104966665B - 一种改善SiC与SiO2界面态密度的方法 - Google Patents

一种改善SiC与SiO2界面态密度的方法 Download PDF

Info

Publication number
CN104966665B
CN104966665B CN201510262928.1A CN201510262928A CN104966665B CN 104966665 B CN104966665 B CN 104966665B CN 201510262928 A CN201510262928 A CN 201510262928A CN 104966665 B CN104966665 B CN 104966665B
Authority
CN
China
Prior art keywords
sio
sic epitaxial
sic
epitaxial wafers
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510262928.1A
Other languages
English (en)
Other versions
CN104966665A (zh
Inventor
刘莉
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201510262928.1A priority Critical patent/CN104966665B/zh
Publication of CN104966665A publication Critical patent/CN104966665A/zh
Application granted granted Critical
Publication of CN104966665B publication Critical patent/CN104966665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种改善SiC与SiO2界面态密度的方法,涉及一种微电子技术领域。该发明包括SiC外延片表面清洗;SiO2栅介质层生长;SiO2栅介质层的NO原位退火;形成底部衬底电极;衬底电极接触退火;形成栅电极。本发明采用NO气体对SiO2栅介质进行退火,从而减小SiC/SiO2界面态密度,从而改善界面、栅介质质量和提高器件特性。

Description

一种改善SiC与SiO2界面态密度的方法
技术领域
本发明涉及一种微电子技术领域,特别是涉及一种改善SiC与 SiO2界面态密度的方法。
背景技术
SiC具有独特的物理、化学及电学特性,是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。由于SiO2/SiC较高的界面态导致MOSFET沟道迁移率过低严重阻碍了SiC器件期望优势的发挥。虽然在改善SiO2/SiC界面质量方面有不断的提高,但是SiC/SiO2界面态密度仍旧比SiO2/Si界面态高出一个数量级。比如采用H、P元素来降低界面态密度,但是H元素钝化的效果并不明显,P元素虽然能有效的降低界面态密度,但是其实现工艺有待进一步提高。
发明内容
针对上述问题中存在的不足之处,本发明提供一种改善SiC与SiO2界面态密度的方法,使其采用NO气体对SiO2栅介质进行退火,从而减小 SiC/SiO2界面态密度,从而改善界面、栅介质质量和提高器件特性。
为了解决上述问题,本发明提供一种改善SiC与SiO2界面态密度的方法,其中,包括以下步骤:
S10、SiC外延片表面清洗:对N-/N+型SiC外延片的表面采用标准清洗方法进行清洗;
S20、SiO2栅介质层生长:对完成标准清洗的SiC外延片在高温氧化炉内进行纯干氧条件下的氧化,生成SiO2栅介质层;
S30、SiO2栅介质层的NO原位退火:通过对NO和Ar两种气体通入和关闭的调节,使SiO2栅介质层进行原位退火2小时;
S40、形成底部衬底电极:对完成NO退火的SiC外延片置于直流溅射室中形成底部衬底电极;
S50、衬底电极接触退火:通过退火炉对衬底电极进行退火;
S60、形成栅电极:对完成衬底电极退火的SiC外延片利用栅电极光刻板进行印刻,通过剥离的方法形成最后的栅电极。
优选的,在所述步骤S10中,将SiC外延片依次浸在丙酮、三氯乙烯、丙酮、甲醇和去离子水中,在超声波条件下各5min,再用N2吹干。
优选的,在所述步骤S20中,将完成表面清洗的SiC外延片放入高温氧化炉中,1150℃时,通入纯氧气,在干氧条件下氧化SiC外延片正面11 小时,生成厚度为50nm的SiO2氧化膜。
优选的,在所述步骤S30中,对SiO2氧化膜进行1175℃下2小时的原位NO退火。
优选的,在所述步骤S40中,把已经形成SiO2栅介质层的SiC外延片放入直流溅射室中,并置于电极靶下面,在SiC外延片背面上溅射厚度为 40nm的Ni作为衬底接触金属。
优选的,在所述步骤S50中,将溅射了衬底电极的SiC外延片放在退火炉的小舟中间,并在800℃下置于退火炉的恒温室中,等温度冷却到200℃左右继续抽出到缓冲室,等温度降到50℃时,取出SiC外延片。
优选的,在所述步骤S60中,在进行了衬底电极退火的SiC外延片表面涂光刻胶,甩胶,利用栅电极光刻板刻出栅金属区域,在刻出栅接触孔的SiC外延片表面上在直流溅射室中溅射厚度为60nm的Mo作为栅接触金属,利用剥离方法形成栅电极。
优选的,在所述步骤S10中,还包括牺牲氧化层的生长和去除:将完成清洗的SiC外延片直接放入氧化炉中,升温到1150℃,氧化3小时后,在HF酸溶液中将生长的牺牲氧化层去掉。
与现有技术相比,本发明具有以下优点:
本发明利用NO对生成的SiO2栅介质进行原位退火,促使在SiC/SiO2界面形成稳定的Si≡N键,从而有效的消除界面Si悬挂键,从而减小 SiC/SiO2界面态密度,改善SiC/SiO2界面质量,从而改善器件的迁移率特性。
附图说明
图1是本发明的实施例流程示意图;
图2是本发明的又一实施例流程示意图;
图3是本发明的经过NO退火和未经过NO退火的SiC MOS电容的界面态密度示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,下面结合附图与实例对本发明作进一步详细说明,但所举实例不作为对本发明的限定。
实施例1
如图1所示,本发明的实施例包括以下步骤:
S10、采用标准清洗方法对SiC外延片进行表面清洗:
S101、去掉表面有机物:将SiC外延片依次浸在丙酮、三氯乙烯、丙酮、甲醇和去离子水中超声波条件下各5min,再用N2吹干;
S102、去掉表面本征氧化层:将第一次清洗后的SiC外延片置于 HF酸溶液中15分钟,然后用去离子水超声波中震荡5分钟;
S103、将第二次清洗后的SiC外延片置于H2SO4∶H2O2=1∶1(体积比)的溶液中浸泡15min,H2SO4的浓度为98%,H2O2的浓度为27%,然后用去离子水冲洗;
S104、将第三次清洗后的SiC外延片置于HF∶H2O=1∶10(体积比)的溶液中浸泡1min以漂去自然氧化层,HF酸的浓度为40%,然后用去离子水冲洗;
S105、将第四次清洗后的SiC外延片浸在NH4OH∶H2O2∶去离子水=3∶3∶10(体积比)的溶液中在75℃-80℃下煮沸15分钟,NH4OH的浓度为28%,H2O2的浓度为27%,再用去离子水冲洗;
S106、将第五次清洗后的SiC外延片置于HF∶H2O=1∶10(体积比)的溶液中浸泡60s,HF酸的浓度为40%,并用去离子水冲洗;
S107、将第六次清洗后的SiC外延片在HCL∶H2O2∶去离子水= 3∶3∶10(体积比)的溶液中在75℃-80℃煮沸15分钟,HCL的浓度为10%,H2O2的浓度为27%,用去离子水冲洗;
S108、将第七次清洗后的SiC外延片在HF∶H2O=1∶10(体积比) 的溶液中浸泡60s,并用去离子水冲洗,HF酸的浓度为40%,最后用N2枪吹干;
S20、大面积生长SiO2栅介质层:
S201、首先打开氧化炉的Ar保护气体阀门,利用Ar气体冲刷氧化炉15分钟;
S202、将进行完标准清洗的SiC外延片放入高温氧化炉中,在温度为900℃的Ar环境中推入氧化炉恒温区中;
S203、按5℃/min速率对恒温区进行升温;
S204、当温度升至1150℃时通入氧气,氧气流量为500sccm,在纯干氧条件下氧化SiC外延片表面10小时,在SiC外延片正面生成厚度为50nm的SiO2氧化膜。
S205、关掉O2,通Ar保护气30分钟;
S206、按照10℃/min速率对恒温区进行降温;
S207、当温度降到900℃的时候氧化终止。
S30、NO原位退火:
S301、将样品不从氧化炉中拿出,直接在氧化炉中进行原位退火:打开NO气罐阀门,调节气罐压力为30psi;
S302、打开NO气体管子阀门,调节速率为500sccm;
S303、关掉Ar气保护气体阀门;
S304、按5℃/min速率对恒温区进行升温;
S305、当温度升到1175℃下进行原位退火2小时后退火结束;
S306、关掉NO气罐阀门,将压力降为10psi;
S307、打开Ar保护气体阀门,流速为500sccm;
S308、将炉子温度按照10℃/min的速度降到900℃;
S309、为了避免NO污染,一小时以后拿出样品。
S40、衬底电极的形成:
S401、将生长了栅介质SiO2的SiC外延片放入直流溅射室中,并置于铝电极靶下面;
S402、对已经放入SiC样品的直流溅射台先粗抽真空,一直到压力表显示为50mT;
S403、关掉粗抽阀门;
S404、然后进行精抽:打开精抽阀门一直开到底,到压力表显示 4-5e至7T;
S405、打开Ar保护气阀门;
S406、调节直流溅射电压,开始溅射:增大电压到400V左右,此时电流表显示在0.4A左右,稳定到铝溅射盘底部有蓝光出现,开始计时6min;
S407、将电压调小,关掉Ar保护气阀门;
S408、打开真空泵阀门,关掉精抽阀门,充N2使得溅射室内压力和外界环境压力相同时,溅射台的盖子可以移动,拿出样品;
S50、衬底电极退火:
S501、将溅射了衬底电极的SiC外延片放在退火炉的小舟中间,并置于退火炉前面的缓冲室中;
S502、抽真空:先粗抽,等到退火炉压力表数字不发生变化的时候打开精抽阀门,直到压力表显示为1e-7T左右;
S503、设置退火炉恒温室的温度为800℃,等到温度升到775℃的时候将整个样品推入退火炉的恒温室,保持30s;
S504、在时间为20s的时候将小舟抽出到恒温区门口,等温度冷却到200℃左右继续抽出到缓冲室,等温度降到50℃时,拿出样品;
S60、栅电极的形成:
S601、在进行完衬底电极退火的SiC外延片正面涂光刻胶,甩胶,然后对甩过胶的SiC外延片在100℃下进行前烘,前烘时间为10-15min;
S602、利用栅电极光刻板刻出栅图形,曝光27-30s;
S603、在正性显影液中显影,溶液温度为20℃,显影时间为20s;
S604、将显影之后的SiC外延片在超纯水进行坚膜,坚膜时间为 25s,并露出有效栅接触区域;
S605、对进行了光刻的SiC外延片放入直流溅射室当中,通过溅射 Mo为栅电极,电压为400伏,电流为0.4A下6min,Mo电极厚度为40nm;
S606、通过剥离方法形成最后的栅电极。
实施例2
与实施例1相比,在本实施例是在实施例1的基础上,在大面积生长SiO2栅介质层之前增加了一道牺牲氧化层的生长工序,能够有效的减小界面粗糙度,有效的改善界面平整度。
如图2所示,本实施例包括以下步骤:
S10、采用标准清洗方法对SiC外延片进行表面清洗:
S101、去掉表面有机物:将SiC外延片依次浸在丙酮、三氯乙烯、丙酮、甲醇和去离子水中超声波条件下各5min,再用N2吹干;
S102、去掉表面本征氧化层:将第一次清洗后的SiC外延片置于 HF酸溶液中15分钟,然后用去离子水超声波中震荡5分钟;
S103、将第二次清洗后的SiC外延片置于H2SO4∶H2O2=1∶1(体积比)的溶液中浸泡15min,H2SO4的浓度为98%,H2O2的浓度为27%,然后用去离子水冲洗;
S104、将第三次清洗后的SiC外延片置于HF∶H2O=1∶10(体积比)的溶液中浸泡1min以漂去自然氧化层,HF酸的浓度为40%,然后用去离子水冲洗;
S105、将第四次清洗后的SiC外延片浸在NH4OH∶H2O2∶DIW =3∶3∶10(体积比)的溶液中在75℃-80℃下煮沸15分钟,NH4OH的浓度为28%,H2O2的浓度为27%,再用去离子水冲洗;
S106、将第五次清洗后的SiC外延片置于HF∶H2O=1∶10(体积比)的溶液中浸泡60s,HF酸的浓度为40%,并用去离子水冲洗;
S107、将第六次清洗后的SiC外延片在HCL∶H2O2∶DIW=3∶3∶10 (体积比)的溶液中在75℃-80℃煮沸15分钟,HCl的浓度为10%,H2O2的浓度为27%,用去离子水冲洗;
S108、将第七次清洗后的SiC外延片在HF∶H2O=1∶10(体积比) 的溶液中浸泡60s,并用去离子水冲洗,HF酸的浓度为40%,最后用N2枪吹干。
S20、牺牲氧化层的生长:
S201、将进行了清洗的SiC外延片直接放入氧化炉当中,然后直接升温到1150℃,氧化3小时;
S202、在HF酸溶液中将生长的牺牲氧化层去掉。
S30、大面积生长SiO2栅介质层:
S301、首先打开氧化炉的Ar保护气体阀门,利用Ar气体冲刷氧化炉15分钟;
S302、将进行完标准清洗的SiC外延片放入高温氧化炉中,在温度为900℃的Ar环境中推入氧化炉恒温区中;
S303、按5℃/min速率对恒温区进行升温;
S304、当温度升至1150℃时通入氧气,氧气流量为500sccm,在纯干氧条件下氧化SiC外延片表面10小时,在SiC外延片正面生成厚度为50nm的SiO2氧化膜。
S305、关掉O2,通Ar气30分钟;
S306、按照10℃/min速率对恒温区进行降温;
S307、当温度降到900℃的时候氧化终止。
S40、NO原位退火:
S401、氧化完成后不用将样品从氧化炉中拿出,直接在氧化炉中进行退火:打开NO气罐阀门,调节气罐压力为30psi;
S402、打开NO气体管子阀门,调节速率为500sccm;
S403、关掉Ar保护气阀门;
S404、按5℃/min速率对恒温区进行升温;
S405、当温度升到1175℃下进行原位退火2小时,退火结束;
S406、关掉NO气罐阀门,将压力降为10psi;
S407、打开Ar保护气体阀门,流速为500sccm;
S408、将炉子温度按照10℃/min的速度降到900℃;
S409、为了避免NO污染,一小时以后拿出样品。
S50、衬底电极的形成:
S501、将生长了栅介质SiO2的SiC外延片放入直流溅射室中,并置于铝电极靶下面;
S502、抽真空:对已经放入SiC样品的直流溅射台先粗抽真空,一直到压力表显示为50mT;
S503、关掉粗抽阀门;
S504、打开精抽阀门一直开到底,到压力表显示4-5e至7T;
S505、打开Ar保护气阀门;
S506、调节直流溅射电压,开始溅射:增大电压到400V左右,此时电流表显示在0.4A左右,稳定到铝溅射盘底部有蓝光出现,开始计时6min;
S507、将电压调小,关掉Ar气阀门;
S508、打开真空泵阀门,关掉精抽阀门,充N2使得直流溅射室内部和外部大气压相同时,溅射台的盖子可以移动,拿出样品;
S60、衬底电极退火:
S601、将溅射了衬底电极的SiC外延片放在退火炉的小舟中间,并置于退火炉前面的缓冲室中;
S602、抽真空:先粗抽,等到压力表数字不发生变化的时候打开精抽阀门,直到压力表显示为1e-7T左右;
S603、设置退火炉恒温室的温度为800℃,等到温度升到775℃的时候将整个样品推入退火炉的恒温室,保持30s;
S604、在时间为20s的时候将小舟抽出到恒温区门口,等温度冷却到200℃左右继续抽出到缓冲室,等温度降到50℃时,拿出样品;
S70、栅电极的形成:
S701、在进行完衬底电极退火的SiC外延片正面涂光刻胶,甩胶,然后对甩过胶的SiC外延片在100℃下进行前烘,前烘时间为10-15min;
S702、利用栅电极光刻板刻出栅图形,曝光27-30s;
S703、在正性显影液中显影,溶液温度为20℃,显影时间为20s;
S704、将显影之后的SiC外延片在超纯水进行坚膜,坚膜时间为 25s,并露出有效栅接触区域;
S705、对进行了光刻的SiC外延片放入直流溅射室当中,通过溅射 Mo为栅电极,电压为400伏,电流为0.4A下6min,Mo电极厚度为40nm;
S706、通过剥离方法形成最后的栅电极接触。
图3是SiC MOS电容在有NO退火和没有NO退火所测的SiC/SiO2界面态密度;由此可知,与现有技术相比,本发明具有如下优点:
利用NO进行栅介质的原位退火,能有效的减小SiC/SiO2界面态密度,改善SiC/SiO2界面质量,提高栅介质层质量,从而改善器件性能。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1.一种改善SiC与SiO2界面态密度的方法,其特征在于,包括以下步骤:
S10、SiC外延片表面清洗:对N-/N+型SiC外延片的表面采用标准清洗方法进行清洗;
S20、牺牲氧化层的生长和去除:将完成清洗的SiC外延片直接放入氧化炉中,升温到1150℃,氧化3小时后,在HF酸溶液中将生长的牺牲氧化层去掉;
S30、SiO2栅介质层生长:将完成标准清洗的SiC外延片置于高温氧化炉内,1150℃时通入纯氧气,在干氧条件下氧化SiC外延片正面11小时,生成厚度为50nm的SiO2氧化膜;然后关掉氧气,通Ar保护气30分钟;再按照10℃/min速率对恒温区进行降温;当温度降到900℃的时候氧化终止,生成SiO2栅介质层;
S40、SiO2栅介质层的NO原位退火:通过对NO和Ar两种气体通入和关闭的调节,使SiO2栅介质层进行1175℃下2小时的原位NO退火;
S50、形成底部衬底电极:对完成NO退火的SiC外延片置于直流溅射室中形成底部衬底电极;
S60、衬底电极接触退火:通过退火炉对衬底电极进行退火;
S70、形成栅电极:在完成衬底电极退火的SiC外延片表面涂光刻胶,甩胶,利用栅电极光刻板刻出栅金属区域,在直流溅射室中在刻出栅接触孔的SiC外延片表面上溅射厚度为60nm的Mo作为栅接触金属,通过剥离的方法形成最后的栅电极;
上述步骤S10中,所述标准清洗方法中,首先要去掉表面有机物,然后再去掉表面本征氧化层,其中去掉表面有机物的具体操作是将SiC外延片依次浸在丙酮、三氯乙烯、丙酮、甲醇和去离子水中,在超声波条件下各5min,再用N2吹干。
2.如权利要求1所述的改善SiC与SiO2界面态密度的方法,其特征在于,在所述步骤S50中,把已经形成SiO2栅介质层的SiC外延片放入直流溅射室中,并置于电极靶下面,在SiC外延片背面上溅射厚度为40nm的Ni作为所述底部衬底电极。
3.如权利要求1所述的改善SiC与SiO2界面态密度的方法,其特征在于,在所述步骤S60中,将溅射了衬底电极的SiC外延片放在退火炉的小舟中间,并在800℃下置于退火炉的恒温室中,等温度冷却到200℃继续抽出到缓冲室,等温度降到50℃时,取出SiC外延片。
CN201510262928.1A 2015-05-21 2015-05-21 一种改善SiC与SiO2界面态密度的方法 Active CN104966665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510262928.1A CN104966665B (zh) 2015-05-21 2015-05-21 一种改善SiC与SiO2界面态密度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510262928.1A CN104966665B (zh) 2015-05-21 2015-05-21 一种改善SiC与SiO2界面态密度的方法

Publications (2)

Publication Number Publication Date
CN104966665A CN104966665A (zh) 2015-10-07
CN104966665B true CN104966665B (zh) 2018-08-28

Family

ID=54220688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510262928.1A Active CN104966665B (zh) 2015-05-21 2015-05-21 一种改善SiC与SiO2界面态密度的方法

Country Status (1)

Country Link
CN (1) CN104966665B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257859B (zh) * 2016-12-28 2021-09-03 全球能源互联网研究院 一种栅氧化层的制备方法及mosfet功率器件
CN108257861B (zh) * 2016-12-28 2021-09-21 全球能源互联网研究院 一种栅氧化层的制备方法及mos功率器件
CN109103078A (zh) * 2018-10-03 2018-12-28 大连理工大学 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
CN111725330A (zh) * 2019-03-21 2020-09-29 中国科学院微电子研究所 一种碳化硅mos电容栅氧化层的制备方法
CN111073649A (zh) * 2019-12-30 2020-04-28 中国科学院半导体研究所 用于二次外延预处理的腐蚀液、其制备方法及预处理方法
CN112151384B (zh) * 2020-08-17 2022-02-11 西安交通大学 一种基于超临界氮氧化合物改善4H-SiC/SiO2界面的低温处理方法及其应用
CN113035709B (zh) * 2021-03-01 2022-11-08 同辉电子科技股份有限公司 一种改善SiC器件界面特征的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629559A (zh) * 2012-04-20 2012-08-08 西安电子科技大学 叠栅SiC-MIS电容的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI320571B (en) * 2002-09-12 2010-02-11 Qs Semiconductor Australia Pty Ltd Dynamic nonvolatile random access memory ne transistor cell and random access memory array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629559A (zh) * 2012-04-20 2012-08-08 西安电子科技大学 叠栅SiC-MIS电容的制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"SiC高功率MOSFET实验研究";张超;《中国优秀硕士学位论文全文数据库 信息科技辑》;20130315(第3期);正文第19页、第28页、第39页至第44页 *
"碳化硅MOSFET 栅氧化层可靠性研究";黄润华;《智能电网》;20150228;第3卷(第2期);正文第99页至第102页 *

Also Published As

Publication number Publication date
CN104966665A (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
CN104966665B (zh) 一种改善SiC与SiO2界面态密度的方法
CN202285237U (zh) 一种柔性半透明igzo薄膜晶体管
CN104347418B (zh) Mos晶体管的形成方法
CN105810722B (zh) 一种碳化硅mosfet器件及其制备方法
US20130005081A1 (en) METHOD OF IGZO AND ZNO TFT FABRICATION WITH PECVD SiO2 PASSIVATION
JP2007194594A (ja) 薄膜トランジスタ
CN103117226B (zh) 一种合金氧化物薄膜晶体管的制备方法
CN110867458A (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN103730359A (zh) 复合栅介质SiC MISFET器件的制作方法
CN103887344A (zh) Igzo薄膜晶体管及改善igzo薄膜晶体管电学性能的方法
CN105470288B (zh) Delta沟道掺杂SiC垂直功率MOS器件制作方法
JP2011077323A (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
CN103489786A (zh) 一种阵列基板的制作方法
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
CN102646595A (zh) 薄膜晶体管及其制造方法、显示器件
CN105575803A (zh) 场效应晶体管的制造方法
CN103451611B (zh) 适用于栅介质层的低漏电流HfO2薄膜的制备方法
CN105428223A (zh) 一种改善SiC/SiO2界面态密度的方法
CN104319278A (zh) 阵列基板、显示面板和阵列基板的制作方法
CN100539083C (zh) 闪存器件的制造方法
CN101800167A (zh) 一种在锗衬底上制备金属-氧化物-半导体电容的方法
KR100925210B1 (ko) 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법
CN104882367B (zh) 一种改善SiC MOSFET器件沟道迁移率的方法
CN113097134B (zh) 一种阵列基板的制备方法及阵列基板
JP2011171516A (ja) 半導体基体の欠陥低減方法及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant