CN102629559A - 叠栅SiC-MIS电容的制作方法 - Google Patents
叠栅SiC-MIS电容的制作方法 Download PDFInfo
- Publication number
- CN102629559A CN102629559A CN2012101183176A CN201210118317A CN102629559A CN 102629559 A CN102629559 A CN 102629559A CN 2012101183176 A CN2012101183176 A CN 2012101183176A CN 201210118317 A CN201210118317 A CN 201210118317A CN 102629559 A CN102629559 A CN 102629559A
- Authority
- CN
- China
- Prior art keywords
- sic
- sample
- film
- sic sample
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种叠栅SiC-MIS电容的制作方法，主要解决SiC功率MIS器件栅泄漏电流过大、SiC和SiO2界面态密度过高以及击穿特性较差的问题。其制作过程是：对N型SiC外延片进行标准湿法清洗；通过干氧氧化方法生长一层SiO2薄膜，形成底层栅介质；在ECR PE-MOCVD系统中对生长的SiO2薄膜进行N等离子体处理；利用原子层淀积ALD方法淀积Al2O3介质膜，形成顶层栅介质；电子束蒸发衬底金属形成零电极；最后剥离形成栅金属，完成器件的制作。本发明提高了SiC-MIS电容在高温高功率应用时的栅介质可靠性，可用于大规模SiC-MIS器件和电路的制作。
Description
技术领域：
本发明属于微电子技术领域，涉及半导体器件的制作，特别是一种叠栅SiC-MIS电容的制作方法，以在可以接受的界面态密度条件下改善器件的击穿特性，以提高其在高温、大功率应用时的可靠性。
背景技术：
SiC具有独特的物理、化学及电学特性，是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。SiC功率MOSFET的最佳工作状态与栅介质绝缘层界面特性及体特性紧密相关。SiO2和SiC界面高界面态导致沟道迁移率低、开关速度慢、影响器件迁移率，还会增大泄漏电流，导致阈值电压和低频1/f噪声的增加等，目前在制作高可靠性SiC-MOS电容方面存在以下问题：利用热氧化方法制作的SiC-MOS电容具有很高的界面态密度，另外，高场应力下，SiC上氧化层中的F-N电流将变得很大，尤其是在高温工作时热SiO2中存在漏电流增大和介质击穿电场EBD漂移现象，这就加速了氧化层的失效，从此既可以看出热氧化方法并非是一种理想的栅介质技术。
为改善SiC-MOS电容界面性质以及提高栅介质可靠性，目前的主要方法集中在退火工艺的研究上，如传统的Ar、H2退火、氮氧化物退火(NO、N2O)，氧化前N离子注入，而这些都是通过在界面处导入更多的Ar、H及N元素的原理以降低界面态密度，但是通过实验发现，这些方法导入元素的比例非常小，界面态密度并不能被很好的降低；另外为提高栅介质可靠性采用一些高K材料如Gd2O3、HfO2、AlN、Si3N4等做栅介质，但是研究表明，在以这些栅介质材料做成的SiC-MIS电容仍旧存在很高的栅泄漏电流。
发明内容
本发明的目的在于针对上述工艺的不足，提出一种叠栅SiC-MIS电容的制作方法，以降低SiC-MIS电容栅介质层泄漏电流，降低SiC和SiO2界面态密度，提高SiC-MIS电容的击穿电压，改善SiC-MIS电容在高温、大功率应用时的可靠性。
为实现上述目的，本发明的给出如下两种技术方案：
技术方案一，一种叠栅SiC-MIS电容的制作方法，包括以下步骤：
第一步：对N型SiC外延片样品的表面进行标准湿法工艺清洗：
第二步：在SiC外延片样品正面的外延面制作氮化二氧化硅膜，形成底层栅介质：
(2a)将表面清洗处理后的SiC外延片样品在温度为750℃的N2环境中推入氧化炉恒温区进行升温；
(2b)当温度升至1180℃时，通入纯氧气，在干氧条件下氧化SiC外延片样品正面10min，生成厚度为8nm的SiO2氧化膜；
(2c)在电子回旋共振ECR-PE MOCVD系统中对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为：微波功率650±50W，温度为600±50℃，N2流量为70±10sccm，等离子体处理时间为7.5min；
第三步，淀积Al2O3栅介质薄膜，形成上层栅介质：
(3a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H2O为源生长Al2O3薄膜，设置温度为300±50℃，气压为2Torr；
(3b)对生长完氮化SiO2膜的样品表面先进行1.5秒的TMA脉冲冲洗，再依次进行2.5秒的N2脉冲冲洗、1.0秒的水蒸气脉冲冲洗和3.0秒的N2脉冲冲洗；
(3c)对冲洗后的样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜；
第四步：在淀积完Al2O3薄膜的SiC样品背面制作衬底电极：
(4a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为1.6×10-3Pa，蒸发速率为0.3nm/s；
(4b)在淀积完Al2O3薄膜的SiC样品背面蒸发三种金属Ti/Ni/Au做衬底电极，其厚度分别为30nm、250nm和200nm；
(4c)最后将做完衬底电极的SiC样品置于退火炉中在950℃下进行合金退火30分钟；
第五步：在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。
技术方案二，一种叠栅SiC-MIS电容的制作方法，包括以下步骤：
第1步：对N型SiC外延片样品的表面进行标准湿法工艺清洗：
第2步：在清洗后的SiC外延片样品背面进行衬底电极之前的处理：
2a)在表面清洗处理过的SiC样品背面通过热氧化方法生长厚度为10nm的SiO2氧化膜；
2b)用5％的HF酸对已生成的SiO2氧化膜进行清洗；
2c)将清洗后的SiC样品在沸水中浸泡10min，再用去离子水清洗；
第3步：在SiC外延片正面外延面制作氮化二氧化硅膜，形成底层栅介质：
3a)将正反面处理后的SiC样品置入温度为750℃的N2环境的氧化炉恒温区进行升温；
3b)当温度升至1180℃时，通入纯氧气，在干氧条件下氧化SiC外延片表面10min，在SiC样品正面生成厚度为8nm的SiO2氧化膜；
3c)在电子回旋共振ECR-PE MOCVD系统中，对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为：微波功率650±50W，温度为600±50℃，N2流量为70±10sccm，等离子体处理时间为7.5min；
第4步，淀积Al2O3栅介质薄膜，形成上层栅介质：
4a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H2O为源，在生长完氮化SiO2的表面生长Al2O3薄膜，设置温度为300±50℃，气压为2Torr；
4b)对生长完氮化SiO2膜的样品表面先进行1.5秒的TMA脉冲冲洗，再依次进行2.5秒的N2脉冲冲洗、1.0秒的水蒸气脉冲冲洗和3.0秒的N2脉冲冲洗；
4c)对冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜；
第5步：在淀积完Al2O3薄膜的SiC样品背面制作衬底电极：
5a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为1.6×10-3Pa，蒸发速率为0.3nm/s；
5b)在SiC样品背面蒸发厚度为30nm/250nm/200nm的三种金属Ti/Ni/Au做衬底电极；
第6步：在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。
本发明与现有技术相比具有如下优点：
(1)本发明由于在SiC表面生成超薄SiO2氧化膜做底层栅介质，可以极大的减小栅泄漏电流，改善氧化层的击穿特性和可靠性。
(2)本发明由于通过等离子体的方式对超薄SiO2氧化膜进行氮化，不但可以提高氮元素的含量，而且可以形成较强的Si-N键和O-N键，使得SiC和SiO2界面及其附近的氧化层得到了一定程度的硬化，改善SiC和SiO2界面特性。
附图说明
图1是本发明的实施例1的制备流程图；
图2是本发明实施例2的制备流程图。
具体实施方式
参照图1，本实例的实现步骤如下：
步骤1，采用标准清洗方法RCA对4H-SiC N型外延片样品进行表面清洗：
(1a)将4H-SiC N型外延片样品依次浸在丙酮，无水乙醇中各5min，再用去离子水DIW冲洗，以去除外延片样品表面的油脂；
(1b)将第一次清洗后的SiC样品置于H2SO4∶H2O2＝1∶1的溶液中，浸泡15min，然后用去离子水冲洗；
(1c)将第二次清洗后的SiC样品置于HF∶H2O＝1∶10的溶液中浸泡1min，以漂去自然氧化层，并用去离子水冲洗；
(1d)将第三次清洗后的SiC样品浸在NH4OH∶H2O2∶DIW＝3∶3∶10的溶液中煮沸，再用去离子水冲洗；
(1e)将第四次清洗后的SiC样品置于HF∶H2O＝1∶10的溶液中浸泡30s，并用去离子水冲洗；
(1f)将第五次清洗后的SiC样品在HCl∶H2O2∶DIW＝3∶3∶10的溶液中煮沸，用去离子水冲洗；
(1e)将第六次清洗后的SiC样品在HF∶H2O＝1∶10的溶液中浸泡30s，并用去离子水冲洗，最后用N2枪吹干。
步骤2，制备超薄SiO2氧化膜，形成底层栅介质。
(2a)将表面处理过的SiC样品置于氧化炉中，在温度为750℃的N2环境中推入氧化炉恒温区中；
(2b)按3℃/min速率对恒温区进行升温；
(2c)当温度升至1180℃时通入氧气，氧气流量为0.5l/min，在纯干氧条件下氧化SiC样品表面10min，在SiC样品正面生成厚度为8nm的SiO2氧化膜。
步骤3，氮化SiO2氧化膜。
将生长完SiO2氧化膜的SiC样品置于电子回旋共振ECR-PE MOCVD系统中，在微波功率为650±50W，温度为600±50℃，N2流量为70±10sccm的工艺条件下，对SiO2氧化膜进行氮等离子体处理7.5min。
步骤4，淀积Al2O3薄膜，形成顶层栅介质。
(4a)将生长完氮化SiO2氧化膜的SiC样品置于原子层淀积反应室中，以三甲基铝TMA和H2O为源，设置温度为300±50℃，气压为2Torr；
(4b)在已经生长的氮化SiO2氧化膜表面进行1.5秒的三甲基铝TMA脉冲冲洗，
(4c)对进行过三甲基铝TMA冲洗过的SiC样品进行2.5秒的N2脉冲冲洗；
(4d)对进行过N2脉冲冲洗过的SiC样品进行1.0秒的水蒸气脉冲冲洗；
(4e)对进行过水蒸气脉冲冲洗过的SiC样品进行3.0秒的N2脉冲冲洗；
(4f)对经过N2冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜。
步骤5，制备衬底电极。
(5a)将生长完Al2O3薄膜的SiC样品置于电子束蒸发室中，反应室真空度为1.6×10-3Pa，以0.3nm/s的速率在SiC样品背面蒸发厚度为30nm/250nm/200nm的三种金属Ti/Ni/Au做衬底电极。
(5b)将制备完衬底电极的SiC样品在1000℃下，合金退火30分钟。
步骤6，制备栅电极。
(6a)在SiC样品正面涂光刻胶；
(6b)甩光刻胶，然后对甩过胶的SiC样品在80±5℃下进行前烘；前烘时间为10～15min；
(6c)利用栅光刻版对前烘之后的SiC样品曝光；
(6d)在正性显影液中显影，溶液温度为20±1℃，显影时间为85±5s；
(6e)将显影之后的SiC样品在超纯水进行坚膜，水温度为20±1℃，坚膜时间为85±5s；
(6f)在等离子体去胶机中去掉曝光过的光刻胶，露出有效栅区域；
(6g)将去过胶的SiC样品置于电子束蒸发室中，反应室真空度1.6×10-3Pa，以0.3nm/s的速率在去过胶的SiC样品正面大面积电子束蒸发Ti/Au金属做栅，蒸发其中Ti金属的厚度为
Au金属的厚度为
(6h)将蒸发过金属的SiC样品在丙酮中浸泡，溶液温度为20±1℃，浸泡时间为4h±1h，然后在丙酮中超声1±0.5min，剥离金属形成栅图形，最后用丙酮和酒精清洗各一次进行剥离之后的SiC样品表面清洗。
实施例2
参照图2，本实例的实现步骤如下：
步骤A，采用标准清洗方法RCA对4H-SiC N型外延片样品进行表面清洗：
(A1)将4H-SiC N型外延片样品依次浸在丙酮，无水乙醇中各5min，再用去离子水DIW冲洗，以去除外延片样品表面的油脂；
(A2)将第一次清洗后的SiC样品置于H2SO4∶H2O2＝1∶1的溶液中，浸泡15min，然后用去离子水冲洗；
(A3)将第二次清洗后的SiC样品置于HF∶H2O＝1∶10的溶液中浸泡1min，以漂去自然氧化层，并用去离子水冲洗；
(A4)将第三次清洗后的SiC样品浸在NH4OH∶H2O2∶DIW＝3∶3∶10中溶液中煮沸，用去离子水冲洗；
(A5)将第四次清洗后的SiC样品在HF∶H2O＝1∶10溶液中浸泡30s，并用去离子水冲洗；
(A6)将第五次清洗后的SiC样品在HCl∶H2O2∶DIW＝3∶3∶10溶液中煮沸，用去离子水冲洗；
(A7)将第六次清洗后的SiC样品在HF∶H2O＝1∶10溶液中浸泡30s，并用去离子水冲洗，用N2枪吹干。
步骤B，对SiC样品背面制作衬底电极之前的处理：
(B1)将表面清洗处理过的SiC样品置于氧化炉中，使氧化温度升至1050℃，在干氧气氛中在SiC样品背面生长厚度为10nm的SiO2氧化膜；
(B2)用5％的HF酸对生成的SiO2氧化膜进行清洗；
(B3)将清洗后的SiC样品在沸水中浸泡10min，再用去离子水清洗。
步骤C，制备超薄SiO2氧化膜，形成底层栅介质：
(C1)将表面处理过的SiC样品置于氧化炉中，在温度为750℃的N2环境中推入氧化炉恒温区；
(C2)按照3℃/min速率，对氧化炉恒温区的温度进行升温；
(C3)当氧化炉恒温区的温度至1180℃时，按照0.5l/min的流量通入氧气，在纯干氧条件下氧化SiC样品表面10min，在SiC样品正面生成厚度为8nm的SiO2氧化膜。
步骤D，SiO2氧化膜的氮化：
将生长完氧化膜的SiC样品置于电子回旋共振ECR-PE MOCVD系统中，对SiO2氧化膜进行氮等离子体处理，其工艺条件为：微波功率650±50W，温度为600±50℃，N2流量为70±10sccm，等离子体处理时间为7.5min。
步骤E，淀积Al2O3薄膜，形成顶层栅介质：
(E1)将生长完氮化SiO2氧化膜的SiC样品置于原子层淀积反应室中，以三甲基铝TMA和H2O为源，设置温度为300±50℃，气压为2Torr；
(E2)在已经生长的氮化SiO2氧化膜表面进行1.5秒的三甲基铝TMA脉冲冲洗，
(E3)对进行过三甲基铝TMA冲洗过的SiC样品进行2.5秒的N2脉冲冲洗；
(E4)对进行过N2脉冲冲洗过的SiC样品进行1.0秒的水蒸气脉冲冲洗；
(E5)对进行过水蒸气脉冲冲洗过的SiC样品进行3.0秒的N2脉冲冲洗；
(E6)对经过N2冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜。
步骤F，衬底电极的制备：
(F1)将生长完Al2O3薄膜的SiC样品置于真空度为1.6×10-3Pa的电子束蒸发室中；
(F2)在SiC样品背面按照0.3nm/s的速率蒸发三种金属Ti/Ni/Au做衬底电极，即Ti的厚度为30nm，Ni的厚度为250nm，Au的厚度为200nm。
步骤G，栅电极的形成：
(G1)在SiC样品正面涂光刻胶；
(G2)甩光刻胶，然后对甩过胶的SiC样品在80±5℃下前烘10～15min；
(G3)利用栅光刻版对前烘之后的SiC样品曝光；
(G4)在正性显影溶液中显影，溶液温度为20±1℃，显影时间为85±5s；
(G5)将显影之后的SiC样品在超纯水进行坚膜，水温度为20±1℃，坚膜时间为85±5s；
(G6)在等离子体去胶机中去掉曝光过的光刻胶，露出有效栅区域；
(G7)将去胶过的SiC样品置于真空度为1.6×10-3Pa的电子束蒸发室中，以0.3nm/s的速率在去过胶的SiC样品正面大面积电子束蒸发Ti/Au金属做栅，蒸发其中Ti金属的厚度为Au金属的厚度为
(G8)将蒸发过金属的SiC样品在温度为20±1℃的丙酮中浸泡4h±1h，然后在丙酮中超声1±0.5min，剥离金属形成栅图形；
(G9)对剥离之后的SiC样品依次用丙酮和酒精进行表面清洗。
Claims (4)
1.一种叠栅SiC-MIS电容的制作方法，包括以下步骤：
第一步：对N型SiC外延片样品的表面进行标准湿法工艺清洗：
第二步：在清洗后的SiC外延片样品正面的外延面制作氮化二氧化硅膜，形成底层栅介质：
(2a)将表面清洗处理后的SiC样品在温度为750℃的N2环境中，推入氧化炉恒温区进行升温；
(2b)当温度升至1180℃时，通入纯氧气，在干氧条件下氧化SiC外延片正面10min，生成厚度为8nm的SiO2氧化膜；
(2c)在电子回旋共振ECR-PE MOCVD系统中对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为：微波功率650±50W，温度为600±50℃，N2流量为70±10sccm，等离子体处理时间为7.5min；
第三步，淀积Al2O3栅介质薄膜，形成上层栅介质：
(3a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H2O为源，设置温度为300±50℃，气压为2Torr；
(3b)对SiC样品表面先进行1.5秒的TMA脉冲冲洗，再依次进行2.5秒的N2脉冲冲洗、1.0秒的水蒸气脉冲冲洗和3.0秒的N2脉冲冲洗；
(3c)对冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜；
第四步：在淀积完Al2O3薄膜的SiC样品背面制作衬底电极：
(4a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为1.6×10-3Pa，蒸发速率为0.3nm/s；
(4b)在SiC样品背面蒸发三种金属Ti/Ni/Au做衬底电极，其厚度分别为30nm、250nm和200nm；
(4c)最后将做完衬底电极的SiC样品置于退火炉中在950℃下合金退火30分钟；
第五步：在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。
2.根据权利1所述的方法，其中第一步所述的对N型SiC外延片样品表面进行标准湿法工艺清洗，按如下步骤进行：
第一次清洗：将SiC样品先浸在丙酮中5min，再浸在无水乙醇中5min，然后用去离子水冲洗；
第二次清洗：将SiC样品浸在H2SO4∶H2O2＝1∶1的溶液中15min，然后用去离子水冲洗；
第三次清洗：将SiC样品浸在HF∶H2O＝1∶10的溶液中1min，以漂去自然氧化层，然后用去离子水冲洗；
第四次清洗：将SiC样品浸在NH4OH∶H2O2∶DIW＝3∶3∶10中溶液中煮沸，然后用去离子水冲洗；
第五次清洗：将SiC样品浸在HF∶H2O＝1∶10溶液中30s，然后用去离子水冲洗；
第六次清洗：将SiC样品浸在HCl∶H2O2∶DIW＝3∶3∶10溶液中煮沸，然后用去离子水冲洗；
第七次清洗：将SiC样品浸在HF∶H2O＝1∶10溶液中30s，然后用去离子水冲洗，并用N2枪吹干。
3.根据权利要求1所述的制备叠栅介质SiC-MIS电容的方法，其中第五步所述的在制作完衬底电极的SiC样品正面制作栅电极，按如下步骤进行：
(5a)涂光刻胶，并光刻出栅区域；
(5b)将SiC样品放入电子束蒸发反应室中，在SiC样品正面蒸发厚度为
的Ti/Au两种金属做栅金属；
(5c)对淀积的金属进行剥离实现栅图形。
4.一种叠栅SiC-MIS电容的制作方法，包括以下步骤：
第1步：对N型SiC外延片样品的表面进行标准湿法工艺清洗：
第2步：在清洗后的SiC外延片样品背面进行衬底电极之前的处理：
2a)在表面清洗处理过的SiC样品背面通过热氧化方法生长厚度为10nm的SiO2氧化膜；
2b)用5％的HF酸对SiO2氧化膜进行清洗；
2c)将清洗后的SiC样品在沸水中浸泡10min，再用去离子水清洗；
第3步：在SiC外延片正面外延面制作氮化二氧化硅膜，形成底层栅介质：
3a)将正反面处理后的SiC样品置入温度为750℃的N2环境的氧化炉恒温区进行升温；
3b)当温度升至1180℃时，通入纯氧气，在干氧条件下氧化SiC外延片表面10min，在SiC样品正面生成厚度为8nm的SiO2氧化膜；
3c)在电子回旋共振ECR-PE MOCVD系统中，对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为：微波功率650±50W，温度为600±50℃，N2流量为70±10sccm，等离子体处理时间为7.5min；
第4步，淀积Al2O3栅介质薄膜，形成上层栅介质：
4a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H2O为源，设置温度为300±50℃，气压为2Torr；
4b)对生长完氮化SiO2膜的样品表面先进行1.5秒的TMA脉冲冲洗，再依次进行2.5秒的N2脉冲冲洗、1.0秒的水蒸气脉冲冲洗和3.0秒的N2脉冲冲洗；
4c)对冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜；
第5步：在淀积完Al2O3薄膜的SiC样品背面制作衬底电极：
5a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为1.6×10-3Pa，蒸发速率为0.3nm/s；
5b)在SiC样品背面蒸发厚度为30nm/250nm/200nm的三种金属Ti/Ni/Au做衬底电极；
第6步：在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210118317.6A CN102629559B (zh) | 2012-04-20 | 2012-04-20 | 叠栅SiC-MIS电容的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210118317.6A CN102629559B (zh) | 2012-04-20 | 2012-04-20 | 叠栅SiC-MIS电容的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102629559A true CN102629559A (zh) | 2012-08-08 |
| CN102629559B CN102629559B (zh) | 2014-07-09 |
Family
ID=46587790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210118317.6A Active CN102629559B (zh) | 2012-04-20 | 2012-04-20 | 叠栅SiC-MIS电容的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102629559B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730359A (zh) * | 2013-10-09 | 2014-04-16 | 西安电子科技大学 | 复合栅介质SiC MISFET器件的制作方法 |
| CN104659114A (zh) * | 2015-01-28 | 2015-05-27 | 株洲南车时代电气股份有限公司 | Mos电容以及其制造方法 |
| CN104810293A (zh) * | 2015-03-27 | 2015-07-29 | 西安电子科技大学 | 分区复合栅结构SiC DMISFET器件的制作方法 |
| CN104966665A (zh) * | 2015-05-21 | 2015-10-07 | 西安电子科技大学 | 一种改善SiC与SiO2界面态密度的方法 |
| CN105304498A (zh) * | 2015-10-15 | 2016-02-03 | 大连理工大学 | 一种降低SiO2/SiC界面态密度的方法 |
| CN105355561A (zh) * | 2015-11-03 | 2016-02-24 | 大连理工大学 | 一种降低SiC MOS界面态密度的表面预处理方法 |
| CN105428223A (zh) * | 2015-12-09 | 2016-03-23 | 西安电子科技大学 | 一种改善SiC/SiO2界面态密度的方法 |
| CN106571300A (zh) * | 2015-10-12 | 2017-04-19 | 南京励盛半导体科技有限公司 | 一种碳化硅半导体器件的栅极介质层的制造工艺 |
| CN110571140A (zh) * | 2019-09-10 | 2019-12-13 | 大连理工大学 | 提高SiC MOS器件性能的含氧元素的氧化后处理方法 |
| CN111415866A (zh) * | 2020-03-31 | 2020-07-14 | 中国科学院微电子研究所 | 一种碳化硅mos电容器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040238872A1 (en) * | 2003-03-11 | 2004-12-02 | Samsung Electronics Co., Ltd. | Method for manufacturing oxide film having high dielectric constant, capacitor having dielectric film formed using the method, and method for manufacturing the same |
| CN101620990A (zh) * | 2009-07-17 | 2010-01-06 | 西安电子科技大学 | 一种减少4H-SiC中本征深能级缺陷的方法 |
| CN101552192B (zh) * | 2009-04-14 | 2010-08-25 | 西安电子科技大学 | 一种制作SiC MOS电容的方法 |
| CN102244108A (zh) * | 2011-06-23 | 2011-11-16 | 西安电子科技大学 | 复合介质层的SiCMOS电容及其制作方法 |
-
2012
- 2012-04-20 CN CN201210118317.6A patent/CN102629559B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040238872A1 (en) * | 2003-03-11 | 2004-12-02 | Samsung Electronics Co., Ltd. | Method for manufacturing oxide film having high dielectric constant, capacitor having dielectric film formed using the method, and method for manufacturing the same |
| CN101552192B (zh) * | 2009-04-14 | 2010-08-25 | 西安电子科技大学 | 一种制作SiC MOS电容的方法 |
| CN101620990A (zh) * | 2009-07-17 | 2010-01-06 | 西安电子科技大学 | 一种减少4H-SiC中本征深能级缺陷的方法 |
| CN102244108A (zh) * | 2011-06-23 | 2011-11-16 | 西安电子科技大学 | 复合介质层的SiCMOS电容及其制作方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730359A (zh) * | 2013-10-09 | 2014-04-16 | 西安电子科技大学 | 复合栅介质SiC MISFET器件的制作方法 |
| CN104659114A (zh) * | 2015-01-28 | 2015-05-27 | 株洲南车时代电气股份有限公司 | Mos电容以及其制造方法 |
| CN104810293B (zh) * | 2015-03-27 | 2017-10-20 | 西安电子科技大学 | 分区复合栅结构SiC DMISFET器件的制作方法 |
| CN104810293A (zh) * | 2015-03-27 | 2015-07-29 | 西安电子科技大学 | 分区复合栅结构SiC DMISFET器件的制作方法 |
| CN104966665A (zh) * | 2015-05-21 | 2015-10-07 | 西安电子科技大学 | 一种改善SiC与SiO2界面态密度的方法 |
| CN104966665B (zh) * | 2015-05-21 | 2018-08-28 | 西安电子科技大学 | 一种改善SiC与SiO2界面态密度的方法 |
| CN106571300A (zh) * | 2015-10-12 | 2017-04-19 | 南京励盛半导体科技有限公司 | 一种碳化硅半导体器件的栅极介质层的制造工艺 |
| CN105304498A (zh) * | 2015-10-15 | 2016-02-03 | 大连理工大学 | 一种降低SiO2/SiC界面态密度的方法 |
| CN105355561B (zh) * | 2015-11-03 | 2018-04-10 | 大连理工大学 | 一种降低SiC MOS界面态密度的表面预处理方法 |
| CN105355561A (zh) * | 2015-11-03 | 2016-02-24 | 大连理工大学 | 一种降低SiC MOS界面态密度的表面预处理方法 |
| CN105428223A (zh) * | 2015-12-09 | 2016-03-23 | 西安电子科技大学 | 一种改善SiC/SiO2界面态密度的方法 |
| CN110571140A (zh) * | 2019-09-10 | 2019-12-13 | 大连理工大学 | 提高SiC MOS器件性能的含氧元素的氧化后处理方法 |
| CN110571140B (zh) * | 2019-09-10 | 2021-07-13 | 大连理工大学 | 提高SiC MOS器件性能的含氧元素的氧化后处理方法 |
| CN111415866A (zh) * | 2020-03-31 | 2020-07-14 | 中国科学院微电子研究所 | 一种碳化硅mos电容器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102629559B (zh) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102629559B (zh) | 叠栅SiC-MIS电容的制作方法 | |
| CN103367408B (zh) | 基于硅衬底高介电常数的栅介质材料及其制备方法 | |
| TW200418185A (en) | A method for making a semiconductor device having an ultra-thin high-k gate dielectric | |
| CN111987169B (zh) | 基于二维氧化镓薄膜的晶体管及制备方法 | |
| CN103730359A (zh) | 复合栅介质SiC MISFET器件的制作方法 | |
| CN101838812B (zh) | 一种清洗钝化Ge衬底表面的方法 | |
| CN114256065A (zh) | SiC MOSFET器件的栅氧化层的制作方法 | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN103451611B (zh) | 适用于栅介质层的低漏电流HfO2薄膜的制备方法 | |
| CN104766798A (zh) | 改善SiC/SiO2界面粗糙度的方法 | |
| CN104810293B (zh) | 分区复合栅结构SiC DMISFET器件的制作方法 | |
| CN106571387A (zh) | 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件 | |
| CN106449737B (zh) | 低接触电阻型GaN基器件及其制作方法 | |
| CN109686667A (zh) | 一种SiC基MOS器件及其制备方法和应用 | |
| CN111430228B (zh) | 一种超高介电常数介质薄膜的制备方法 | |
| CN103367409B (zh) | 基于锗衬底的La基高介电常数栅介质材料的制备方法 | |
| CN104409497A (zh) | 基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法 | |
| CN104716191B (zh) | 双栅双极石墨烯场效应晶体管及其制作方法 | |
| CN113921617B (zh) | 一种Ga2O3金属氧化物半导体场效应管及制备方法 | |
| CN105470306A (zh) | 基于La基栅的LaAlO3/SrTiO3异质结场效应晶体管及制作方法 | |
| CN106531785A (zh) | 基于Ge衬底的La基介质材料高K金属栅结构及制备方法 | |
| CN107331701A (zh) | 一种金刚石材料沟道导电特性优化方法 | |
| CN104241128B (zh) | 一种垂直SiGe FinFET的制备方法 | |
| CN104882367A (zh) | 一种改善SiC MOSFET器件沟道迁移率的方法 | |
| CN107634097B (zh) | 一种石墨烯场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Wang Dejun Inventor after: Liu Li Inventor after: Ma Xiaohua Inventor after: Yang Yintang Inventor before: Liu Li Inventor before: Wang Dejun Inventor before: Ma Xiaohua Inventor before: Yang Yintang |
|
| CB03 | Change of inventor or designer information | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181130 Address after: 116024 No. 2 Ling Road, Ganjingzi District, Liaoning, Dalian Co-patentee after: Xidian University Patentee after: Dalian University of Technology Address before: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi Patentee before: Xidian University |
|
| TR01 | Transfer of patent right |