CN104409497A - 基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法 - Google Patents

基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法 Download PDF

Info

Publication number
CN104409497A
CN104409497A CN201410696165.7A CN201410696165A CN104409497A CN 104409497 A CN104409497 A CN 104409497A CN 201410696165 A CN201410696165 A CN 201410696165A CN 104409497 A CN104409497 A CN 104409497A
Authority
CN
China
Prior art keywords
algan
deposit
gan
dielectric constant
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410696165.7A
Other languages
English (en)
Inventor
陈煜海
刘红侠
许韩晨玺
范晓娇
王树龙
冯兴尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201410696165.7A priority Critical patent/CN104409497A/zh
Publication of CN104409497A publication Critical patent/CN104409497A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法,主要解决传统材料介电常数较小,导致栅电容对器件沟道电荷的控制力较弱,对器件跨导的负面影响较强,栅极击穿电压低的问题。其技术方案是改进传统MOS-HEMT中栅介质材料层(5)的结构,该栅介质材料层(5)自下而上包含La基高介电常数薄膜(501)和Al2O3保护层(502)。通过确定淀积Al2O3的循环次数m与淀积La2O3的循环次数n控制La/Al组分比,实现对器件栅结构平带电压的调整。本发明具有栅介质材料介电常数高,热稳定性好,栅电容控制能力强,栅极击穿电压高的优点,可用于制造高性能MOS-HEMT器件。

Description

基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法
技术领域
本发明属于半导体材料与器件技术领域,特别涉及一种基于La基栅介质材料的AlGaN/GaN异质结高电子迁移率晶体管HEMT,可用于无线通信和雷达设备的高频大功率电路的核心部分。
背景技术
AlGaN/GaN高电子迁移率晶体管HEMT在无线通信和雷达领域有着广阔的应用前景。为了抑制传统肖特基栅极的漏电问题,当前AlGaN/GaN高电子迁移率晶体管的栅极已引入金属-绝缘体-半导体MIS结构形成MIS-HEMT器件。由于半导体器件的绝缘介质中的一大类是氧化物介质,因此绝缘栅多为金属-氧化物-半导体MOS结构,即MOS-HEMT。
现今MOS-HEMT的栅介质材料除了采用介电常数为3.9的SiO2和介电常数为7的SiN以外,应用最普遍的是介电常数为9的Al2O3。但是,随着无线通信和雷达领域的发展,对于功率器件的性能要求也越来越高,上述传统的栅介质由于其介电常数较低,栅电容对器件沟道电荷的控制力较弱,对器件跨导的负面影响较强,亦不利于器件的等比例缩小与性能提升。
另一方面,随着MOS-HEMT器件应用领域的扩大,对于器件的关键参数,如平带电压,饱和漏电流等将有更多样的需求。当前,对于MOS-HEMT栅介质结构平带电压的调制主要是通过改变Al2O3介质层厚度来实现的,但这种方法的可调制范围较小,因为增大栅介质层厚度将导致栅电容对器件沟道电荷的控制力减弱,而减小栅介质层厚度则会导致栅极击穿电流的降低。
综上,MOS-HEMT器件当前所采用的栅介质材料的缺点为:介电常数较小,导致栅电容对器件沟道电荷的控制力较弱,为保证栅电容控制力而减薄栅介质厚度将导致器件的栅极击穿电压降低,对器件跨导的负面影响较强,而且很难从工艺制造上控制MOS-HEMT器件栅介质结构关键参数的变化,因而导致器件的性能和可靠性难以满足需求。
发明内容
本发明的目的在于针对上述已有技术的不足,提出一种基于La基栅的AlGaN/GaN高电子迁移率晶体管及其制作方法,以从工艺制造上控制MOS-HEMT器件栅介质结构关键参数的变化,增大栅介质的介电常数,增强栅电容对器件沟道电荷的控制力,提高器件的栅极击穿电压,降低栅介质对器件跨导的负面影响,从而改善MOS-HEMT器件的性能和可靠性。
本发明的技术方案是这样实现:
一.基于La基栅的AlGaN/GaN高电子迁移率晶体管,自下而上包括:蓝宝石衬底,AlN成核层,GaN缓冲层和AlGaN势垒层,该AlGaN势垒层上制作有源极,漏极和栅电极;AlGaN势垒层与栅电极之间设有栅介质材料层,这三者构成AlGaN/GaN高电子迁移率晶体管的栅电容,其特征在于:
栅介质材料层包括:La基高介电常数薄膜和Al2O3保护层;
所述的La基高介电常数薄膜,其厚度为9-12nm,介电常数为10-28,La/Al组分比的变化范围是0.2-5,通过工艺改变La/Al的组分实现对晶体管的栅介质结构平带电压的调整;
所述的Al2O3保护层,位于La基高介电常数薄膜的上面,其厚度为1-3nm,用以降低在淀积La基高介电常数薄膜过程中所形成的La2O3与空气中水汽的反应速度。
二.制作基于La基栅的AlGaN/GaN高电子迁移率晶体管的方法,包括如下步骤:
1)选用直径为2英寸的蓝宝石衬底;
2)使用金属有机化合物化学气相沉淀MOCVD设备,在蓝宝石衬底上依次淀积180-220nm厚的AlN成核层、1000-1300nm厚的GaN缓冲层和20-25nm厚的AlGaN势垒层,形成AlGaN/GaN异质结衬底;
3)采用原子层淀积方法在AlGaN/GaN异质结衬底上淀积厚度9-12nm,介电常数为10-28的La基高介电常数薄膜:
3a)将清洗后的AlGaN/GaN异质结衬底放入原子层淀积设备反应腔,再将腔体压强抽真空至9-20hPa,温度加热到290-310℃;
3b)根据所需La基高介电常数薄膜的介电常数,确定淀积Al2O3的循环次数m与淀积La2O3的循环次数n,其中m与n为1-5的任意自然数,AlGaN/GaN高电子迁移率晶体管的栅介质结构平带电压由其La/Al组分比所决定,而La/Al组分比则由n与m的比值所决定,取值范围是0.2-5;
3c)在AlGaN/GaN异质结衬底上淀积时间为0.1-3s的一个三甲基铝脉冲,并对未能成功在AlGaN/GaN异质结衬底上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成反应副产物进行吹洗;
3d)在淀积三甲基铝后的AlGaN/GaN异质结衬底上,再淀积时间为0.5-2s的一个臭氧脉冲,并对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及反应副产物进行吹洗;
3e)重复步骤3c)-步骤3d)共m次;
3f)在完成步骤3d)的AlGaN/GaN异质结衬底上,淀积时间为0.1-2s的一个三‘异丙基环戊二烯’化镧脉冲,并对未能成功在AlGaN/GaN异质结衬底上淀积的三‘异丙基环戊二烯’化镧和淀积饱和后未能参与淀积的三‘异丙基环戊二烯’化镧及淀积过程中所生成反应副产物进行吹洗;
3g)在淀积三‘异丙基环戊二烯’化镧后的AlGaN/GaN异质结衬底上,再淀积时间为0.3-3秒的一个臭氧脉冲,并对未成功与三‘异丙基环戊二烯’化镧反应和反应达到饱和后未能参与反应的臭氧以及反应副产物进行吹洗;
3h)重复步骤3f)-步骤3g)共n次;
3i)重复步骤3d)和3g),使La基高介电常数薄膜达到所设定的厚度;
4)采用原子层淀积方法在La基高介电常数薄膜上淀积1-3nm Al2O3保护层:
4a)在La基高介电常数薄膜上淀积时间为0.1-3s的一个三甲基铝脉冲,并对未能成功在La基高介电常数薄膜上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成反应副产物进行吹洗;
4b)在淀积三甲基铝后的La基高介电常数薄膜上,再淀积时间为0.5-2s的一个臭氧脉冲,并对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及反应副产物进行吹洗;
4c)重复步骤4a)-步骤4b),使Al2O3保护层达到所设定厚度;
5)将完成Al2O3保护层淀积的AlGaN/GaN异质结衬底置于温度为750-850℃的氮气环境中,退火50-70s;
6)在Al2O3保护层上,采用金属热蒸发法淀积栅电极;
7)将完成栅电极淀积AlGaN/GaN异质结衬底置于温度为550-650℃的氮气环境中,退火25-35s;
8)通过光刻与刻蚀工艺,在完成快速退火的AlGaN/GaN异质结衬底上,制作出AlGaN/GaN高电子迁移率晶体管的源区和漏区;
9)采用金属热蒸发法在AlGaN/GaN高电子迁移率晶体管的源区和漏区上制作出漏极和源极,完成器件制作。
本发明具有如下优点:
1.本发明采用La基高介电常数薄膜作为栅介质的主体部分,由于La基高介电常数薄膜具有禁带宽度大、电击穿强度高、介电常数高和热稳定性好等优点,因而对于MOS HEMT器件而言,可以提高其栅介质材料的介电常数和结晶温度,增强栅电容对器件沟道电荷的控制力,提高器件的栅极击穿电压,减小栅介质对器件跨导的负面影响。
2.本发明采用Al2O3作为栅介质材料的保护层,由于Al2O3具有弱的吸湿性,因此可以减小制备La基高介电常数薄膜过程中所生成的La2O3与空气中水汽的反应速率,防止反应生成介电常数较低的La系化合物,因而可以稳定栅介质的介电常数,提高器件的可靠性。
3.本发明通过优化工艺步骤,当La基高介电常数薄膜中的Al组分逐渐增加时,MOS-HEMT器件的栅介质结构平带电压将向负向漂移,实现了通过控制La基高介电常数薄膜的La/Al组分来调制器件栅介质结构平带电压的目的,为制造不同电学参数的MOS-HEMT器件提供了切实可行的工艺方法。
附图说明
图1为当前AlGaN/GaN高电子迁移率晶体管的结构示意图;
图2为本发明基于La基栅的AlGaN/GaN高电子迁移率晶体管的结构示意图;
图3为基于La基栅的AlGaN/GaN高电子迁移率晶体管的制作工艺流程图;
图4为制备La基高介电常数薄膜的工艺子流程图;
图5为制备Al2O3保护层的子流程图;
图6为淀积一个循环的Al2O3的脉冲时间示意图;
图7为淀积一个循环的La2O3的脉冲时间示意图。
具体实施方式
参照图1,传统AlGaN/GaN高电子迁移率晶体管,自下而上包括:蓝宝石衬底1,AlN成核层2,GaN缓冲层3和AlGaN势垒层4,该AlGaN势垒层4上制作有栅电极6,漏极7和源极8;AlGaN势垒层4与栅电极6之间设有栅介质材料层5,这三者构成AlGaN/GaN高电子迁移率晶体管的栅电容,其中:
蓝宝石衬底1的直径为2英寸;AlN成核层2的厚度为180-220nm;GaN缓冲层3的厚度为1000-1300nm;AlGaN势垒层4的厚度为20-25nm;栅介质材料层5采用介电常数为9的Al2O3,厚度为7-10nm;栅电极6采用Ni/Au/Ni多层金属;漏极7和源极8采用Ti/Al/Ni/Au多层金属。
参照图2,本发明基于La基栅的AlGaN/GaN高电子迁移率晶体管,是对图1所示的传统AlGaN/GaN高电子迁移率晶体管中其栅介质材料层5的结构改进。根据La基高介电常数薄膜禁带宽度大、电击穿强度高、介电常数高和热稳定性好的特点,以及Al2O3保护层可以降低在淀积La基高介电常数薄膜过程中所形成的La2O3与空气中水汽的反应速度的性能,将栅介质材料层5改为由La基高介电常数薄膜501和Al2O3保护层502组成的栅介质结构。
所述La基高介电常数薄膜501,位于AlGaN势垒层4的上面,其厚度为9-12nm,介电常数为10-28,La/Al组分比的变化范围是0.2-5;
所述Al2O3保护层502,位于La基高介电常数薄膜501的上面,其厚度为1-3nm,栅电极6位于该Al2O3保护层502的上面;
AlGaN势垒层4、La基高介电常数薄膜501、Al2O3保护层502和栅电极6共同形成本发明器件的栅电容。
以下给出制备本发明基于La基栅的AlGaN/GaN高电子迁移率晶体管的三种实施例。
实施例1:制作La基高介电常数薄膜的厚度为12nm,介电常数为27和Al2O3保护层厚度为2nm的AlGaN/GaN高电子迁移率晶体管。
参照图3,本实例的制作步骤如下:
步骤1,选用直径为2英寸的蓝宝石衬底。
步骤2,在蓝宝石衬底上淀积AlN成核层。
采用三甲基铝与高纯氮气分别作为铝源与氮源,在温度为1100℃,压力为40托的条件下,使用金属有机物化学气相淀积MOCVD方法,在蓝宝石衬底上淀积厚度为200nm的AlN成核层。
步骤3,在AlN成核层上淀积GaN缓冲层。
采用三乙基镓与高纯氮气分别作为镓源与氮源,在温度为1050℃,压力为40托的条件下,使用金属有机物化学气相淀积MOCVD方法,在AlN成核层上淀积厚度为1200nm的GaN缓冲层。
步骤4,在GaN缓冲层上淀积AlGaN势垒层,形成AlGaN/GaN异质结衬底。
采用三乙基镓,三甲基铝和高纯氮气分别作为镓源,铝源和氮源,在温度为1020℃,压力为40托的条件下,使用金属有机物化学气相淀积MOCVD方法,在GaN缓冲层上淀积厚度为20nm的AlGaN势垒层。
步骤5,在AlGaN/GaN异质结衬底上淀积La基高介电常数薄膜。
参照图4,本步骤的具体实现如下:
5a)将AlGaN/GaN异质结衬底置于丙酮溶液中,超声清洗5min,超声强度3.0,除去衬底上的有机污染物或附着的颗粒;
5b)将AlGaN/GaN异质结衬底置于HF酸溶液(HF:H2O=1:5)中,进行时长30s的清洗;
5c)将AlGaN/GaN异质结衬底在去离子水中冲洗,以除去残留的HF溶液;
5d)将AlGaN/GaN异质结衬底放在去离子水中用超声清洗5分钟,以除去表面的吸附颗粒;
5e)将AlGaN/GaN异质结衬底用去离子水冲洗2分钟,并用高纯氮气吹干。
5f)将清洗后的AlGaN/GaN异质结衬底放入原子层淀积设备反应腔,再将腔体压强抽真空至20hPa,温度加热到300℃,吹洗所用的氮气流量设定为150sccm,设定淀积Al2O3的循环次数m=1,淀积La2O3的循环次数n=3;
5g)在AlGaN/GaN异质结衬底上淀积时间为0.1s的一个三甲基铝脉冲,如图6中t1所示,生成Al-O-Al-CH3*和CH4
5h)对未能成功在AlGaN/GaN异质结衬底上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成的CH4进行吹洗,吹洗时间:3.0s,如图6中t2所示;
5i)在淀积三甲基铝后的AlGaN/GaN异质结衬底上再淀积时间为0.5秒的一个臭氧脉冲,如图6中t3所示,使Al-O-Al-CH3*与臭氧中的氧原子发生交换反应,生成Al-OH*,CH2O和O2
5j)对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及CH2O和O2进行吹洗,吹洗时间:4.0s,如图6中t4所示;
5k)重复步骤5g)-步骤5j)共1次;
5l)在完成步骤5k)的AlGaN/GaN异质结衬底上,淀积时间为0.1s的一个三‘异丙基环戊二烯’化镧脉冲,如图7中t1所示,生成La-O-La-i PrCp*和异丙基环戊二烯;
5m)对未能成功在AlGaN/GaN异质结衬底上淀积的三‘异丙基环戊二烯’化镧和淀积饱和后未能参与淀积的三‘异丙基环戊二烯’化镧及淀积过程中所生成的异丙基环戊二烯进行吹洗,吹洗时间:4.0s,如图7中t2所示;
5n)在淀积三‘异丙基环戊二烯’化镧后的AlGaN/GaN异质结衬底上再淀积时间为0.3s的一个臭氧脉冲,如图7中t3所示,使La-O-La-i PrCp*与臭氧中的氧原子发生交换反应,生成La-OH*,有机副产物和O2
5o)对未成功与‘异丙基环戊二烯’化镧反应和反应达到饱和后未能参与反应的臭氧以及有机副产物和O2进行吹洗,吹洗时间:10s,如图7中t4所示;
5p)重复步骤5l)-步骤5o)共3次;
5q)重复步骤5k)和5p),直到La基高介电常数薄膜的厚度达到12nm。
步骤6,在La基高介电常数薄膜上淀积2nm Al2O3保护层:
参照图5,本步骤的具体实现如下:
6a)在La基高介电常数薄膜上淀积时间为0.1s的一个三甲基铝脉冲,如图6中t1所示,生成Al-O-Al-CH3*和CH4
6b)对未能成功在La基高介电常数薄膜上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成的CH4进行吹洗,吹洗时间:3.0s,如图6中t2所示;
6c)在淀积三甲基铝后的La基高介电常数薄膜上再淀积时间为0.5s的一个臭氧脉冲,如图6中t3所示,使Al-O-Al-CH3*与臭氧中的氧原子发生交换反应,生成Al-OH*,CH2O和O2
6d)对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及CH2O和O2进行吹洗,吹洗时间:4.0s,如图6中t4所示;
6e)重复步骤6a)-步骤6d),直到Al2O3保护层的厚度达到2nm。
步骤7,将完成Al2O3保护层淀积的AlGaN/GaN异质结衬底置于温度为800℃的氮气环境中,退火60s。
步骤8,在Al2O3保护层上淀积栅电极。
在Al2O3保护层上,采用金属热蒸发法,淀积Ni/Au/Ni多层金属,其厚度分别为:Ni为450A,Au为2000A,Ni为200A。
步骤9,将完成栅电极淀积AlGaN/GaN异质结衬底置于温度为500℃的氮气环境中,退火30s。
步骤10,通过光刻与刻蚀工艺,制作AlGaN/GaN高电子迁移率晶体管晶体管的源区和漏区。
步骤11,采用金属热蒸发法在AlGaN/GaN高电子迁移率晶体管的源区和漏区上制作出漏极和源极,完成器件制作。
实施例2:制作La基高介电常数薄膜的厚度为10nm,介电常数为28和Al2O3保护层厚度为3nm的AlGaN/GaN高电子迁移率晶体管。
参照图3,本实例的制作步骤如下:
步骤一,选用直径为2英寸的蓝宝石衬底。
步骤二,在蓝宝石衬底上淀积厚度为220nm的AlN成核层。
淀积的工艺与实施例1的步骤2相同。
步骤三,在AlN成核层上淀积厚度为1300nm的GaN缓冲层。
淀积的工艺与实施例1的步骤3相同。
步骤四,在GaN缓冲层上淀积厚度为25nm的AlGaN势垒层,形成AlGaN/GaN异质结衬底。
淀积的工艺与实施例1的步骤4相同。
步骤五,在AlGaN/GaN异质结衬底上淀积La基高介电常数薄膜。
参照图4,本步骤的具体实现如下:
5.1)对AlGaN/GaN异质结衬底进行清洗,清洗的工艺与实施例1的步骤5中的步骤5a)-5e)相同;
5.2)将清洗后的AlGaN/GaN异质结衬底放入原子层淀积设备反应腔,再将腔体压强抽真空至10hPa,将温度加热到310℃,设定吹洗所用的氮气流量为100sccm,设定淀积Al2O3的循环次数m=1,淀积La2O3的循环次数n=5;
5.3)在AlGaN/GaN异质结衬底上淀积时间为1.0s的一个三甲基铝脉冲,如图6中t1所示,生成Al-O-Al-CH3*和CH4
5.4)对未能成功在AlGaN/GaN异质结衬底上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成的CH4进行吹洗,吹洗时间为4.0s,如图6中t2所示;
5.5)在淀积三甲基铝后的AlGaN/GaN异质结衬底上再淀积时间为1.0s的一个臭氧脉冲,如图6中t3所示,使Al-O-Al-CH3*与臭氧中的氧原子发生交换反应,生成Al-OH*,CH2O和O2
5.6)对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及CH2O和O2进行吹洗,吹洗时间为5.0s,如图6中t4所示;
5.7)重复步骤5.3)-步骤5.6)共1次;
5.8)在完成步骤5.7)的AlGaN/GaN异质结衬底上,淀积时间为0.5s的一个三‘异丙基环戊二烯’化镧脉冲,如图7中t1所示,生成La-O-La-i PrCp*和异丙基环戊二烯;
5.9)对未能成功在AlGaN/GaN异质结衬底上淀积的三‘异丙基环戊二烯’化镧和淀积饱和后未能参与淀积的三‘异丙基环戊二烯’化镧及淀积过程中所生成的异丙基环戊二烯进行吹洗,吹洗时间为5.0s,如图7中t2所示;
5.10)在淀积三‘异丙基环戊二烯’化镧后的AlGaN/GaN异质结衬底上再淀积时间为1.5s的一个臭氧脉冲,如图7中t3所示,使La-O-La-i PrCp*与臭氧中的氧原子发生交换反应,生成La-OH*,有机副产物和O2
5.11)对未成功与‘异丙基环戊二烯’化镧反应和反应达到饱和后未能参与反应的臭氧以及有机副产物和O2进行吹洗,吹洗时间为10s,如图7中t4所示;
5.12)重复步骤5.8)-步骤5.11)共5次;
5.13)重复步骤5.7)和5.12),直到La基高介电常数薄膜的厚度达到10nm。
步骤六,在La基高介电常数薄膜上淀积3nm厚的Al2O3保护层:
参照图5,本步骤的具体实现如下:
6.1)在La基高介电常数薄膜上淀积时间为1.0s的一个三甲基铝脉冲,如图6中t1所示,生成Al-O-Al-CH3*和CH4
6.2)对未能成功在La基高介电常数薄膜上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成的CH4进行吹洗,吹洗时间为4.0s,如图6中t2所示;
6.3)在淀积三甲基铝后的La基高介电常数薄膜上再淀积时间为1.0s的一个臭氧脉冲,如图6中t3所示,使Al-O-Al-CH3*与臭氧中的氧原子发生交换反应,生成Al-OH*,CH2O和O2
6.4)对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及CH2O和O2进行吹洗,吹洗时间为5.0s,如图6中t4所示;
6.5)重复步骤6.1)-步骤6.4),直到Al2O3保护层的厚度达到3nm。
步骤七,将完成Al2O3保护层淀积的AlGaN/GaN异质结衬底置于温度为850℃的氮气环境中,退火50s。
步骤八,在Al2O3保护层上淀积栅电极。
淀积工艺与实施例1的步骤8相同。
步骤九,将完成栅电极淀积AlGaN/GaN异质结衬底置于温度为650℃的氮气环境中,退火25s。
步骤十,通过光刻与刻蚀工艺,制作AlGaN/GaN高电子迁移率晶体管的源区和漏区。
步骤十一,采用金属热蒸发法在AlGaN/GaN高电子迁移率晶体管的源区和漏区上制作出漏极和源极,完成器件制作。
实施例3:制作La基高介电常数薄膜的厚度为9nm,介电常数为10和Al2O3保护层厚度为1nm的AlGaN/GaN高电子迁移率晶体管。
参照图3,本实例的制作步骤如下:
步骤A,选用直径为2英寸的蓝宝石衬底。
步骤B,在蓝宝石衬底上淀积厚度为180nm的AlN成核层。
淀积的工艺与实施例1的步骤2相同。
步骤C,在AlN成核层上淀积厚度为1000nm的GaN缓冲层。
淀积的工艺与实施例1的步骤3相同。
步骤D,在GaN缓冲层上淀积厚度为24nm的AlGaN势垒层,形成AlGaN/GaN异质结衬底。
淀积的工艺与实施例1的步骤4相同。
步骤E,在AlGaN/GaN异质结衬底上淀积La基高介电常数薄膜。
参照图4,本步骤的具体实现如下:
E1)对AlGaN/GaN异质结衬底进行清洗,清洗的工艺与实施例1的步骤5a)-5e)相同;
E2)将清洗后的AlGaN/GaN异质结衬底放入原子层淀积设备反应腔,再将腔体压强抽真空至9hPa,将温度加热到290℃,设定吹洗所用的氮气流量为250sccm,设定淀积Al2O3的循环次数m=5,淀积La2O3的循环次数n=1;
E3)在AlGaN/GaN异质结衬底上淀积时间为3.0s的一个三甲基铝脉冲,如图6中t1所示,生成Al-O-Al-CH3*和CH4
E4)对未能成功在AlGaN/GaN异质结衬底上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成的CH4进行吹洗,吹洗时间为2.0s,如图6中t2所示;
E5)在淀积三甲基铝后的AlGaN/GaN异质结衬底上再淀积时间为2.0s的一个臭氧脉冲,如图6中t3所示,使Al-O-Al-CH3*与臭氧中的氧原子发生交换反应,生成Al-OH*,CH2O和O2
E6)对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及CH2O和O2进行吹洗,吹洗时间为3.0s,如图6中t4所示;
E7)重复步骤E3)-步骤E6)共5次;
E8)在完成步骤E7)的AlGaN/GaN异质结衬底上,淀积时间为2.0s的一个三‘异丙基环戊二烯’化镧脉冲,如图7中t1所示,生成La-O-La-i PrCp*和异丙基环戊二烯;
E9)对未能成功在AlGaN/GaN异质结衬底上淀积的三‘异丙基环戊二烯’化镧和淀积饱和后未能参与淀积的三‘异丙基环戊二烯’化镧及淀积过程中所生成的异丙基环戊二烯进行吹洗,吹洗时间为3.0s,如图7中t2所示;
E10)在淀积三‘异丙基环戊二烯’化镧后的AlGaN/GaN异质结衬底上再淀积时间为3.0s的一个臭氧脉冲,如图7中t3所示,使La-O-La-i PrCp*与臭氧中的氧原子发生交换反应,生成La-OH*,有机副产物和O2
E11)对未成功与‘异丙基环戊二烯’化镧反应和反应达到饱和后未能参与反应的臭氧以及有机副产物和O2进行吹洗,吹洗时间为9.0s,如图7中t4所示;
E12)重复步骤E8)-步骤E11)共1次;
E13)重复步骤E7)和E12),直到La基高介电常数薄膜的厚度达到9nm。
步骤F,在La基高介电常数薄膜上淀积1nm厚的Al2O3保护层。
参照图5,本步骤的具体实现如下:
F1)在La基高介电常数薄膜上淀积时间为3.0s的一个三甲基铝脉冲,如图6中t1所示,生成Al-O-Al-CH3*和CH4
F2)对未能成功在La基高介电常数薄膜上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成的CH4进行吹洗,吹洗时间为2.0s,如图6中t2所示;
F3)在淀积三甲基铝后的La基高介电常数薄膜上再淀积时间为2.0s的一个臭氧脉冲,如图6中t3所示,使Al-O-Al-CH3*与臭氧中的氧原子发生交换反应,生成Al-OH*,CH2O和O2
F4)对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及CH2O和O2进行吹洗,吹洗时间为3.0s,如图6中t4所示;
F5)重复步骤F1)-步骤F4),直到Al2O3保护层的厚度达到1nm。
步骤G,将完成Al2O3保护层淀积的AlGaN/GaN异质结衬底置于温度为750℃的氮气环境中,退火70s。
步骤H,在Al2O3保护层上淀积栅电极。
淀积工艺与实施例1的步骤8相同。
步骤I,将完成栅电极淀积AlGaN/GaN异质结衬底置于温度为550℃的氮气环境中,退火35s。
步骤J,通过光刻与刻蚀工艺,制作AlGaN/GaN高电子迁移率晶体管晶体管的源区和漏区。
步骤K,采用金属热蒸发法在AlGaN/GaN高电子迁移率晶体管的源区和漏区上制作出漏极和源极,完成器件制作。
以上描述仅是本发明的三个具体实例,不构成对本发明的任何限制。显然对于本领域的专业人员来说,在了解本发明内容和原理后,都可能在不背离本发明的原理、结构的情况下,进行形式和细节上的各种修正和改变,但是这些基于发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (6)

1.一种基于La基栅的AlGaN/GaN高电子迁移率晶体管,自下而上包括:蓝宝石衬底(1),AlN成核层(2),GaN缓冲层(3)和AlGaN势垒层(4),该AlGaN势垒层(4)上制作有源极(8),漏极(7)和栅电极(6);AlGaN势垒层(4)与栅电极(6)之间设有栅介质材料层(5),这三者构成AlGaN/GaN高电子迁移率晶体管的栅电容,其特征在于:
栅介质材料层(5),包括:La基高介电常数薄膜(501)和Al2O3保护层(502);
所述的La基高介电常数薄膜(501),其厚度为9-12nm,介电常数为10-28,La/Al组分比的变化范围是0.2-5,通过工艺改变La/Al的组分实现对晶体管的栅介质结构平带电压的调整;
所述的Al2O3保护层(502),位于La基高介电常数薄膜(501)的上面,其厚度为1-3nm,用以降低在淀积La基高介电常数薄膜过程中所形成的La2O3与空气中水汽的反应速度。
2.根据权利要求1所述基于La基栅的AlGaN/GaN高电子迁移率晶体管的AlN成核层(2),其特征在于所述AlN成核层(2)的厚度为180-220nm。
3.根据权利要求1所述基于La基栅的AlGaN/GaN高电子迁移率晶体管的GaN缓冲层(3),其特征在于所述GaN缓冲层(3)的厚度为1000-1300nm。
4.根据权利要求1所述基于La基栅的AlGaN/GaN高电子迁移率晶体管的AlGaN势垒层(4),其特征在于所述AlGaN势垒层(4)的厚度为20-25nm。
5.一种基于La基栅的AlGaN/GaN高电子迁移率晶体管的制作方法,包括如下步骤:
1)选用直径为2英寸的蓝宝石衬底;
2)使用金属有机化合物化学气相沉淀MOCVD设备,在蓝宝石衬底上依次淀积180-220nm厚的AlN成核层、1000-1300nm厚的GaN缓冲层和20-25nm厚的AlGaN势垒层,形成AlGaN/GaN异质结衬底;
3)采用原子层淀积方法在AlGaN/GaN异质结衬底上淀积厚度9-12nm,介电常数为10-28的La基高介电常数薄膜:
3a)将清洗后的AlGaN/GaN异质结衬底放入原子层淀积设备反应腔,再将腔体压强抽真空至9-20hPa,温度加热到290-310℃;
3b)根据所需La基高介电常数薄膜的介电常数,确定淀积Al2O3的循环次数m与淀积La2O3的循环次数n,其中m与n为1-5的任意自然数,AlGaN/GaN高电子迁移率晶体管的栅介质结构平带电压由其La/Al组分比所决定,而La/Al组分比则由n与m的比值所决定,取值范围是0.2-5;
3c)在AlGaN/GaN异质结衬底上淀积时间为0.1-3s的一个三甲基铝脉冲,并对未能成功在AlGaN/GaN异质结衬底上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成反应副产物进行吹洗;
3d)在淀积三甲基铝后的AlGaN/GaN异质结衬底上,再淀积时间为0.5-2s的一个臭氧脉冲,并对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及反应副产物进行吹洗;
3e)重复步骤3c)-步骤3d)共m次;
3f)在完成步骤3d)的AlGaN/GaN异质结衬底上,淀积时间为0.1-2s的一个三‘异丙基环戊二烯’化镧脉冲,并对未能成功在AlGaN/GaN异质结衬底上淀积的三‘异丙基环戊二烯’化镧和淀积饱和后未能参与淀积的三‘异丙基环戊二烯’化镧及淀积过程中所生成反应副产物进行吹洗;
3g)在淀积三‘异丙基环戊二烯’化镧后的AlGaN/GaN异质结衬底上,再淀积时间为0.3-3秒的一个臭氧脉冲,并对未成功与三‘异丙基环戊二烯’化镧反应和反应达到饱和后未能参与反应的臭氧以及反应副产物进行吹洗;
3h)重复步骤3f)-步骤3g)共n次;
3i)重复步骤3e)和3h),使La基高介电常数薄膜达到所设定的厚度;
4)采用原子层淀积方法在La基高介电常数薄膜上淀积1-3nmAl2O3保护层:
4a)在La基高介电常数薄膜上淀积时间为0.1-3s的一个三甲基铝脉冲,并对未能成功在La基高介电常数薄膜上淀积的三甲基铝和淀积饱和后未能参与淀积的三甲基铝及淀积过程中所生成反应副产物进行吹洗;
4b)在淀积三甲基铝后的La基高介电常数薄膜上,再淀积时间为0.5-2s的一个臭氧脉冲,并对未成功与三甲基铝反应和反应达到饱和后未能参与反应的臭氧以及反应副产物进行吹洗;
4c)重复步骤4a)-步骤4b),使Al2O3保护层达到所设定厚度;
5)将完成Al2O3保护层淀积的AlGaN/GaN异质结衬底置于温度为750-850℃的氮气环境中,退火50-70s;
6)在Al2O3保护层上,采用金属热蒸发法淀积栅电极;
7)将完成栅电极淀积AlGaN/GaN异质结衬底置于温度为550-650℃的氮气环境中,退火25-35s;
8)通过光刻与刻蚀工艺,在完成快速退火的AlGaN/GaN异质结衬底上,制作出AlGaN/GaN高电子迁移率晶体管的源区和漏区;
9)采用金属热蒸发法在AlGaN/GaN高电子迁移率晶体管的源区和漏区上制作出漏极和源极,完成器件制作。
6.根据权利要求5所述的制备方法,其特征在于,所述步骤3b)、3c)、3e)、3f)、4a)和4b)中的吹洗,其工艺条件如下:
吹洗所用的气体为99.999%的高纯氮气,
氮气流量设定为100-250sccm,
吹洗时间为3-10s。
CN201410696165.7A 2014-11-26 2014-11-26 基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法 Pending CN104409497A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410696165.7A CN104409497A (zh) 2014-11-26 2014-11-26 基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410696165.7A CN104409497A (zh) 2014-11-26 2014-11-26 基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法

Publications (1)

Publication Number Publication Date
CN104409497A true CN104409497A (zh) 2015-03-11

Family

ID=52647112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410696165.7A Pending CN104409497A (zh) 2014-11-26 2014-11-26 基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法

Country Status (1)

Country Link
CN (1) CN104409497A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470306A (zh) * 2015-11-10 2016-04-06 西安电子科技大学 基于La基栅的LaAlO3/SrTiO3异质结场效应晶体管及制作方法
CN106601807A (zh) * 2016-12-12 2017-04-26 西安电子科技大学 基于倒装芯片的AlGaN/GaN高电子迁移率晶体管器件及制作方法
CN110098255A (zh) * 2018-01-29 2019-08-06 中国电子科技集团公司第五十五研究所 一种局域化沟道的场效应晶体管及其制备方法
CN111384165A (zh) * 2018-12-29 2020-07-07 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733383A (en) * 2006-02-23 2007-09-01 Arima Optoelectronics Corp Method of converting N face into Ga face for HEMT nitride buffer layer structure
CN102184943A (zh) * 2011-04-18 2011-09-14 电子科技大学 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN103367408A (zh) * 2013-07-04 2013-10-23 西安电子科技大学 基于硅衬底高介电常数的栅介质材料及其制备方法
US20140061658A1 (en) * 2012-09-04 2014-03-06 Richtek Technology Corporation High Electron Mobility Transistor and Manufacturing Method Thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733383A (en) * 2006-02-23 2007-09-01 Arima Optoelectronics Corp Method of converting N face into Ga face for HEMT nitride buffer layer structure
CN102184943A (zh) * 2011-04-18 2011-09-14 电子科技大学 一种增强型AlGaN/GaN HEMT器件及其制备方法
US20140061658A1 (en) * 2012-09-04 2014-03-06 Richtek Technology Corporation High Electron Mobility Transistor and Manufacturing Method Thereof
CN103367408A (zh) * 2013-07-04 2013-10-23 西安电子科技大学 基于硅衬底高介电常数的栅介质材料及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470306A (zh) * 2015-11-10 2016-04-06 西安电子科技大学 基于La基栅的LaAlO3/SrTiO3异质结场效应晶体管及制作方法
CN106601807A (zh) * 2016-12-12 2017-04-26 西安电子科技大学 基于倒装芯片的AlGaN/GaN高电子迁移率晶体管器件及制作方法
CN110098255A (zh) * 2018-01-29 2019-08-06 中国电子科技集团公司第五十五研究所 一种局域化沟道的场效应晶体管及其制备方法
CN110098255B (zh) * 2018-01-29 2022-10-28 中国电子科技集团公司第五十五研究所 一种局域化沟道的场效应晶体管及其制备方法
CN111384165A (zh) * 2018-12-29 2020-07-07 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN111384165B (zh) * 2018-12-29 2022-08-09 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US9230799B2 (en) Method for fabricating semiconductor device and the semiconductor device
TWI464879B (zh) 半導體裝置及用於製造該半導體裝置之方法
CN102629624B (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN103367408B (zh) 基于硅衬底高介电常数的栅介质材料及其制备方法
CN103887163A (zh) 用于SiC基MOS器件栅介质薄膜的制备方法
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN104409497A (zh) 基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法
CN102683406B (zh) GaN基的MS栅增强型高电子迁移率晶体管及制作方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN105428314A (zh) GaN基HEMT器件制备方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN101414623A (zh) 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN106571387A (zh) 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件
JP5661068B2 (ja) ノーマリーオフパワー素子およびその製造方法
CN107293587A (zh) 一种GaN/AlGaN栅槽低损伤刻蚀的方法
CN105470306A (zh) 基于La基栅的LaAlO3/SrTiO3异质结场效应晶体管及制作方法
CN105428235A (zh) 一种降低GaN器件漏电流的方法
TWI409951B (zh) 增強型氮化鎵系金氧半場效電晶體
CN102820322B (zh) 含铁电层的GaN基增强型器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150311

RJ01 Rejection of invention patent application after publication