CN105428314A - GaN基HEMT器件制备方法 - Google Patents

GaN基HEMT器件制备方法 Download PDF

Info

Publication number
CN105428314A
CN105428314A CN201510986592.3A CN201510986592A CN105428314A CN 105428314 A CN105428314 A CN 105428314A CN 201510986592 A CN201510986592 A CN 201510986592A CN 105428314 A CN105428314 A CN 105428314A
Authority
CN
China
Prior art keywords
grid
gan base
layer
base hemt
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510986592.3A
Other languages
English (en)
Inventor
敦少博
顾国栋
郭红雨
韩婷婷
吕元杰
王元刚
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201510986592.3A priority Critical patent/CN105428314A/zh
Publication of CN105428314A publication Critical patent/CN105428314A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883Combination of depletion and enhancement field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN基HEMT器件制备方法,涉及带有绝缘栅的场效应晶体管技术领域。所述方法包括如下步骤:对GaN基HEMT材料进行台面刻蚀;形成源极和漏极;生长掩膜层;刻蚀上述器件的栅极区域,分别形成增强型GaN基HEMT器件的栅极图形和耗尽型GaN基HEMT器件的栅极图形;采用等离子体模式刻蚀上述器件的表面;生长栅下介质层;在栅下介质层的上表面生长栅金属种子层;刻蚀栅区域外的金属种子层;在栅区域形成栅极。所述方法能大大降低界面缺陷和陷阱密度,进一步提高器件性能和可靠性,且所沉积薄膜具有极好均匀性和可控性,并可实现低损伤薄膜沉积。

Description

GaN基HEMT器件制备方法
技术领域
本发明涉及带有绝缘栅的场效应晶体管技术领域,尤其涉及一种GaN基HEMT器件制备方法。
背景技术
GaN微波功率器件主要是指AlGaN/GaN、InAlN/GaN、AlN/GaN和InAlGaN/GaN等异质结高电子迁移率晶体管(HEMT),统称为GaNHEMT。HEMT在能够形成二维电子气(2DEG)的异质结上用类似于MESFET的工艺制成的一种场效应晶体管,因此也称为异质结场效应晶体管(HFET)。该器件工作原理上不同于MESFET和MOSFET的主要处是:其源漏间导电沟道是器件结构中自然形成的2DEG,而不是像MESFET那样的掺杂薄层或MOSFET那样的场致反型层,栅压VG的作用是改变2DEG的电子密度,从而控制器件的工作状态。以AlGaN/GaN异质结为例,因极化效应很容易在AlGaN势垒层中靠结的附近形成2DEG,是理想的HEMT器件。从本质上说,HEMT只容易做成耗尽(常开)型,因AlGaN/GaN异质结压电极化和自发极化作用其VG=0V时已有2DEG存在。施加正栅压使2DEG中电子密度升高,电阻减小;施加负栅压使其电子密度下降,负栅压升高到一定水平时沟道即被夹断,因而其阈值电压为负值(典型值为-4V)。增强(常关)型GaNHEMT要用特殊工艺将阈值电压变成正值来实现。
尽管GaN作为一种新型半导体材料,已在诸多领域取得了重要的突破和应用,如GaN蓝光LED和蓝光激光器、GaN微波功率器件和MMIC、GaN深紫外探测器等,近年来,它在数字电路和功率开关上的应用成为了国内外研究热点。GaN在数字电路和功率开关上的应用都需要制备增强型的GaNHEMT器件(E模器件),由于常规工艺制作的AlGaN/GaNHEMT均为耗尽型(阈值电压Vth<0V,D模器件),开发E模GaNHEMT成为关键。E模GaNHEMT器件是高速开关、高温GaN数字电路和射频集成电路(RFIC)的一个重要组成部分。从应用的角度来说,E模HEMT有着D模HEMT无法比拟的优势,在微波功率放大器和低噪音功率放大器领域,E模HEMT不需要负电极电压,降低了电路的复杂性和成本;在高功率开关领域,E模HEMT能够提高电路的安全性和功耗,节省能源;在数字电路领域,氮化物半导体由于缺少p沟道器件,无法形成低功耗的互补逻辑,E模HEMT能够缓解缺少p沟道的问题,实现简化的数字电路结构。
目前实现GaN增强型器件的技术包括栅下凹槽刻蚀、氟基等离子处理、栅下p型GaN盖帽层等方法,这些技术中最有希望产品化产业化的是栅下凹槽刻蚀技术。栅下凹槽刻蚀实现增强型器件一般是采用反应耦合离子刻蚀(ICP)刻蚀HEMT器件势垒层;然后采用原子层沉积(ALD)技术在凹槽内沉积一层介质层,降低器件栅漏电,提高器件阈值电压;最后电子束蒸发栅金属,形成最终的增强型GaNHEMT器件。增强型器件的势垒层材料可以是AlGaN、InAlN、AlN和InAlGaN材料,栅下介质一般是Al2O3,也可以是AlN、HfO2、SiN等其它介质,或以上多种介质的复合层薄膜;栅金属一般是Ni/Au,也可以是Ni/Pt/Au、Ti/Pt/Au、Pt/Au等金属组合。
原子层沉积(ALD)是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法。在ALD进行薄膜生长时,将适当的前驱反应气体以脉冲方式通入反应器中,随后再通入惰性气体进行清洗,对随后的每一沉积层都重复这样的程序。ALD的优点包括可以通过控制反应周期数简单精确地控制薄膜的厚度,形成达到原子层厚度精度的薄膜;不需要控制反应物流量的均一性;前驱体是饱和化学吸附,保证生成大面积均匀性的薄膜;可生成极好的三维保形性化学计量薄膜,作为台阶覆盖和纳米孔材料的涂层;可以沉积多组分纳米薄层和混合氧化物;薄膜生长可在低温(室温到400℃)下进行;可广泛适用于各种形状的衬底。原子层沉积技术可以沉积Al2O3、AlN、NiO、TiO2、SiN、SiO2等化合物介质材料,也可沉积Ni、Cu、Pt、Ti、Mo、Au等单质金属,而且重复性、均匀性均好于电子束蒸发工艺。
影响GaN增强型器件特性的一种重要因素是器件肖特基势垒的导体/介质/金属界面,界面质量决定着器件的阈值电压、漏电等特性。现有工艺是采用ALD生长Al2O3等介质形成栅下介质层,然后电子束蒸发Ni/Au等栅金属形成肖特基势垒。此工艺中的GaN与Al2O3、Al2O3与金属Ni形成复杂界面,而且在不同设备之间进行工艺,不可避免接触外界物质,容易引入界面陷阱或缺陷。界面与陷阱态对增强型GaN器件的漏电、电流崩塌、阈值电压和输出电流等影响很大,而且影响器件的长期可靠性。
发明内容
本发明所要解决的技术问题是提供一种GaN基HEMT器件制备方法,所述方法能大大降低界面缺陷和陷阱密度,进一步提高器件性能和可靠性,且所沉积薄膜具有极好均匀性和可控性,并可实现低损伤薄膜沉积。
为解决上述技术问题,本发明所采取的技术方案是:一种GaN基HEMT器件制备方法,其特征在于包括如下步骤:
1)对GaN基HEMT材料进行台面刻蚀;
2)在台面刻蚀后的器件上表面的漏源区域进行源漏金属蒸发,形成源极和漏极;
3)在上述器件的上表面生长掩膜层;
4)刻蚀上述器件的栅极区域,分别形成增强型GaN基HEMT器件的栅极图形和耗尽型GaN基HEMT器件的栅极图形;
5)采用等离子体模式刻蚀上述器件的表面;
6)生长栅下介质层;
7)在栅下介质层的上表面生长栅金属种子层;
8)刻蚀栅区域外的金属种子层;
9)在步骤8)中器件的栅区域形成栅极;
上述步骤依次在原子层沉积ALD设备的反应腔体内完成,每完成某一工艺,即抽空腔体内空气,达到真空环境,然后再通入下一工艺的反应气体进行反应,如此反复。
进一步的技术方案在于:所述方法还包括在步骤1)之前进行的器件清洗步骤。
进一步的技术方案在于:所述GaN基HEMT材料包括衬底层、GaN缓冲层、AlN层和势垒层。
进一步的技术方案在于:所述势垒层材料为AlGaN、InAlN、AlN或InAlGaN,厚度为3nm-30nm。
进一步的技术方案在于:在所述的生长栅下介质层前,所述方法还包括:在ALD设备的反应腔体内采用等离子体模式对材料表面进行清洗或处理的步骤,所用等离子体气体包括采用N2/H2混合气体作为源的氮等离子体、采用氩气作为源的氩等离子体以及采用去离子水或臭氧气体作为源的氧等离子体,等离子体处理功率50W-150W。
进一步的技术方案在于:通过ALD设备生长的栅下介质层包括Al2O3、AlN、SiN和/或SiO2;生长模式为热生长或等离子体模式生长,生长时反应腔体温度为20℃-400℃。
进一步的技术方案在于:采用ALD设备生长的金属种子层和栅极的制作材料包括Ni、Ti、NiO、TiO、Pt和/或Au。
进一步的技术方案在于:所述的步骤4)中:首先,在台面一侧的栅极区域,使用RIE刻蚀增强型器件的掩膜层,并使用ICP刻蚀增强型器件的势垒层,形成增强型GaN基HEMT器件的栅极图形;然后,在台面另一侧的栅极区域,使用RIE刻蚀耗尽型器件的掩膜层,形成耗尽型GaN基HEMT器件的栅极图形。
进一步的技术方案在于:所述掩膜层的制作材料为SiN。
本发明还公开了一种GaN基HEMT器件,其特征在于:包括GaN基HEMT材料,所述GaN基HEMT材料的上表面设有漏极和源极,上述器件的栅极以外的区域设有掩膜层,在掩膜层的上表面以及栅极区域设有栅下介质层,在栅极区域的栅下介质层的上表面设有金属种子层,所述金属种子层上设有栅极。
采用上述技术方案所产生的有益效果在于:通过所述方法制备的GaN基HEMT器件可应用到电力电子和数字电路领域,所述方法通过ALD沉积工艺可通过控制反应循环次数简单而精确地控制薄膜厚度,形成可达到原子层厚度精度的纳米级薄膜;所沉积薄膜具有极好均匀性和可控性,并可实现低损伤薄膜沉积。此外本发明可以在ALD设备的真空腔体内对GaN表面进行RIE清洗、栅下氧化物介质沉积和栅金属沉积等操作,避免了空气和光刻胶对GaN/氧化物、氧化物/金属两个界面的影响,能大大降低界面缺陷和陷阱密度,进一步提高器件性能和可靠性。
附图说明
图1-10是本发明实施例一所述方法制作的GaN基HEMT器件的过程图;
图11是本发明实施例二中ALD生长Al2O3/Ni复合介质层示意图;
图12是本发明实施例三中ALD生长Al2O3/NiO复合介质层示意图;
图13是本发明实施例四中ALD生长Al2O3/NiO复合介质层示意图;
其中:1、衬底层2、GaN缓冲层3、AlN层4、势垒层5、源极6、漏极7、掩膜层8、栅下介质层9、金属种子层10、栅极。
具体实施方式
下面结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
实施例一
本发明公开了一种GaN基HEMT器件制备方法,包括如下步骤:
1)通过反应耦合离子刻蚀ICP对GaN基HEMT材料(如图1所示)进行台面刻蚀,如图2所示,图1中所述GaN基HEMT材料从下到上为,衬底层1、GaN缓冲层2、AlN层3和AlGaN层。
2)在台面刻蚀后的器件上表面的漏源区域进行源漏金属蒸发,形成源极5和漏极6,如图3所示;
3)在上述器件的上表面生长掩膜层7,如图4所示;
4)刻蚀上述器件的栅极区域,分别形成增强型GaN基HEMT器件的栅极图形和耗尽型GaN基HEMT器件的栅极图形,如图5、图6所示;
5)采用等离子体模式刻蚀上述器件的表面;
6)生长栅下介质层8,如图7所示;
7)在栅下介质层8的上表面生长栅金属种子层9,如图8所示;
8)刻蚀栅区域外的金属种子层9,如图9所示;
9)在步骤8)中器件的栅区域形成栅极10,如图10所示;
上述步骤依次在原子层沉积ALD设备的反应腔体内完成,每完成某一工艺,即抽空腔体内空气,达到真空环境,然后再通入下一工艺的反应气体进行反应,如此反复。
实施例二
本发明公开了一种GaN基HEMT器件制备方法,包括如下步骤:
1)GaNHEMT材料表面清洗;
2)光刻标记图形;
3)电子束蒸发Ti/Pt/Au金属标记;
4)光刻源漏金属图形;
5)电子束蒸发Ti/Al/Ni/Au源漏金属;
6)源漏金属合金,在氮气环境下830℃合金30秒,形成漏极和源极;
7)PECVD生长SiN掩膜层;
8)涂胶,光刻出增强型器件栅区域;
9)RIE刻蚀增强型器件SiN掩膜层,ICP刻蚀增强型器件的势垒层;
10)去除光刻胶;
11)再次涂胶,光刻出耗尽型器件栅区域;
12)RIE刻蚀耗尽型器件SiN掩膜层;
13)去除光刻胶;
14)在ALD设备中通入N2/H2气体采用等离子体模式刻蚀材料表面;
15)在ALD设备中通入TMAl和H2O生长Al2O3薄膜;
16)在ALD设备通入反应气体NH3和Ni(dmamb)2,采用热生长模式生长栅金属Ni,如图11所示;
17)PECVD生长SiO2作为湿法腐蚀Ni金属的掩膜;
18)涂胶,光刻出需要腐蚀Ni金属的区域;
19)RIE刻蚀SiO2,漏出需要腐蚀Ni金属的区域;
20)去除光刻胶;
21)采用硫酸铈溶液作为腐蚀液去除栅金属外的其它区域Ni金属;
22)采用BOE作为腐蚀液腐蚀掉SiO2掩膜层;
23)涂胶,光刻出增强型和耗尽型器件栅金属区域;
24)将器件放入电子束蒸发台蒸发栅金属Ni/Au;
25)将样品浸入1165剥离液加热到350℃,剥离栅区域以外的金属,形成增强型和耗尽型器件金属栅。
此方案中首先采用等离子体清洗了GaN材料表面,然后生长Al2O3介质层,再生长栅金属Ni,上述操作都在ALD设备内完成,避免了材料表面和界面被空气中杂质污染,最大限度的降低了界面和表面态陷阱和缺陷。
实施例三
本发明公开了一种GaN基HEMT器件制备方法,包括如下步骤:
1)GaNHEMT材料表面清洗;
2)光刻标记图形;
3)电子束蒸发Ti/Pt/Au金属标记;
4)光刻源漏金属图形;
5)电子束蒸发Ti/Al/Ni/Au源漏金属;
6)源漏金属合金,在氮气环境下830℃合金30秒;
7)PECVD沉积SiN作为势垒层刻蚀的掩膜层;
8)涂胶,光刻出增强型器件的栅图形;
9)RIE刻蚀增强型器件栅区域SiN掩膜层;
10)采用ICP刻蚀增强型器件的势垒层;
11)在ALD中通入N2/H2气体采用等离子体模式刻蚀材料表面;
12)在ALD中通入TMAl和H2O,采用热生长模式生长Al2O3薄膜;
13)在ALD中通入Ni(amd)与H2O,采用热生长模式生长NiO薄膜,如图12所示;
14)去除光刻胶;
15)再次涂胶,光刻出耗尽型器件栅区域;
16)RIE刻蚀耗尽型器件栅区域的Al2O3、NiO和SiN薄膜;
17)去除光刻胶,400℃快速热退火5分钟修复RIE刻蚀损伤;
18)再次涂胶,光刻出增强型和耗尽型器件栅区域;
19)将样品放入电子束蒸发台蒸发栅金属Ni/Au;
20)将样品浸入1165剥离液加热到350℃,剥离栅区域以外的金属,形成金属栅。
此方案采用Al2O3/NiO代替Al2O3形成复合栅下介质层,半导体/介质层/栅金属复合界面可以进一步优化。
实施例四
本发明公开了一种GaN基HEMT器件制备方法,包括如下步骤:
1)GaNHEMT材料表面清洗;
2)光刻标记图形;
3)电子束蒸发Ti/Pt/Au金属标记;
4)光刻源漏金属图形;
5)电子束蒸发Ti/Al/Ni/Au源漏金属;
6)源漏金属合金,在氮气环境下830℃合金30秒;
7)PECVD沉积SiN钝化层;
8)涂胶,光刻出增强型器件栅图形;
9)RIE刻蚀SiN,将增强型器件栅区域SiN去除;
10)采用ICP刻蚀增强型器件势垒层;
11)重新涂胶,光刻出耗尽型器件栅图形;
12)RIE刻蚀耗尽型器件栅区域SiN;
13)去除光刻胶,400℃快速热退火5分钟修复RIE刻蚀损伤;
14)在ALD中采用等离子体模式(O3)刻蚀材料表面,去除残余光刻胶;
15)在ALD中通入TMAl和H2O,采用热生长模式生长Al2O3薄膜;
16)在ALD中通入Ni(amd)与H2O,采用热生长模式生长NiO薄膜;
17)在ALD通入反应气体NH3和Ni(dmamb)2,采用热生长模式生长栅金属Ni,厚度10nm-100nm;
18)PECVD生长SiO2作为金属腐蚀掩膜;
19)涂胶,光刻需要湿法腐蚀Ni金属的区域;
20)RIE去除需要湿法腐蚀Ni金属区域的SiO2
21)采用硫酸铈溶液作为腐蚀液湿法去除栅金属外的其它区域Ni金属;
22)采用BOE作为腐蚀液腐蚀掉SiO2掩膜层;
23)涂胶,光刻出增强型和耗尽型器件栅区域图形;
24)将样品放入电子束蒸发台蒸发栅金属Ni/Au;
25)将样品浸入1165剥离液加热到350℃,剥离栅区域以外的金属形成增强型和耗尽型器件金属栅。
此方案将ALD生长Al2O3、NiO、Ni,NiO氧化层的生长有望进一步优化半导体/介质层/栅金属界面,降低缺陷和陷阱,进而提高器件性能。
由于ALD工艺是一种低温工艺,可以在低温(200℃或更低温)生长介质或金属材料,可以方便的与光刻工艺、金属化工艺结合,实现更简单的工艺流程。
本发明中的GaN基HEMT增强型器件的势垒层材料可以是AlGaN、InAlN、AlN或InAlGaN,势垒层厚度从3-30nm。
本发明中还可在生长栅下介质层前在ALD腔体内采用等离子体模式对材料表面进行清洗或处理,所用等离子体气体包括氮等离子体(采用N2/H2混合气体作为源)、氩等离子体(采用氩气作为源)、氧等离子体(采用去离子水或臭氧气体作为源),等离子体处理功率50W-150W。
本发明中采用ALD生长栅下介质层可包括Al2O3、AlN、SiN、SiO2,或以上介质的复合介质层;生长模式为热生长或等离子体模式生长,生长时反应腔体温度常温20℃-400℃。
本发明中采用ALD生长金属种子层和栅极包括Ni、Ti、NiO、TiO、Pt、Au,或以上金属的复合层,包括NiO/Ni、Ni/Au、Ni/Pt/Au、TiO/Ti/Pt/Au、Ti/Pt/Au等。
通过所述方法制备的GaN基HEMT器件可应用到电力电子和数字电路领域,所述方法通过ALD沉积工艺可通过控制反应循环次数简单而精确地控制薄膜厚度,形成可达到原子层厚度精度的纳米级薄膜;所沉积薄膜具有极好均匀性和可控性,并可实现低损伤薄膜沉积。此外本发明可以在ALD设备的真空腔体内对GaN表面进行RIE清洗、栅下氧化物介质沉积和栅金属沉积等操作,避免了空气和光刻胶对GaN/氧化物、氧化物/金属两个界面的影响,能大大降低界面缺陷和陷阱密度,进一步提高器件性能和可靠性。

Claims (9)

1.一种GaN基HEMT器件制备方法,其特征在于包括如下步骤:
1)对GaN基HEMT材料进行台面刻蚀;
2)在台面刻蚀后的器件上表面的漏源区域进行源漏金属蒸发,形成源极(5)和漏极(6);
3)在上述器件的上表面生长掩膜层(7);
4)刻蚀上述器件的栅极区域,分别形成增强型GaN基HEMT器件的栅极图形和耗尽型GaN基HEMT器件的栅极图形;
5)采用等离子体模式刻蚀上述器件的表面;
6)生长栅下介质层(8);
7)在栅下介质层(8)的上表面生长栅金属种子层(9);
8)刻蚀栅区域外的金属种子层(9);
9)在步骤8)中器件的栅区域形成栅极(10);
上述步骤依次在原子层沉积ALD设备的反应腔体内完成,每完成某一工艺,即抽空腔体内空气,达到真空环境,然后再通入下一工艺的反应气体进行反应,如此反复。
2.如权利要求1所述的GaN基HEMT器件制备方法,其特征在于:所述方法还包括在步骤1)之前进行的器件清洗步骤。
3.如权利要求1所述的GaN基HEMT器件制备方法,其特征在于:所述GaN基HEMT材料包括衬底层(1)、GaN缓冲层(2)、AlN层(3)和势垒层(4)。
4.如权利要求3所述的GaN基HEMT器件制备方法,其特征在于:所述势垒层(4)材料为AlGaN、InAlN、AlN或InAlGaN,厚度为3nm-30nm。
5.如权利要求1所述的GaN基HEMT器件制备方法,其特征在于在所述的生长栅下介质层(8)前,所述方法还包括:在ALD设备的反应腔体内采用等离子体模式对材料表面进行清洗或处理的步骤,所用等离子体气体包括采用N2/H2混合气体作为源的氮等离子体、采用氩气作为源的氩等离子体以及采用去离子水或臭氧气体作为源的氧等离子体,等离子体处理功率50W-150W。
6.如权利要求1所述的GaN基HEMT器件制备方法,其特征在于:通过ALD设备生长的栅下介质层(8)包括Al2O3、AlN、SiN和/或SiO2;生长模式为热生长或等离子体模式生长,生长时反应腔体温度为20℃-400℃。
7.如权利要求1所述的GaN基HEMT器件制备方法,其特征在于:采用ALD设备生长的金属种子层(9)和栅极(10)的制作材料包括Ni、Ti、NiO、TiO、Pt和/或Au。
8.如权利要求1所述的GaN基HEMT器件制备方法,其特征在于:所述的步骤4)中:首先,在台面一侧的栅极区域,使用RIE刻蚀增强型器件的掩膜层,并使用ICP刻蚀增强型器件的势垒层,形成增强型GaN基HEMT器件的栅极图形;然后,在台面另一侧的栅极区域,使用RIE刻蚀耗尽型器件的掩膜层,形成耗尽型GaN基HEMT器件的栅极图形。
9.如权利要求1所述的GaN基HEMT器件制备方法,其特征在于:所述掩膜层的制作材料为SiN。
CN201510986592.3A 2015-12-26 2015-12-26 GaN基HEMT器件制备方法 Pending CN105428314A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510986592.3A CN105428314A (zh) 2015-12-26 2015-12-26 GaN基HEMT器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510986592.3A CN105428314A (zh) 2015-12-26 2015-12-26 GaN基HEMT器件制备方法

Publications (1)

Publication Number Publication Date
CN105428314A true CN105428314A (zh) 2016-03-23

Family

ID=55506416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510986592.3A Pending CN105428314A (zh) 2015-12-26 2015-12-26 GaN基HEMT器件制备方法

Country Status (1)

Country Link
CN (1) CN105428314A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598000A (zh) * 2018-05-08 2018-09-28 西安电子科技大学 GaN基增强型MISHEMT器件的制作方法及器件
CN109037153A (zh) * 2018-06-29 2018-12-18 江苏能华微电子科技发展有限公司 一种氮化镓基hemt器件的制备方法及氮化镓基hemt器件
CN109742143A (zh) * 2018-12-29 2019-05-10 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法
CN110164996A (zh) * 2019-05-17 2019-08-23 东南大学 一种非极性algan基肖特基紫外探测器
CN110429063A (zh) * 2019-06-28 2019-11-08 福建省福联集成电路有限公司 一种低噪声值的半导体器件制造方法及器件
CN112509924A (zh) * 2020-11-04 2021-03-16 中国电子科技集团公司第五十五研究所 一种E/D集成的GaN HEMT器件制备方法
CN113257912A (zh) * 2020-02-12 2021-08-13 苏州晶界半导体有限公司 一种增强型氮化物场效应晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
CN102709322A (zh) * 2012-05-30 2012-10-03 电子科技大学 高阈值电压氮化镓增强型晶体管结构及制备方法
CN103165445A (zh) * 2011-12-12 2013-06-19 电力集成公司 原位生长的栅介质和场板介质
CN103337460A (zh) * 2013-06-09 2013-10-02 中国电子科技集团公司第五十五研究所 一种E/D集成的GaN HEMT器件制备方法
CN105140270A (zh) * 2015-07-29 2015-12-09 电子科技大学 一种增强型hemt器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
CN103165445A (zh) * 2011-12-12 2013-06-19 电力集成公司 原位生长的栅介质和场板介质
CN102709322A (zh) * 2012-05-30 2012-10-03 电子科技大学 高阈值电压氮化镓增强型晶体管结构及制备方法
CN103337460A (zh) * 2013-06-09 2013-10-02 中国电子科技集团公司第五十五研究所 一种E/D集成的GaN HEMT器件制备方法
CN105140270A (zh) * 2015-07-29 2015-12-09 电子科技大学 一种增强型hemt器件

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598000A (zh) * 2018-05-08 2018-09-28 西安电子科技大学 GaN基增强型MISHEMT器件的制作方法及器件
CN108598000B (zh) * 2018-05-08 2020-12-15 西安电子科技大学 GaN基增强型MISHEMT器件的制作方法及器件
CN109037153A (zh) * 2018-06-29 2018-12-18 江苏能华微电子科技发展有限公司 一种氮化镓基hemt器件的制备方法及氮化镓基hemt器件
CN109742143A (zh) * 2018-12-29 2019-05-10 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法
CN110164996A (zh) * 2019-05-17 2019-08-23 东南大学 一种非极性algan基肖特基紫外探测器
CN110164996B (zh) * 2019-05-17 2021-03-09 东南大学 一种非极性algan基肖特基紫外探测器
CN110429063A (zh) * 2019-06-28 2019-11-08 福建省福联集成电路有限公司 一种低噪声值的半导体器件制造方法及器件
CN110429063B (zh) * 2019-06-28 2021-12-10 福建省福联集成电路有限公司 一种低噪声值的半导体器件制造方法及器件
CN113257912A (zh) * 2020-02-12 2021-08-13 苏州晶界半导体有限公司 一种增强型氮化物场效应晶体管
CN113257912B (zh) * 2020-02-12 2024-04-26 苏州晶界半导体有限公司 一种增强型氮化物场效应晶体管
CN112509924A (zh) * 2020-11-04 2021-03-16 中国电子科技集团公司第五十五研究所 一种E/D集成的GaN HEMT器件制备方法

Similar Documents

Publication Publication Date Title
CN105428314A (zh) GaN基HEMT器件制备方法
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN108110054A (zh) 一种GaN基HEMT器件及其制备方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN105355659A (zh) 槽栅AlGaN/GaN HEMT器件结构及制作方法
CN104037221B (zh) 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法
CN110120425A (zh) 垂直型的高压mosfet器件及制作方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN105448964A (zh) 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN105448975A (zh) 复合阶梯场板槽栅hemt高压器件及其制作方法
CN104064595B (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
CN104037222B (zh) 一种基于有机聚合物极化效应的高压槽栅AlGaN/GaN HEMT器件结构及制作方法
CN104037217B (zh) 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法
CN104716189A (zh) 一种具有界面钝化层的锑化镓基半导体器件及其制备方法
CN104037220B (zh) 一种基于偶极子层浮栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN209766426U (zh) 一种沉积多晶AlN的常关型HEMT器件
CA3093906C (en) Semiconductor device and manufacturing method thereof
CN106449406A (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160323

RJ01 Rejection of invention patent application after publication