CN103337460A - 一种E/D集成的GaN HEMT器件制备方法 - Google Patents

一种E/D集成的GaN HEMT器件制备方法 Download PDF

Info

Publication number
CN103337460A
CN103337460A CN2013102300186A CN201310230018A CN103337460A CN 103337460 A CN103337460 A CN 103337460A CN 2013102300186 A CN2013102300186 A CN 2013102300186A CN 201310230018 A CN201310230018 A CN 201310230018A CN 103337460 A CN103337460 A CN 103337460A
Authority
CN
China
Prior art keywords
layer
gan
mould device
integrated
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102300186A
Other languages
English (en)
Other versions
CN103337460B (zh
Inventor
孔月婵
周建军
孔岑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201310230018.6A priority Critical patent/CN103337460B/zh
Publication of CN103337460A publication Critical patent/CN103337460A/zh
Application granted granted Critical
Publication of CN103337460B publication Critical patent/CN103337460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明是一种E/D集成的GaN HEMT器件制备方法。其工艺步骤包括在衬底上依次生长成核层、AlyGa1-yN缓冲层、GaN沟道层、AlxGa1-xN势垒层，构成常规AlGaN/GaN异质结构，然后再生长标定层，构成E/D兼容的GaN异质结构；在预留制作E模器件栅电极的区域用微电子工艺去除钝化介质层，再以介质为掩膜进行二次刻蚀，去除D模器件栅脚标定层，去除部分E模器件栅脚势垒层，制作E、D模器件栅极。优点：增强了E模器件阈值电压可控性和一致性，采用基于同一种刻蚀工艺的二次刻蚀方法，使E/D模器件工艺完全兼容，使E模器件与D模器件的栅脚刻蚀深度建立关联，有利于提高GaN E/D集成电路的成品率。

Description

一种E/D集成的GaN HEMT器件制备方法
技术领域
本发明涉及的是一种E/D集成的GaN HEMT器件制备方法，属于半导体场效应管及其集成电路技术领域。
背景技术
近年来，随着GaN微波功率器件向实用化发展，GaN在高速数字和混和信号电路中的应用吸引了越来越广泛的关注，目的是充分发挥其高电子漂移速度和高击穿电压的优势，在保持高速性能的同时获得理想的电压摆幅。特别是近两年，GaN高频器件和E/D集成研究逐渐成为了国际研究热点，并誉为下一代GaN电子器件与集成电路技术。GaN材料特有的极化特性使得常规AlGaN/GaN HEMT为本征n沟道耗尽型晶体管，因此如何实现与GaN耗尽型器件工艺兼容的增强型器件并稳定可控成为发展GaN基集成电路亟待解决的关键问题。
目前，基于GaN基异质结构实现增强型器件的途径主要有两类，一类是从材料结构出发，通过新型异质结构的设计实现本征增强型器件，如InGaN、p型(Al)GaN帽层结构，薄势垒结构，MOS结构等；第二类是从工艺技术出发，如挖槽工艺，氟离子注入、氧等离子体处理技术等，基于常规AlGaN/GaN异质结构通过后工艺技术将栅极区域二维电子气耗尽，以实现增强型器件；另外，还可将两类方法相结合，如新材料结构（本征耗尽型）结合栅挖槽技术或氧等离子体处理技术，进一步提高增强型器件性能。
新型本征增强型材料结构设计，可以较好的控制增强型器件的阈值电压，提高器件的一致性，目前成为制备单一增强型器件的主流方法，但由于其材料结构本身限制，不适用于E/D集成，新型本征耗尽型材料结构虽可通过工艺技术实现E/D兼容并获得较好的一致性，却仍然面临由新材料引入带来的从材料生长到器件工艺一系列新的技术问题，与传统工艺兼容性较差，需要重新开发；另一方面，基于传统异质结构采用栅挖槽工艺实现增强型器件需将原势垒层厚度（约20-30nm）减薄到5nm以下，AlGaN势垒层深挖槽工艺的可控性和重复性难以保证；而氟离子注入技术也存在工艺一致性和可控性不高以及高温下氟离子可动性导致的器件可靠性问题，难以满足大规模应用需求。传统AlGaN/GaN异质结构中，通常引入2-3nm GaN帽层以提高器件的击穿电压，抑制电流崩塌效应，在制作栅金属时根据需要将该帽层进行选择性刻蚀，GaN帽层的生长与刻蚀工艺均为传统工艺。
发明内容
本发明提出的是一种E/D集成的GaN HEMT器件制备方法，尤其是一种与传统GaN耗尽型器件工艺兼容的、可规模集成的、高均匀性和一致性的GaN E/D集成HEMT器件制备方法。本发明基于传统AlGaN/GaN异质结构，引入标定层，如厚GaN或低Al组分AlzGa1-zN帽层，同时对该层进行掺杂以补偿其对二维电子气浓度的降低作用；优化标定层的刻蚀工艺条件使其满足将标定层完全刻蚀而不影响其下方势垒层，以此作为标定的刻蚀工艺。以上述含标定层的基本结构和刻蚀工艺作为基准，实现稳定可控的E/D集成GaN HEMT器件制备。
本发明的技术解决方案：包括如下工艺步骤：
1）在衬底上依次生长成核层、AlyGa1-yN缓冲层、GaN沟道层、AlxGa1-xN势垒层，构成常规AlGaN/GaN异质结构，异质界面形成二维电子气；
2）然后覆盖标定层，构成用于实现E/D集成的AlGaN/GaN异质结构；
3）在完成常规欧姆金属电极、钝化介质、隔离制作工艺后，在预留制作E模器件栅电极的区域用微电子工艺去除E膜器件栅脚介质，以介质为掩膜进行一次刻蚀，去除E模器件栅脚标定层，该刻蚀工艺对标定层和AxGa1-xN势垒层的刻蚀选择比≥1，且保证一次刻蚀后，刻蚀区域标定层完全去除而势垒层不受影响；
4）在预留制作D模器件栅电极的区域去除D模器件栅脚介质，再以介质为掩膜进行二次刻蚀，二次刻蚀与一次刻蚀所采用的刻蚀条件相同，且刻蚀选择比满足将D模器件栅脚标定层完全去除的同时也刻蚀部分E模器件栅脚势垒层，以耗尽E模器件栅脚区域二维电子气；
5）同时制作E器件栅电极和D模器件栅电极，构成集成的GaN E模器件和D模器件。
本发明的优点：基于传统耗尽型材料结构实现E/D集成，与常规耗尽型器件工艺兼容性好；采用标定层控制E模器件栅脚势垒层刻蚀深度，提高了栅脚刻蚀工艺的可控性和一致性；采用基于同一种工艺的二次刻蚀方法，使E、D器件工艺完全兼容，适用于E/D集成电路制作，可提高器件和集成电路成品率。
附图说明
附图1是含标定层的常规AlGaN/GaN异质结构示意图。
附图2是本发明E/D集成的GaN HEMT器件结构示意图。
附图3是本发明二次刻蚀方法流程示意图。
图中的1是衬底、2是成核层、3是AlyGa1-yN缓冲层、4是GaN沟道层、5是AlxGa1-xN势垒层、6是二维电子气、7是标定层、8是欧姆金属电极、9是钝化介质、10隔离、11是E模器件栅脚介质、12是E模器件栅脚标定层、13是D模器件栅脚介质、14是E模器件栅脚标定层、15是E模器件栅脚势垒层、16是E模器件栅电极、17是D模器件栅电极、18是E模器件、19是D模器件。
具体实施方式
一种E/D集成的GaN HEMT器件制备方法：包括如下工艺步骤：
1）在衬底上依次生长成核层、AlyGa1-yN缓冲层、GaN沟道层、AlxGa1-xN势垒层，构成常规AlGaN/GaN异质结构，异质界面形成二维电子气；
2）然后覆盖标定层7，构成用于实现E/D集成的AlGaN/GaN异质结构；
3）在完成常规欧姆金属电极8、钝化介质9、隔离10制作工艺后，在预留制作E模器件栅电极的区域用微电子工艺去除E膜器件栅脚介质11，以介质为掩膜进行一次刻蚀，去除E模器件栅脚标定层12，该刻蚀工艺对标定层7和AxGa1-xN势垒层5的刻蚀选择比≥1，且保证一次刻蚀后，刻蚀区域标定层完全去除而势垒层不受影响；
4）在预留制作D模器件栅电极的区域去除D模器件栅脚介质13，再以介质为掩膜进行二次刻蚀，二次刻蚀与一次刻蚀所采用的刻蚀条件相同，且刻蚀选择比满足将D模器件栅脚标定层14完全去除的同时也刻蚀部分E模器件栅脚势垒层15，以耗尽E模器件栅脚区域二维电子气6；
5）同时制作E器件栅电极16和D模器件栅电极17，构成集成的GaN E模器件18和D模器件19。
上述方案中：
1）标定层可以是GaN或AlzGa1-zN，Al组分z小于AlxGa1-xN势垒层中Al组分x，标定层厚度≥5nm, n型掺杂浓度≥1×1017cm-3。
2）完成二次刻蚀后，剩余的E模器件栅脚区域AlxGa1-xN势垒层厚度为1~10nm。
3）器件钝化介质包括SiN和SiO2或两者复合介质。
4）E/D集成器件的栅结构可以是肖特基栅或绝缘栅，绝缘栅介质可以是SiN、SiO2、Al2O3、AlN或HfO2。
5）E/D集成器件的衬底可以是SiC、蓝宝石、Si或GaN。
对照附图1，描述用于E/D集成HEMT器件制备的GaN材料结构，在衬底1上生长成核层2，AlyGa1-yN缓冲层3,GaN沟道层4以及AlxGa1-xN势垒层5构成常规AlGaN/GaN异质结构，在AlGaN/GaN异质界面形成二维电子气6，最后覆盖标定层7，构成用于E/D集成HEMT器件制备的AlGaN/GaN材料结构。
对照附图2、3，描述E/D集成AlGaN/GaN HEMT器件的制备方法和二次刻蚀具体实施步骤，基于附图1中用于E/D集成HEMT器件制备的AlGaN/GaN材料结构，首先在标定层7上采用常规工艺制作欧姆金属电极8、淀积钝化介质9、再采用B离子注入方法或台面刻蚀方法进行器件隔离10，在预留制作E模器件栅脚区域光刻开窗，去除E模器件栅脚介质11，再以钝化介质9为掩膜进行一次刻蚀，优化刻蚀条件，使得将E模器件栅脚标定层12完全去除，而不影响AlxGa1-xN势垒层5，然后，在预留制作D模器件栅电极的区域光刻开窗，去除D模器件栅脚介质13，再以整体钝化介质9为掩膜采用上述相同刻蚀条件进行二次刻蚀，去除D模器件栅脚标定层14，同时利用刻蚀条件对标定层7和AlxGa1-xN势垒层5的刻蚀选择比去除部分E模器件栅脚势垒层15。通过上述二次刻蚀方法，D模器件栅脚下方的AlGaN/GaN异质结构与传统结构相同，具有高浓度二维电子气6，而E模器件栅脚下方的AlxGa1-xN势垒层5被减薄，二维电子气6被耗尽。最后同时制作E模器件栅电极16和D模器件栅电极17，从而完成集成于同一材料的GaN E模器件18和D模器件19的制备。 
实施例1
选取1μm GaN为缓冲层3，生长40nm不掺杂GaN作为沟道层4，16nm不掺杂Al0.2Ga0.8N作为势垒层5，构成常规的AlGaN/GaN异质结构材料，其中二维电子气6浓度为6.0×1012cm-2，最后覆盖20nm掺杂浓度为1×1018cm-3的GaN作为标定层7，构成用于E/D集成的AlGaN/GaN异质结构材料。在完成常规的欧姆金属电极8、钝化介质9和隔离10工艺后，采用二次刻蚀方法进行E、D模器件栅脚刻蚀，首先在预留制作E模器件栅脚的区域光刻开窗，去除E模器件栅脚介质11，再以介质为掩膜进行一次刻蚀，该刻蚀条件对GaN和Al0.2Ga0.8N的刻蚀选择比为2：1，通过控制刻蚀时间，使得E膜器件栅脚20nmGaN标定层12完全被去除，而不影响Al0.25Ga0.75N势垒层5；然后在预留制作D模器件栅脚的区域光刻开窗，去除D模器件栅脚介质13，再以介质为掩膜以上述相同的工艺进行二次刻蚀，去除D模器件栅脚20nmGaN标定层14和10nm E模器件栅脚势势垒层15，此时D模器件栅脚区域异质结构恢复为常规异质结构，E模器件栅脚区域势垒层剩余6nm，二维电子气被耗尽，最后同时制作E模器件栅电极16和D模器件栅电极17，从而完成集成的GaN E模器件18和D模器件19的制备。
实施例2
选取Al0.04Ga0.96N为缓冲层3，生长40nm不掺杂GaN作为沟道层4，14nm不掺杂Al0.25Ga0.75N作为势垒层5，构成常规的AlGaN/GaN异质结构材料，二维电子气面密度为5.8×1012cm-2，最后覆盖20nm掺杂浓度为1×1018cm-3的GaN作为标定层，构成用于E/D集成的AlGaN/GaN异质结构材料。在完成常规的欧姆金属电极8、钝化介质9生长和隔离10工艺后，采用二次刻蚀方法进行E、D模器件栅脚刻蚀，首先在预留制作E模器件栅脚的区域光刻开窗，去除E模器件栅脚介质11，再以介质为掩膜进行一次刻蚀，该刻蚀条件对GaN和Al0.25Ga0.75N的刻蚀选择比为2.5：1，通过控制刻蚀时间，使得E膜器件栅脚20nmGaN标定层7完全被去除，而不影响下方的Al0.25Ga0.75N势垒层5；然后在预留制作D模器件栅脚的区域光刻开窗，去除D模器件栅脚介质13，再以介质为掩膜以上述相同的工艺进行二次刻蚀，去除D模器件栅脚20nmGaN标定层7和8nm E模器件栅脚势势垒层15，此时D模器件栅脚区域异质结构恢复为常规异质结构，E模器件栅脚区域Al0.25Ga0.75N势垒层5剩余6nm，二维电子气被耗尽，最后同时制作E模器件栅电极16和D模器件栅电极17，从而完成集成的GaN E模器件18和D模器件19的制备。
本发明基于传统AlGaN/GaN异质结构和器件工艺，通过引入标定层实现E/D集成AlGaN/GaN HEMT器件制备，与传统工艺兼容性好；通过标定层二次刻蚀的方法控制E模器件栅脚势垒层刻蚀深度，增强了刻蚀工艺的一致性和稳定性，两次刻蚀的工艺条件完全相同，使得基于该材料结构的E、D模器件工艺完全兼容，可有效提高E模器件的一致性和成品率，适合规模集成电路应用。应当说明，本发明的核心发明点在于引入标定层，通过刻蚀D模器件标定层实现对E模器件势垒层刻蚀深度的稳定控制。本发明引入标定层的方法以及标定层材料具有很多种变化，本发明不可能也没有必要一一逐级，但本领域技术人员应当理解在本发明的基础上所作出的各种标定层设计，均在本发明申请保护的范围之内。

Claims (7)

1.一种E/D集成的GaN HEMT器件制备方法，通过引入标定层并利用标定的D模器件栅脚刻蚀条件实现对E模器件栅脚刻蚀深度的稳定控制；其特征是该方法包括如下工艺步骤：
1）在衬底（1）上依次生长成核层（2）、AlyGa1-yN缓冲层（3）、GaN沟道层（4）、AlxGa1-xN势垒层（5），构成常规AlGaN/GaN异质结构，异质界面形成二维电子气（6）；
2）然后覆盖标定层（7），构成用于实现E/D集成的AlGaN/GaN异质结构；
3）在完成常规欧姆金属电极（8）、钝化介质（9）、隔离（10）制作工艺后，在预留制作E模器件栅电极的区域用微电子工艺去除E膜器件栅脚介质（11），以介质为掩膜进行一次刻蚀，去除E模器件栅脚标定层（12），该刻蚀工艺对标定层（7）和AxGa1-xN势垒层（5）的刻蚀选择比≥1，且保证一次刻蚀后，刻蚀区域标定层完全去除而势垒层不受影响；
4）在预留制作D模器件栅电极的区域去除D模器件栅脚介质(13)，再以介质为掩膜进行二次刻蚀，二次刻蚀与一次刻蚀所采用的刻蚀条件相同，且刻蚀选择比满足将D模器件栅脚标定层（14）完全去除的同时也刻蚀部分E模器件栅脚势垒层（15），以耗尽E模器件栅脚区域二维电子气（6）；
5）同时制作E器件栅电极（16）和D模器件栅电极（17），构成集成的GaN E模器件（18）和D模器件（19）。
2.根据权利要求1所述的一种E/D集成的GaN HEMT器件制备方法，其特征是所述的标定层（7）是GaN或AlzGa1-zN，厚度≥5nm, n型掺杂浓度≥1×1017cm-3，标定层AlzGa1-zN中Al组份z小于AlxGa1-xN势垒层中Al组份x。
3.根据权利要求1所述的一种E/D集成的GaN HEMT器件制备方法，其特征是所述的二次刻蚀完成后，剩余的E模器件栅脚下方AlxGa1-xN势垒层（5）厚度为1~10nm。
4.根据权利要求1所述的一种E/D集成的GaN HEMT器件制备方法，其特征是所述的钝化介质包括SiN、SiO2或两者复合介质。
5.根据权利要求1所述的一种E/D集成的GaN HEMT器件制备方法，其特征是所述的E模器件（18）和D模器件（19）的栅结构是肖特基栅或绝缘栅。
6.根据权利要求1所述的一种E/D集成的GaN HEMT器件制备方法，其特征是衬底包括SiC、蓝宝石、Si或GaN。
7.根据权利要求5所述的一种E/D集成的GaN HEMT器件制备方法，其特征是绝缘栅介质是SiN、SiO2、Al2O3、AlN或HfO2。
CN201310230018.6A 2013-06-09 2013-06-09 一种E/D集成的GaN HEMT器件制备方法 Active CN103337460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310230018.6A CN103337460B (zh) 2013-06-09 2013-06-09 一种E/D集成的GaN HEMT器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310230018.6A CN103337460B (zh) 2013-06-09 2013-06-09 一种E/D集成的GaN HEMT器件制备方法

Publications (2)

Publication Number Publication Date
CN103337460A true CN103337460A (zh) 2013-10-02
CN103337460B CN103337460B (zh) 2016-06-22

Family

ID=49245597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310230018.6A Active CN103337460B (zh) 2013-06-09 2013-06-09 一种E/D集成的GaN HEMT器件制备方法

Country Status (1)

Country Link
CN (1) CN103337460B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872045A (zh) * 2014-03-28 2014-06-18 长安大学 GaN基超薄势垒增强/耗尽模式反相器、环振及其制作方法
CN104835819A (zh) * 2014-12-04 2015-08-12 中国电子科技集团公司第五十五研究所 一种基于二次氧化法的GaN E/D集成器件制备方法
CN105428314A (zh) * 2015-12-26 2016-03-23 中国电子科技集团公司第十三研究所 GaN基HEMT器件制备方法
CN105448974A (zh) * 2014-12-31 2016-03-30 华南理工大学 一种GaN基薄膜晶体管结构及其制备方法
CN107170809A (zh) * 2017-06-16 2017-09-15 北京华进创威电子有限公司 一种基于自对准工艺的GaNHEMT器件及其制造方法
CN109742072A (zh) * 2019-01-04 2019-05-10 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法
WO2019144915A1 (zh) * 2018-01-25 2019-08-01 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261035A2 (en) * 2001-05-21 2002-11-27 Tyco Electronics Corporation Enhancement- and depletion-mode phemt device and method of forming same
CN101405868A (zh) * 2005-11-29 2009-04-08 香港科技大学 增强型和耗尽型AlGaN/GaN HFET的单片集成

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261035A2 (en) * 2001-05-21 2002-11-27 Tyco Electronics Corporation Enhancement- and depletion-mode phemt device and method of forming same
CN101405868A (zh) * 2005-11-29 2009-04-08 香港科技大学 增强型和耗尽型AlGaN/GaN HFET的单片集成

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YUECHAN KONG, ET AL.: ""Monolithic integrated enhancement/depletion-mode AlGaN/GaN high electron mobility transistors with cap layer engineering"", 《APPLIED PHYSICS LETTERS》, vol. 12, 30 January 2013 (2013-01-30) *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872045A (zh) * 2014-03-28 2014-06-18 长安大学 GaN基超薄势垒增强/耗尽模式反相器、环振及其制作方法
CN103872045B (zh) * 2014-03-28 2016-06-29 长安大学 GaN基超薄势垒增强/耗尽模式反相器、环振及其制作方法
CN104835819A (zh) * 2014-12-04 2015-08-12 中国电子科技集团公司第五十五研究所 一种基于二次氧化法的GaN E/D集成器件制备方法
CN104835819B (zh) * 2014-12-04 2018-03-20 中国电子科技集团公司第五十五研究所 一种基于二次氧化法的GaN E/D集成器件制备方法
CN105448974A (zh) * 2014-12-31 2016-03-30 华南理工大学 一种GaN基薄膜晶体管结构及其制备方法
CN105448974B (zh) * 2014-12-31 2018-09-14 华南理工大学 一种GaN基薄膜晶体管结构及其制备方法
CN105428314A (zh) * 2015-12-26 2016-03-23 中国电子科技集团公司第十三研究所 GaN基HEMT器件制备方法
CN107170809A (zh) * 2017-06-16 2017-09-15 北京华进创威电子有限公司 一种基于自对准工艺的GaNHEMT器件及其制造方法
CN107170809B (zh) * 2017-06-16 2023-12-12 北京星云联众科技有限公司 一种基于自对准工艺的GaNHEMT器件及其制造方法
WO2019144915A1 (zh) * 2018-01-25 2019-08-01 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN109742072A (zh) * 2019-01-04 2019-05-10 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法

Also Published As

Publication number Publication date
CN103337460B (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
CN103337460A (zh) 一种E/D集成的GaN HEMT器件制备方法
JP6999197B2 (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
CN103930995B (zh) 具有反向极化帽的增强模式iii‑n族高电子迁移率晶体管
CN105932042B (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN104377241B (zh) 功率半导体器件及其制造方法
CN106549048B (zh) 基于槽栅技术的iii族氮化物增强型hemt及其制备方法
CN107275407A (zh) 一种碳化硅vdmos器件及其制作方法
CN109004017A (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN106449744B (zh) 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法
CN104835819B (zh) 一种基于二次氧化法的GaN E/D集成器件制备方法
CN206697485U (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件
CN104465403B (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法
CN101488451A (zh) 在厚膜soi材料顶层硅与介质埋层界面处形成图形化半导体埋层的方法
CN108598159A (zh) 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法
CN108258040A (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
CN107564960A (zh) 一种GaNFinFETHEMT器件
CN106356304A (zh) 半导体制作工艺
CN102214584B (zh) 一种制造InxAl1-xN复合势垒GaN增强型场效应管的方法
CN205881909U (zh) 一种新型常关型iii-v异质结场效应晶体管
CN102931223B (zh) Igbt集电极结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant