CN103872045B - GaN基超薄势垒增强/耗尽模式反相器、环振及其制作方法 - Google Patents

Abstract

本发明提供一种GaN基超薄势垒增强/耗尽模式反相器、环振及其制作方法，利用表面SiN有效降低超薄势垒异质结的沟道方块电阻，通过调节栅下SiN厚度可分别实现增强型器件及耗尽型器件，将增强型器件栅下SiN刻蚀掉，器件栅下沟道电子浓度很低，器件可呈现出正阈值电压的增强型特性，耗尽型器件栅下保留SiN，器件栅下存在高浓度二维电子气，器件呈现出负阈值电压的耗尽型特性，将增强型器件和耗尽型器件集成可实现反相器，再将2n+1个相同的反相器级连，可实现环振。

Description

GaN基超薄势垒增强/耗尽模式反相器、环振及其制作方法

技术领域

本发明属于微电子技术领域，涉及半导体器件及电路，具体涉及一种GaN基超薄势垒增强/耗尽模式（E/D-mode）反相器、环振的结构及实现方法，主要用于作为耐高温、抗辐照的集成电路基础单元。

背景技术

GaN材料作为第三代半导体，由于其突出的材料特性，已成为现代国际上研究的热点。GaN材料特有的极化效应以及GaN材料的高电子饱和速度，使得AlGaN/GaN异质结高电子迁移率晶体管在大功率微波器件方面显示出明显的优势。近年来，AlGaN/GaN异质结耗尽型高电子迁移率晶体管得到了很大的发展，美国加州大学巴巴拉分校的T.Palacios等人研制的AlGaN/GaN高电子迁移率晶体管在40GHz的高频下可获得10W/mm的输出功率，同时能获得高达163GHz的特征频率及230GHz的截止频率。Wu等人2003年报道的器件在30GHz频率下输出功率密度为3.5W/mm，2004年报道了器件8GHz下输出功率密度为32W/mm，漏电压偏置大于100V。

同时，GaN基HEMT器件由于其宽禁带特性，具有良好的高温特性及抗辐照特性，在恶劣环境下的GaN基高速集成电路中具有很好的应用前景。但是由于GaN中p型掺杂的难度很大，所以国际上主要把注意力放在n型增强型器件的研制上，通过将增强型器件和耗尽型器件（或负载电阻）集成，实现增强/耗尽（E/D）模式或增强（E）模式的集成电路。

现有的实现GaN基环振集成电路及其基本单元反相器的方案如下：

现有方案1

Khan等人利用薄势垒结构制备了第一支GaN基增强型器件，并将增强型器件和耗尽型器件的信号合成，实现了反相器特性。参见文献MAsifKhan,QChen,CJSun.etal,EnhancementanddepletionmodeGaN/AlGaNheterostructurefieldeffecttransistors,Appl.Phys.Lett.,Vol68,January1996,pp:514-516。

现有方案2

Micovic等人采用槽栅刻蚀技术制备增强型器件，并将耗尽型器件和增强型器件集成在同一圆片上，制备了GaN基反相器、环振及2级分频器。增强型器件槽栅长0.15μm，栅长1μm，采用T型场板结构，器件阈值电压为0.5V，最大跨导为400mS/mm，最大饱和电流为0.9A/mm。在高电平电压为1V时，反相器高低噪声容限分别为0.38V和0.22V。23级环振的振荡频率为80MHz，每级延时为272ps，功耗延迟积为50fJ。参见文献M.Micovic,T.Tsen,M.Hu.etal,GaNenhancement/depletion-modeFETlogicformixedsignalapplications,ElectronicsLett.,Vol.41,September2005,No.19,15th。

现有方案3

2005年蔡勇等人将F等离子体处理增强型器件和常规耗尽型器件集成在同一圆片上制备了E/D-mode反相器及环振。反相器高低噪声容限分别为0.51V和0.21V。V_DD为2.5V时环振频率为193MHz，每级延时为152ps；V_DD为3.5V时每级延时为130ps。参见文献YCai,ZQCheng,WCWTang.etal,MonolithicIntegrationofEnhancement-andDepletion-modeAlGaN/GaNHEMTsforGaNDigitalIntegratedCircuits,IEDMTech.Dig.,2005,pp:771。

现有方案4

2007年蔡勇等人采用F等离子体处理制备MIS结构增强型器件，栅介质为15nm的Si₃N₄，并将增强型器件和耗尽型器件集成了E/D-mode反相器。增强型器件阈值电压为2V，最大饱和电流为420mA/mm，最大跨导为125mS/mm，反相器高低噪声容限分别为2V和2.1V。参见文献RNWang,YCai,WCWTang.etal,Integrationofenhancementanddepletion-modeAlGaN/GaNMIS-HFETsbyfluoride-basedplasmatreatment,phys.stat.sol.(a)Vol204,2007,pp:2023–2027。

以上现有方案及其制作的GaN基集成电路缺点如下：

1.方案1工艺复杂，增强型和耗尽型器件势垒层厚度不一致，很难在同一圆片上集成。

2.方案2工艺复杂，槽栅刻蚀可重复性差，因此器件均匀性差，在制备大规模集成电路中存在较大问题。

3.方案3增强型器件可靠性差，在电应力及热应力下器件阈值电压容易漂移，因而电路可靠性较差。

4.方案4增强型器件可靠性差，且由于栅电极到沟道距离较大，器件频率特性较差，因而电路可靠性及频率特性较差。

发明内容

本发明的目的在于克服现有技术的不足，提供一种GaN基超薄势垒增强/耗尽模式（E/D-mode）反相器、环振及其制作方法，以简单工艺实现高频率特性及高可靠性。

为达到上述目的，本发明采用了以下技术方案。

GaN基超薄势垒增强/耗尽模式反相器，该反相器包括依次设置于衬底上的成核层、缓冲层、插入层、势垒层以及帽层，帽层、势垒层、插入层以及部分缓冲层经刻蚀形成台面，台面将反相器隔离为两个器件区域，其中一个器件区域（增强型器件）的异质结上设置有第一栅电极、第一源电极以及第一漏电极，第一源电极以及第一漏电极直接蒸发在帽层上，第一栅电极位于第一源电极与第一漏电极之间，第一源电极上、第一漏电极上、第一栅电极、第一源电极以及第一漏电极所在位置以外的帽层上及台面下的缓冲层上设置有表面SiN层，第一栅电极采用T型栅结构，T型栅结构的一部分在帽层上，另一部分在表面SiN层上，另一个器件区域（耗尽型器件）的异质结上设置有第二栅电极、第二源电极以及第二漏电极，第二源电极以及第二漏电极直接蒸发在帽层上，第二栅电极位于第二源电极与第二漏电极之间，第二源电极上、第二漏电极上、第二源电极以及第二漏电极所在位置以外的帽层上及台面下的缓冲层上设置有表面SiN层，第二栅电极蒸发在表面SiN层上，两个器件区域的栅电极及表面SiN层上设置有保护SiN层，保护SiN层上设置有互联金属，互联金属和下层各电极（两个器件区域上的源电极、漏电极以及栅电极）对应相连。

所述衬底的材料为蓝宝石或SiC，成核层的材料为AlN，缓冲层的材料为GaN，插入层的材料为AlN，势垒层的材料为Al_0.3Ga_0.7N，帽层的材料为GaN。

所述势垒层的厚度为3-5nm。

所述表面SiN层的厚度为2-4nm，表面SiN层采用接触反应化学汽相沉积（Cat-CVD）工艺形成。

基于上述GaN基超薄势垒增强/耗尽模式反相器的环振，该环振由2n+1个所述反相器级连而成，n为自然数。

2n+1个反相器通过互联金属集成在同一圆片上。

制作上述GaN基超薄势垒增强/耗尽模式反相器的方法，包括以下步骤：

1）在衬底基片上生长AlN成核层；

2）在AlN成核层上生长1-3μm厚的GaN缓冲层；

3）在GaN缓冲层上生长1.5nm厚的AlN插入层；

4）在AlN插入层上生长3-5nm厚的Al_0.3Ga_0.7N势垒层；

5）在Al_0.3Ga_0.7N势垒层上生长2nm厚的GaN帽层；

6）在GaN帽层上光刻源、漏区域窗口，并在该源、漏区域窗口上采用电子束蒸发工艺蒸发欧姆接触金属，形成耗尽型器件及增强型器件的源、漏电极；

7）经过步骤6）以后，在GaN帽层上光刻台面区域，然后采用RIE工艺刻蚀台面，得到样片A；

8）在样片A表面沉积2-4nm的表面SiN层；

9）在表面SiN层上光刻增强型器件的槽栅区域，然后采用RIE工艺刻蚀槽栅；

10）在表面SiN层上同时光刻耗尽型器件及增强型器件的栅极区域，并采用电子束蒸发工艺蒸发栅极金属，得到样片B；

11）在样片B上沉积200nm的保护SiN层，并在保护SiN层上光刻金属互联开孔区，再刻蚀金属互联开孔区；

12）最后在保护SiN层上光刻互联金属区、蒸发互联金属。

本发明与现有技术相比具有如下优点：

1.本发明采用GaN/AlGaN/AlN/GaN超薄势垒异质结材料，制备的耗尽型器件及增强型器件具有优良的频率特性，所集成的反相器、环振可实现较高的振荡频率。

2.本发明利用表面SiN对薄势垒异质结沟道方阻的调节作用，通过调节器件栅下表面SiN厚度可在一圆片上同时实现耗尽型器件及增强型器件，制备反相器、环振的工艺简单，易于集成。

3.本发明利用表面SiN对薄势垒异质结沟道方阻的调节作用，采用GaN/AlGaN/AlN/GaN超薄势垒异质结制备的T型栅增强型器件，具有较高的电应力、热应力及辐照应力可靠性，因此采用该结构增强型器件和耗尽型器件集成的反相器、环振具有较高可靠性。

附图说明

图1是本发明所述GaN基超薄势垒增强/耗尽模式反相器（直接耦合场效应晶体管逻辑）的电路示意图；

图2是本发明所述GaN基超薄势垒增强/耗尽模式环振的电路示意图；

图3是制作本发明环振中反相器的工艺流程图，S表示源电极，D表示漏电极。

图4是5nmAlGaN薄势垒异质结未覆盖表面SiN和覆盖表面SiN的材料方块电阻对比图。

图5是薄势垒增强型器件的输出特性（a）和转移特性曲线（b）。

图6是方案3中器件（a）和薄势垒增强型器件（b）的频率特性对比图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

一种GaN基超薄势垒增强/耗尽模式环振，由2n+1个相同的反相器级连而成，这2n+1个反相器通过互联金属集成在同一圆片上。反相器包括依次设置于衬底上的成核层、缓冲层、插入层、势垒层以及帽层，台面区域的帽层、势垒层、插入层以及部分缓冲层被刻蚀，形成两个隔离的器件区域，其中一个器件区域（增强型器件）的异质结上设置有栅、源、漏电极，源、漏电极直接蒸发在帽层上，源、漏电极上及栅、源、漏电极以外的帽层上及台面下的缓冲层上设置有表面SiN层，栅电极采用T型栅结构，即部分在帽层上，部分在表面SiN层上。另一个器件区域（耗尽型器件）的异质结上也设置有栅、源、漏电极，源、漏电极直接蒸发在帽层上，源、漏电极上及源、漏电极以外的帽层上及台面下的缓冲层上设置有表面SiN层，栅电极蒸发在表面SiN层上。两个器件区域的栅电极及表面SiN层上设置有保护SiN层，保护SiN层上设置有互联金属，金属互联开孔区的SiN层被刻蚀，使保护SiN层上的互联金属和下层电极对应相连。

本发明的关键技术在于对表面SiN层的利用，表面SiN层采用Cat-CVD工艺制备，SiN厚度为2-4nm，该表面SiN层能有效降低超薄势垒异质结的沟道方块电阻，通过调节栅下表面SiN层厚度可分别实现增强型器件及耗尽型器件，将增强型器件栅下表面SiN层刻蚀掉，器件栅下沟道电子浓度很低，器件可呈现出正阈值电压的增强型特性，耗尽型器件栅下保留2-4nmSiN，器件栅下存在高浓度二维电子气（2DEG），器件呈现出负阈值电压的耗尽型特性，通过输入信号控制增强型器件的开与关，可以实现输出信号的转变，将增强型器件和耗尽型器件集成可实现反相器，再将2n+1个相同的反相器级连，可实现环振。

参照图1，本发明所述反相器由一个耗尽型器件和一个增强型器件组成，耗尽型器件的漏极接高电平V_DD；增强型器件的漏极和耗尽型器件的源极以及栅极相连，做为输出端V_out；增强型器件的源极接地Gnd；增强型器件的栅极为反相器的输入端V_in。当输入信号为低电平时，增强型器件关断，耗尽型器件开启，输出和V_DD导通，输出端为高电平。当输入信号为高电平时，增强型器件开启，输出端和地之间导通，输出端和V_DD之间也导通，通过合理设计耗尽型器件和增强型器件的导通电阻比，使大部分压降落在耗尽型器件上，输出端为低电平，实现反相器功能。

参照图2，本发明所述环振由2n+1个相同的反相器级连而成，即反相器通过互联金属首尾相连（前一个反相器的输出端与后一个反相器的输入端相连），引其中一反相器的输出作为环振的输出。

参照图3，制作本发明所述环振的工艺按照不同的衬底分别描述如下：

实施例一

在蓝宝石衬底上制作GaN/AlGaN/AlN/GaN(2nm/5nm/1.5nm/1μm)超薄势垒增强/耗尽模式（E/D-mode）反相器，步骤如下：

步骤1，在蓝宝石衬底基片上，利用MOCVD工艺，生长AlN成核层。

将蓝宝石衬底放入金属有机化学气相沉积MOCVD设备的反应室中，当反应室的真空度降至1×10^-2Torr后，在氢气与氨气的混合气体保护下对蓝宝石衬底进行高温热处理和表面氮化，加热温度为1050℃，加热时间为5min，反应时压力保持在40Torr。通入氨气流量为1500sccm，氢气流量为1500sccm；

将衬底温度降至900℃，生长厚度为20nmAlN成核层。反应时压力保持在40Torr，氨气流量为1500sccm，氢气流量为1500sccm，同时向反应室通入铝源。

步骤2，在AlN成核层上，生长1μm厚的GaN缓冲层。

在MOCVD设备中分别设置生长温度为900℃、生长厚度为1000nm的GaN缓冲层、生长压力为40Torr、氨气流量为1500sccm和氢气流量为1500sccm的工艺参数，同时向反应室通入镓源；

步骤3，在GaN缓冲层上，生长1.5nm厚的AlN插入层。

在MOCVD设备中分别设置生长温度为900℃、生长厚度为1.5nm的AlN插入层、生长压力为40Torr、氨气流量为1500sccm和氢气流量为1500sccm的工艺参数，同时向反应室通入铝源；

步骤4，在AlN插入层上，生长5nm厚的Al_0.3Ga_0.7N势垒层。

在MOCVD设备中分别设置生长温度为900℃、生长厚度为5nm的Al_0.3Ga_0.7N势垒层、生长压力为40Torr、氨气流量为1500sccm和氢气流量为1500sccm的工艺参数，同时向反应室通入铝源和镓源；

步骤5，在Al_0.3Ga_0.7N势垒层上，生长2nm厚的GaN帽层。

在MOCVD设备中分别设置生长温度为900℃、生长厚度为2nm的GaN帽层、生长压力为40Torr、氨气流量为1500sccm和氢气流量为1500sccm的工艺参数，同时向反应室通入镓源；

步骤6，在GaN帽层上光刻源漏区域窗口，并在该源漏区窗口上采用电子束蒸发工艺蒸发欧姆接触金属，形成耗尽型器件及增强型器件的源、漏电极。

（6a）光刻源漏区域：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对样品源漏区进行光刻和显影；

（6b）蒸发源漏金属：采用电子束蒸发台蒸发源漏金属，源漏金属自下而上为Ti/Al/Ni/Au，然后再对样品进行金属剥离；

（6c）源漏金属退火：将样品放入退火炉中，在900℃的温度下退火3min。

步骤7，在GaN帽层上光刻台面区域，采用RIE工艺刻蚀台面，得到样片A。

（7a）光刻台面：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对样品台面区进行光刻和显影；

（7b）刻蚀台面：采用RIE工艺对台面图形部分进行刻蚀，刻蚀深度为120nm。刻蚀条件为：Cl₂流量为15sccm，压力为10mT，射频功率为100W，刻蚀时间为3min。

步骤8，在样片A表面采用Cat-CVD工艺沉积表面SiN层。

用接触反应化学汽相沉积（Cat-CVD）在样品表面沉积一层的SiN，沉积条件为：2%SiH₄/N₂流量为200sccm，NH₃流量为3sccm，He流量为900sccm，压强为4Pa，温度为300℃，沉积时间为40sec。

步骤9，在表面SiN层上光刻增强型器件的槽栅区域，采用RIE工艺刻蚀槽栅。

（9a）光刻槽栅：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对增强型器件槽栅进行光刻和显影；

（9b）刻蚀槽栅：采用RIE工艺对槽栅图形部分进行刻蚀，刻蚀深度为2nm。刻蚀条件为：CF₄流量为20sccm，压强为5mT，射频功率为50W，刻蚀时间为15sec。

步骤10，在表面SiN层上同时光刻耗尽型器件及增强型器件的栅极区域（增强型器件的栅极区域与槽栅区域位置对应），并采用电子束蒸发工艺蒸发栅极金属，得到样片B。

（10a）光刻栅极：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对样品耗尽型器件及增强型器件的栅极区域进行光刻和显影；

（10b）栅金属蒸发：采用电子束蒸发台蒸发栅金属，栅金属自下而上为Ni/Au，并对其进行剥离。

步骤11，采用PECVD工艺在样片B上沉积保护SiN层，并在保护SiN层上光刻金属互联开孔区，再刻蚀金属互联开孔区。

（11a）保护SiN层沉积：用等离子增强化学汽相沉积（PECVD）在样品表面沉积一层的SiN，沉积条件为：2%SiH₄/N₂流量为200sccm，NH₃流量为3sccm，He流量为900sccm，压强为900mT，温度为300℃，功率为25W，沉积时间为30min。

（11b）光刻金属互联开孔区：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再光刻金属互联开孔区图形；

（11c）刻蚀金属互联开孔区：对金属互联开孔区进行刻蚀。刻蚀条件为：CF₄流量为20sccm，压力为10mT，射频功率为250W，刻蚀时间为1min30sec；

步骤12，在保护SiN层上光刻互联金属区及蒸发互联金属。

（12a）光刻互联金属区：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对样品互联金属区进行光刻和显影；

（12b）互联金属蒸发：采用电子束蒸发台蒸发互联金属，互联金属自下而上为Ni/Au，并对其进行剥离，完成器件制作。

实施例二

在SiC衬底上制作GaN/AlGaN/AlN/GaN(2nm/5nm/1.5nm/1μm)超薄势垒增强/耗尽模式（E/D-mode）反相器，步骤如下：

步骤1，在SiC衬底基片上，利用MOCVD工艺，生长AlN成核层。

将SiC衬底放入金属有机化学气相沉积MOCVD设备的反应室中，当反应室的真空度降至1×10^-2Torr后，在氢气与氨气的混合气体保护下对SiC衬底进行高温热处理和表面氮化，加热温度为1050℃，加热时间为5min，反应时压力保持在40Torr。通入氨气流量为1500sccm，氢气流量为1500sccm；

将衬底温度降至900℃，生长厚度为20nmAlN成核层。反应时压力保持在40Torr，氨气流量为1500sccm,氢气流量为1500sccm，同时向反应室通入铝源。

步骤2，在AlN成核层上，生长1μm厚的GaN缓冲层。

在MOCVD设备中分别设置生长温度为900℃、生长厚度为1000nm的GaN缓冲层、生长压力为40Torr、氨气流量为1500sccm和氢气流量为1500sccm的工艺参数，同时向反应室通入镓源；

步骤3，在GaN缓冲层上，生长1.5nm厚的AlN插入层。

在MOCVD设备中分别设置生长温度为900℃、生长厚度为1.5nm的AlN插入层、生长压力为40Torr、氨气流量为1500sccm和氢气流量为1500sccm的工艺参数，同时向反应室通入铝源；

步骤4，在AlN插入层上，生长5nm厚的Al_0.3Ga_0.7N势垒层。

在MOCVD设备中分别设置生长温度为900℃、生长厚度为5nm的Al_0.3Ga_0.7N势垒层、生长压力为40Torr、氨气流量为1500sccm和氢气流量为1500sccm的工艺参数，同时向反应室通入铝源和镓源；

步骤5，在Al_0.3Ga_0.7N势垒层上，生长2nm厚的GaN帽层。

在MOCVD设备中分别设置生长温度为900℃、生长厚度为2nm的GaN帽层、生长压力为40Torr、氨气流量为1500sccm和氢气流量为1500sccm的工艺参数，同时向反应室通入镓源；

步骤6，在GaN帽层上光刻源漏区域窗口，并在该源漏区窗口上采用电子束蒸发工艺蒸发欧姆接触金属，形成耗尽型器件及增强型器件的源、漏电极。

（6a）光刻源漏区域：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对样品源漏区进行光刻和显影；

（6b）蒸发源漏金属：采用电子束蒸发台蒸发源漏金属，源漏金属自下而上为Ti/Al/Ni/Au，然后再对样品进行金属剥离；

（6c）源漏金属退火：将样品放入退火炉中，在900℃的温度下退火3min。

步骤7，在GaN帽层上光刻台面区域，采用RIE工艺刻蚀台面，得到样片A。

（7a）光刻台面：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对样品台面区进行光刻和显影；

（7b）刻蚀台面：采用RIE工艺对台面图形部分进行刻蚀，刻蚀深度为120nm。刻蚀条件为：Cl₂流量为15sccm，压力为10mT，射频功率为100W，刻蚀时间为3min。

步骤8，在样片A表面采用Cat-CVD工艺沉积表面SiN层。

用接触反应化学汽相沉积（Cat-CVD）在样品表面沉积一层的SiN，沉积条件为：2%SiH₄/N₂流量为200sccm，NH₃流量为3sccm，He流量为900sccm，压强为4Pa，温度为300℃，沉积时间为40sec。

步骤9，在表面SiN层上光刻增强型器件的槽栅区域，采用RIE工艺刻蚀槽栅。

（9a）光刻槽栅：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对增强型器件槽栅进行光刻和显影；

（9b）刻蚀槽栅：采用RIE工艺对槽栅图形部分进行刻蚀，刻蚀深度为2nm。刻蚀条件为：CF₄流量为20sccm，压强为5mT，射频功率为50W，刻蚀时间为15sec。

步骤10，在表面SiN层上同时光刻耗尽型器件及增强型器件的栅极区域（增强型器件的栅极区域与槽栅区域位置对应），并采用电子束蒸发工艺蒸发栅极金属，得到样片B。

（10a）光刻栅极：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对样品耗尽型器件及增强型器件的栅极区域进行光刻和显影；

（10b）栅金属蒸发：采用电子束蒸发台蒸发栅金属，栅金属自下而上为Ni/Au，并对其进行剥离。

步骤11，采用PECVD工艺在样片B上沉积保护SiN层，并在保护SiN层上光刻金属互联开孔区，再刻蚀金属互联开孔区。

（11a）保护SiN层沉积：用等离子增强化学汽相沉积（PECVD）在样品表面沉积一层的SiN，沉积条件为：2%SiH₄/N₂流量为200sccm，NH₃流量为3sccm，He流量为900sccm，压强为900mT，温度为300℃，功率为25W，沉积时间为30min。

（11b）光刻金属互联开孔区：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再光刻金属互联开孔区图形；

（11c）刻蚀金属互联开孔区：对金属互联开孔区进行刻蚀。刻蚀条件为：CF₄流量为20sccm，压力为10mT，射频功率为250W，刻蚀时间为1min30sec；

步骤12，在保护SiN层上光刻互联金属区及蒸发互联金属。

（12a）光刻互联金属区：首先在温度为200℃的条件下烘烤样品5min，然后涂胶，甩胶，甩胶转速为2000转/min，之后再在温度为110℃的条件下烘烤样品1min，再对样品互联金属区进行光刻和显影；

（12b）互联金属蒸发：采用电子束蒸发台蒸发互联金属，互联金属自下而上为Ni/Au，并对其进行剥离，完成器件制作。

图3给出的是本发明所述环振基本单元反相器的基本工艺流程图，由于本发明所述环振是由2n+1个相同的反相器级连而成，环振的制造工艺和反相器基本一致，只是版图设计不同，而反相器的工艺流程可以体现环振的工艺流程，因此为简便在附图中只给出了反相器的工艺流程图。

本发明所述的环振由2n+1个相同的反相器级连而成，根据电路基本知识可知在反相器特性正常的情况下该电路可实现环振功能。本发明所述的反相器是利用表面SiN层对薄势垒异质结沟道电子的调制作用，通过调节器件栅下表面SiN层厚度，在薄势垒异质结上分别实现增强型器件和耗尽型器件，并最终将增强型器件和耗尽型器件集成而成。通过对反相器基本结构进行分析不难得出在增强型器件和耗尽型器件特性正常的情况下，只要合理设计增强型器件和耗尽型器件的导通电阻比，便可实现反相器功能。

采用Cat-CVD工艺制备的表面SiN层对薄势垒异质结材料沟道电子具有调制作用，图4显示了5nmAlGaN薄势垒异质结未覆盖表面SiN和覆盖表面SiN的材料方块电阻对比，覆盖表面SiN层的薄势垒异质结具有高浓度的沟道电子，而未覆盖表面SiN层的薄势垒异质结沟道电子浓度很低，因此如图3中右侧的器件结构，由于器件表面均被SiN覆盖，异质结沟道中存在高浓度电子，可实现耗尽型器件特性。而对于图3中左侧器件结构，由于栅下异质结表面未被SiN覆盖，器件栅下沟道载流子浓度很低，可实现增强型器件特性。利用表面SiN层的这一特性，发明人已成功制备T型栅超薄势垒增强型器件（图3左侧结构），器件实现了0.2V的正阈值电压。图5为器件的直流特性，器件特性正常。

通过以上分析及实验结果，可以得出本发明具有较高的可行性。

本发明优势分析：

本发明利用表面SiN层对薄势垒异质结沟道方阻的调节作用，通过调节器件栅下表面SiN层厚度可在一圆片上同时实现耗尽型器件及增强型器件，制备反相器、环振的工艺简单，易于集成。

由于本发明反相器工艺简单，无任何引入损伤的工艺步骤（如F等离子体处理、凹槽栅刻蚀），避免了会引入降低器件可靠性的因素，因此本发明反相器、环振和现有案例相比具有较高的可靠性。

由于薄势垒器件势垒层相对较薄，器件的频率响应相对较快，增强型器件和耗尽型器件均具有较高的频率特性，因此本发明反相器、环振也应具有较高的频率特性。图6显示了发明人所制备的T型栅超薄势垒增强型器件和方案3中厚势垒F等离子体处理增强型器件的频率特性，从图中可见，方案3中耗尽型器件特征频率f_T为13.1GHz，最大振荡频率f_max为37.1GHz，增强型器件特征频率f_T为10.1GHz，最大振荡频率f_max为34.3GHz，而发明人所制备的T型栅超薄势垒增强型器件特征频率f_T为27.5GHz，最大振荡频率f_max为58GHz。和厚势垒器件相比，薄势垒器件具有较高的频率特性，在高频电路应用中具有更大的潜力。

Claims (1)

1.一种制作GaN基超薄势垒增强/耗尽模式反相器的方法，其特征在于，

该反相器包括依次设置于衬底上的成核层、缓冲层、插入层、势垒层以及帽层，帽层、势垒层、插入层以及部分缓冲层经刻蚀形成台面，台面将反相器隔离为两个器件区域，其中一个器件区域的异质结上设置有第一栅电极、第一源电极以及第一漏电极，第一源电极以及第一漏电极直接蒸发在帽层上，第一栅电极位于第一源电极与第一漏电极之间，第一源电极上、第一漏电极上、第一栅电极、第一源电极以及第一漏电极所在位置以外的帽层上及台面下的缓冲层上设置有表面SiN层，第一栅电极采用T型栅结构，T型栅结构的一部分在帽层上，另一部分在表面SiN层上，另一个器件区域的异质结上设置有第二栅电极、第二源电极以及第二漏电极，第二源电极以及第二漏电极直接蒸发在帽层上，第二栅电极位于第二源电极与第二漏电极之间，第二源电极上、第二漏电极上、第二源电极以及第二漏电极所在位置以外的帽层上及台面下的缓冲层上设置有表面SiN层，第二栅电极蒸发在表面SiN层上，两个器件区域的栅电极及表面SiN层上设置有保护SiN层，保护SiN层上设置有互联金属，互联金属和下层各电极对应相连；

包括以下步骤：

1)在衬底基片上生长AlN成核层；

2)在AlN成核层上生长1-3μm厚的GaN缓冲层；

3)在GaN缓冲层上生长1.5nm厚的AlN插入层；

4)在AlN插入层上生长3-5nm厚的Al_0.3Ga_0.7N势垒层；

5)在Al_0.3Ga_0.7N势垒层上生长2nm厚的GaN帽层；

6)在GaN帽层上光刻源、漏区域窗口，并在该源、漏区域窗口上采用电子束蒸发工艺蒸发欧姆接触金属，形成耗尽型器件及增强型器件的源、漏电极；

7)经过步骤6)以后，在GaN帽层上光刻台面区域，然后采用RIE工艺刻蚀台面，得到样片A；

8)在样片A表面沉积2-4nm的表面SiN层；

9)在表面SiN层上光刻增强型器件的槽栅区域，然后采用RIE工艺刻蚀槽栅；

10)在表面SiN层上同时光刻耗尽型器件及增强型器件的栅极区域，并采用电子束蒸发工艺蒸发栅极金属，得到样片B；

11)在样片B上沉积200nm的保护SiN层，并在保护SiN层上光刻金属互联开孔区，再刻蚀金属互联开孔区；

12)最后在保护SiN层上光刻互联金属区、蒸发互联金属。