CN107170809A - 一种基于自对准工艺的GaNHEMT器件及其制造方法 - Google Patents
一种基于自对准工艺的GaNHEMT器件及其制造方法 Download PDFInfo
- Publication number
- CN107170809A CN107170809A CN201710457112.3A CN201710457112A CN107170809A CN 107170809 A CN107170809 A CN 107170809A CN 201710457112 A CN201710457112 A CN 201710457112A CN 107170809 A CN107170809 A CN 107170809A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- grid
- self
- gan
- hemt devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 229910002704 AlGaN Inorganic materials 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000005036 potential barrier Methods 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 238000003851 corona treatment Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 claims description 2
- 230000008439 repair process Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 230000012010 growth Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
本发明公开了一种基于自对准工艺的GaN HEMT器件及其制造方法，该方法通过在第一次刻蚀出的凹槽基础上，再用一次或多次的各项同性介质淀积和各项异性刻蚀的方法，形成宽度达到要求的凹槽，淀积金属后即形成细栅长的栅金属。本发明实现了亚微米以下尺寸的栅，突破了光刻设备的关键尺寸限制，并且工艺简单可控。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于自对准工艺的GaN HEMT器件及其制造方法。
背景技术
GaN作为第三代宽禁带半导体材料的典型代表之一，与传统的半导体材料 Si、GaAs相比，具有禁带宽度宽、击穿电场大、电子饱和漂移速度高、介电常数小以及良好的化学稳定性等特点。特别是基于GaN材料的AlGaN/GaN异质结高电子迁移率晶体管(HEMT)结构具有更高的电子迁移率(高于1800cm2V-1s-1) 和二维电子气(2DEG)面密度(约1013cm-2)，使得基于GaN材料器件在射频领域和电力电子领域都具有非常明显的优势。
栅长是GaN HEMT器件的一个关键参数，其直接关系到射频器件的截止频率和开关器件的开关速率、导通损耗。而在亚微米以下的栅长结构往往需要借助先进的光刻设备，甚至是电子束设备进行制备，这不仅增加了设备投入、器件制作的成本，同时也降低了制作效率。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种基于自对准工艺的GaNHEMT器件，该器件具有线宽更窄的栅凹槽。本发明的另一目的在于提供一种基于自对准工艺的GaN HEMT器件的制造方法，其利用各项同性的介质淀积和各项异性的刻蚀方法，形成在光刻基础上形成的栅长更短的栅，实现亚微米以下尺寸的栅，突破光刻设备的关键尺寸限制，并且工艺简单可控。
为实现上述目的，本发明采用以下技术方案：
一种基于自对准工艺的GaN HEMT器件，所述GaN HEMT器件的栅凹槽侧壁上保留有第二介质层。
进一步，所述第二介质层为SiO2层。
一种基于自对准工艺的GaN HEMT器件的制造方法，所述方法包括如下步骤：
1)在衬底材料上依次生长AlN成核层、GaN缓冲层、GaN沟道层和AlGaN 势垒层；
2)将步骤1)制备的产品进行清洗，然后通过光刻、剥离的方法在源、漏淀积欧姆接触金属，并进行快速热退火形成欧姆接触；
3)在表面淀积钝化介质层，在所述钝化介质层上，利用光刻、刻蚀方法形成微米级的栅凹槽；然后通过原子层淀积方法各项同性的淀积第二介质层，再用感应耦合等离子体方法各项异性的刻蚀，刻蚀掉栅凹槽底部和台面上的第二介质层，保留凹槽侧壁的第二介质层；
4)用光刻、蒸发、剥离工艺制作栅金属；
5)栅金属完成后淀积第三介质层进行钝化保护，然后再进行一次刻孔，并淀积金属做上源场板；
6)最后再进行第四介质层淀积，二次刻孔，并在源、漏、栅电极压块金属加厚，并形成介质桥的互连。
进一步，步骤1)中所述AlN成核层的厚度为20-100nm；GaN缓冲层的厚度为1-4μm；GaN沟道层的厚度为50-500nm；AlGaN势垒层的厚度为10-50nm。
进一步，步骤4)中在栅金属淀积前，用等离子体处理修复步骤3)制备的产品表面的N缺陷。
进一步，所述第三介质层为SiO2，所述第四介质层可以为SiO2或SiN。
本发明具有以下有益技术效果：
在栅金属工艺中，在钝化介质上刻蚀一定宽度的凹槽直到AlGaN势垒层表面，在凹槽中淀积金属作为栅金属。凹槽的宽度即为器件的栅长。一般情况下，往往由于设备的限制和器件设计对栅长的要求，直接用光刻、刻蚀的方法无法达到要求的栅长。本方法通过在第一次刻蚀出的凹槽基础上，再用一次或多次的各项同性介质淀积和各项异性刻蚀的方法，形成宽度达到要求的凹槽，淀积金属后即形成细栅长的栅金属。
在钝化介质上，先利用一般的光刻、刻蚀方法形成微米级的栅凹槽。然后通过原子层淀积(ALD)方法各项同性的淀积第二介质层，再用感应耦合等离子体(ICP)方法各项异性的刻蚀，刻蚀掉凹槽底部和台面上的第二介质层，保留凹槽侧壁的第二介质。如此，即得到了线宽更窄的栅凹槽。最终的凹槽宽度为第一次凹槽宽度减去2倍第二介质层厚度。对深宽比比较小的栅凹槽，用一次生长刻蚀即可得到所需的线宽更小的栅凹槽。而对于深宽比比较大的栅凹槽，可以用多次的生长、刻蚀，再生长、刻蚀的方法得到最终需要线宽的栅凹槽。
附图说明
图1为本发明GaN HEMT器件材料结构示意图；
图2为本发明GaN HEMT器件制备过程中完成源、漏欧姆接触后的器件结构示意图；
图3为本发明GaN HEMT器件制备过程中完成栅凹槽后的器件结构示意图；
图4为本发明GaN HEMT器件制备过程中完成栅金属后的器件结构示意图；
图5为本发明GaN HEMT器件制备过程中完成源场板后的器件结构示意图。
具体实施方式
下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
本发明提供了一种基于自对准工艺的GaN HEMT器件的栅凹槽侧壁上保留有第二介质层；该第二介质层为SiO2层。
此外，本发明还提供了一种基于自对准工艺的GaN HEMT器件的制造方法，所述方法包括如下步骤：
步骤1：如图1所示，在衬底材料1上依次生长AlN成核层2、GaN缓冲层 3、GaN沟道层4和AlGaN势垒层5；AlN成核层2的厚度为20-100nm；GaN缓冲层3的厚度为1-4μm；GaN沟道层4的厚度为50-500nm；AlGaN势垒层5的厚度为10-50nm。
如图2至图5为器件制作过程中原胞的截面图。
步骤2：如图2所示，将步骤1)制备的产品进行清洗，然后通过光刻、剥离的方法在源、漏淀积欧姆接触金属，并进行快速热退火形成欧姆接触6；
步骤3：如图3所示，在表面淀积钝化介质层7，在钝化介质层7上，利用光刻、刻蚀方法形成微米级的栅凹槽8；然后通过原子层淀积方法各项同性的淀积第二介质层，再用感应耦合等离子体方法各项异性的刻蚀，刻蚀掉栅凹槽底部和台面上的第二介质层，保留凹槽侧壁的第二介质层9；如此，即得到了线宽更窄的栅凹槽。对深宽比比较小的栅凹槽，用一次生长刻蚀即可得到所需的线宽更小的栅凹槽。最终的凹槽宽度为第一次凹槽宽度减去2倍第二介质层厚度。而对于深宽比比较大的栅凹槽，可以用多次的生长、刻蚀，再生长、刻蚀的方法得到最终需要的线宽。
步骤4：如图4所示，用光刻、蒸发、剥离工艺制作栅金属10；
步骤5：如图5所示，栅金属10完成后淀积第三介质层进行钝化保护，然后再进行一次刻孔，并淀积金属做上源场板11；
6)最后再进行第四介质层淀积，二次刻孔，并在源、漏、栅电极压块金属加厚，并形成介质桥的互连。
第二介质层可以是一种或多种介质，第二介质层可以是与第一介质层相同的介质，也可以是不同的介质。优选的，第一介质选择与GaN接触性能比较好，具有较小界面态的介质，如可以是SiN等，第二介质选择比较致密、击穿场强高，同时介电常数更小的介质，如SiO2等，即可以减少栅电容，也可以增加介质势垒。
对于无场板结构的栅，栅凹槽完成后，淀积栅金属，确保栅金属均匀的填充凹槽。再用CMP的方法得到平整的栅金属。对于有场板结构的栅，栅金属也可以用光刻剥离的方法形成。最后得到栅长在亚微米以下的细栅结构，并且栅金属侧壁的第二介质层，即可以减少栅电容，同时由于更高的禁带宽度和击穿场强可以减少栅金属与介质间电子的隧穿，增加栅的可靠性。
本发明的GaN HEMT器件，可以是基于SiC、Si、蓝宝石和GaN等各种衬底上，并发明的方法和结构并不受限于衬底。第三介质层为SiO2，所述第四介质层可以为SiO2或SiN。
上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。
Claims (6)
1.一种基于自对准工艺的GaN HEMT器件，其特征在于，所述GaN HEMT器件的栅凹槽侧壁上保留有第二介质层。
2.根据权利要求1所述的基于自对准工艺的GaN HEMT器件，其特征在于，所述第二介质层为SiO2层。
3.一种制造权利要求1-2任一所述的基于自对准工艺的GaN HEMT器件的方法，其特征在于，所述方法包括如下步骤：
1)在衬底材料上依次生长AlN成核层、GaN缓冲层、GaN沟道层和AlGaN势垒层；
2)将步骤1)制备的产品进行清洗，然后通过光刻、剥离的方法在源、漏淀积欧姆接触金属，并进行快速热退火形成欧姆接触；
3)在表面淀积钝化介质层，在所述钝化介质层上，利用光刻、刻蚀方法形成微米级的栅凹槽；然后通过原子层淀积方法各项同性的淀积第二介质层，再用感应耦合等离子体方法各项异性的刻蚀，刻蚀掉栅凹槽底部和台面上的第二介质层，保留凹槽侧壁的第二介质层；
4)用光刻、蒸发、剥离工艺制作栅金属；
5)栅金属完成后淀积第三介质层进行钝化保护，然后再进行一次刻孔，并淀积金属做上源场板；
6)最后再进行第四介质层淀积，二次刻孔，并在源、漏、栅电极压块金属加厚，并形成介质桥的互连。
4.根据权利权利要求3所述的基于自对准工艺的GaN HEMT器件的制造方法，其特征在于，步骤1)中所述AlN成核层的厚度为20-100nm；GaN缓冲层的厚度为1-4μm；GaN沟道层的厚度为50-500nm；AlGaN势垒层的厚度为10-50nm。
5.根据权利权利要求3所述的基于自对准工艺的GaN HEMT器件的制造方法，其特征在于，步骤4)中在栅金属淀积前，用等离子体处理修复步骤3)制备的产品表面的N缺陷。
6.根据权利权利要求3所述的基于自对准工艺的GaN HEMT器件的制造方法，其特征在于，所述第三介质层为SiO2，所述第四介质层可以为SiO2或SiN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710457112.3A CN107170809B (zh) | 2017-06-16 | 2017-06-16 | 一种基于自对准工艺的GaNHEMT器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710457112.3A CN107170809B (zh) | 2017-06-16 | 2017-06-16 | 一种基于自对准工艺的GaNHEMT器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170809A true CN107170809A (zh) | 2017-09-15 |
| CN107170809B CN107170809B (zh) | 2023-12-12 |
Family
ID=59819769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710457112.3A Active CN107170809B (zh) | 2017-06-16 | 2017-06-16 | 一种基于自对准工艺的GaNHEMT器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107170809B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109841677A (zh) * | 2019-03-28 | 2019-06-04 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
| CN102290345A (zh) * | 2011-09-21 | 2011-12-21 | 西安电子科技大学 | 深亚微米栅长AlGaN/GaN HEMT制作方法 |
| CN102315124A (zh) * | 2011-09-13 | 2012-01-11 | 中国电子科技集团公司第五十五研究所 | 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法 |
| CN102938413A (zh) * | 2012-11-21 | 2013-02-20 | 西安电子科技大学 | AlGaN/GaN异质结增强型器件及其制作方法 |
| CN103337460A (zh) * | 2013-06-09 | 2013-10-02 | 中国电子科技集团公司第五十五研究所 | 一种E/D集成的GaN HEMT器件制备方法 |
| CN103715255A (zh) * | 2013-12-04 | 2014-04-09 | 中国电子科技集团公司第五十五研究所 | 一种制备自对准栅GaN HEMT器件及方法 |
| CN106158960A (zh) * | 2015-04-17 | 2016-11-23 | 北京大学 | 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法 |
-
2017
- 2017-06-16 CN CN201710457112.3A patent/CN107170809B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
| CN102315124A (zh) * | 2011-09-13 | 2012-01-11 | 中国电子科技集团公司第五十五研究所 | 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法 |
| CN102290345A (zh) * | 2011-09-21 | 2011-12-21 | 西安电子科技大学 | 深亚微米栅长AlGaN/GaN HEMT制作方法 |
| CN102938413A (zh) * | 2012-11-21 | 2013-02-20 | 西安电子科技大学 | AlGaN/GaN异质结增强型器件及其制作方法 |
| CN103337460A (zh) * | 2013-06-09 | 2013-10-02 | 中国电子科技集团公司第五十五研究所 | 一种E/D集成的GaN HEMT器件制备方法 |
| CN103715255A (zh) * | 2013-12-04 | 2014-04-09 | 中国电子科技集团公司第五十五研究所 | 一种制备自对准栅GaN HEMT器件及方法 |
| CN106158960A (zh) * | 2015-04-17 | 2016-11-23 | 北京大学 | 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109841677A (zh) * | 2019-03-28 | 2019-06-04 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| WO2020192689A1 (en) * | 2019-03-28 | 2020-10-01 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
| CN111771284A (zh) * | 2019-03-28 | 2020-10-13 | 英诺赛科（珠海）科技有限公司 | 半导体装置和其制造方法 |
| CN111771285A (zh) * | 2019-03-28 | 2020-10-13 | 英诺赛科（珠海）科技有限公司 | 半导体装置和其制造方法 |
| US11201222B2 (en) | 2019-03-28 | 2021-12-14 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
| US11721729B2 (en) | 2019-03-28 | 2023-08-08 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107170809B (zh) | 2023-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020221222A1 (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN108565283A (zh) | GaN基T型栅高频器件及其制备方法和应用 | |
| CN105409007A (zh) | 具有降低的输出电容的氮化镓器件及其制法 | |
| CN103606516A (zh) | GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法 | |
| CN107240605A (zh) | 一种GaN MIS沟道HEMT器件及制备方法 | |
| CN108666359A (zh) | 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法 | |
| CN107887435A (zh) | 增强型GaN HEMT的制备方法 | |
| CN107785435A (zh) | 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法 | |
| CN109727853A (zh) | 一种高迁移率晶体管的制备方法 | |
| CN110047744A (zh) | T型栅制备方法 | |
| CN106449773B (zh) | GaN基肖特基二极管结构及其制作方法 | |
| CN107731903A (zh) | 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法 | |
| CN105448974B (zh) | 一种GaN基薄膜晶体管结构及其制备方法 | |
| CN108258042A (zh) | 半导体结构及其制造方法 | |
| CN106257686A (zh) | 半导体器件及其制造方法 | |
| CN206441733U (zh) | 一种高阈值电压高迁移率凹槽栅mosfet结构 | |
| CN107170809A (zh) | 一种基于自对准工艺的GaNHEMT器件及其制造方法 | |
| CN105679679B (zh) | 一种GaN基凹槽栅MISFET的制备方法 | |
| CN105810607B (zh) | 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统 | |
| CN112397587A (zh) | 一种常开型高电子迁移率晶体管及其制造方法 | |
| CN207966998U (zh) | 一种高阈值电压高导通性能的常关型GaN基MOSFET结构 | |
| CN103681831B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN106971943B (zh) | 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法 | |
| CN116093143A (zh) | 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 | |
| CN206332034U (zh) | GaN基肖特基二极管结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231030 Address after: Room JZ2467, Yard 2, Junzhuang Road, Junzhuang Town, Mentougou District, Beijing, 102399 (cluster registration) Applicant after: Beijing Xingyun Lianzhong Technology Co.,Ltd. Address before: 100176 courtyard 17, Tonghui Ganqu Road, Daxing Economic and Technological Development Zone, Beijing Applicant before: BEIJING HUAJINCHUANGWEI ELECTRONICS Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |