CN112397587A - 一种常开型高电子迁移率晶体管及其制造方法 - Google Patents
一种常开型高电子迁移率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN112397587A CN112397587A CN202011320490.5A CN202011320490A CN112397587A CN 112397587 A CN112397587 A CN 112397587A CN 202011320490 A CN202011320490 A CN 202011320490A CN 112397587 A CN112397587 A CN 112397587A
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- layer
- algan
- gan
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 85
- 239000010703 silicon Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 85
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 84
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 229910052681 coesite Inorganic materials 0.000 claims description 14
- 229910052906 cristobalite Inorganic materials 0.000 claims description 14
- 229910052682 stishovite Inorganic materials 0.000 claims description 14
- 229910052905 tridymite Inorganic materials 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims 2
- 230000007797 corrosion Effects 0.000 claims 2
- 238000005452 bending Methods 0.000 abstract description 5
- 238000005336 cracking Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000009825 accumulation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明属于半导体技术领域，特别是涉及一种常开型AlGaN/GaN高电子迁移率晶体管及其制造方法。晶体管包括硅衬底、外延结构、漏极电极、漏极欧姆接触金属层、钝化层、源极电极和栅极电极，其特征在于：源极电极和漏极电极分别位于器件的上下两侧，可改善平面结构AlGaN/GaN高电子迁移率晶体管面临的问题，采用选区硅衬底外延生长，使硅衬底上的AlGaN/GaN外延层分隔成相互独立的小图形，大大降低了硅衬底与AlGaN/GaN外延层之间的应力累积，解决了外延薄膜的开裂、弯曲等问题，同时可以提升器件的制造良率和可靠性。
Description
技术领域
本发明属于半导体技术领域，特别是涉及一种常开型AlGaN/GaN高电子迁移率晶体管及其制造方法。
背景技术
相比于第一、二代半导体材料，第三代半导体材料GaN材料具有禁带宽度大、击穿场强高、电子迁移率大、抗辐射能力强等优点，GaN基高电子迁移率晶体管在无线通信基站、雷达、汽车电子等高频大功率领域具有极大的发展潜力。AlGaN/GaN高电子迁移率晶体管(AlGaN/GaN HEMT)结构的出现是基于1975年T.Mimura等人以及1994年M.A.Khan等人所描述的现象：在AlGaN和GaN异质结构界面区域显示出异常高的电子迁移率。目前常规的硅衬底AlGaN/GaN HEMT器件为平面结构，器件的源极、漏级和栅极均在器件的顶面，容易引起可靠性下降，例如在大栅极偏压或者高频条件下会出现电流崩塌效应，当工作在高温、大功率环境时会产生“自热效应”等。由于硅衬底与GaN材料体系之间巨大的热失配，使得在硅衬底上整面生长AlGaN/GaN HEMT结构存在薄膜易开裂、弯曲严重等问题，因此常规技术多采用复杂的缓冲层设计来进行应力控制和弯曲控制，工艺复杂，且在后续器件制造过程中容易带来良率低和可靠性差的问题。
发明内容
针对上述技术问题，本发明提供了一种常开型AlGaN/GaN高电子迁移率晶体管及其制造方法。
本发明中，源极电极和漏极电极分别位于晶体管的上下两侧，解决了平面结构AlGaN/GaN高电子迁移率晶体管面临的问题，采用选区硅衬底外延生长，使硅衬底上的AlGaN/GaN外延层分隔成相互独立小图形，大大降低了硅衬底与AlGaN/GaN外延层之间的应力累积，解决了外延薄膜的开裂、弯曲等问题，同时可以提升器件的制造良率和可靠性。
本发明的目的是这样实现的：
一种常开型AlGaN/GaN高电子迁移率晶体管，包括硅衬底、外延结构、漏极电极、漏极欧姆接触金属层、钝化层、源极电极和栅极电极，其特征在于：所述硅衬底正面由凸面、凹面和位于凹面两侧的两个Si(111)面组成，其中凸面位于硅衬底正面的最上部且位于硅衬底两侧，与硅衬底背面平行，凹面位于硅衬底底部且与凸面平行，两个Si(111)面的两端分别与凸面和凹面相交，所述外延结构位于所述Si(111)面上，从Si(111)面开始依次包括缓冲层、高阻层、GaN沟道层、AlGaN势垒层，所述漏极电极设置在所述硅衬底背面，所述漏极欧姆接触金属层在所述凹面和AlGaN势垒层之间形成电连接，并通过硅衬底与所述漏极电极导通，所述凸面上设置有钝化层，源极电极位于钝化层之上，并与AlGaN势垒层之间形成电连接，栅极电极设置在AlGaN势垒层上，且位于漏极欧姆接触金属层与源极电极之间。
更进一步，所述硅衬底电阻率小于等于10Ω·cm，所述硅衬底凸面为Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面、Si(661)面中的一种。
更进一步，所述高阻层为掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层的厚度为1～10μm，所述GaN沟道层为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层为AlxGa(1-x)N层，厚度为10nm～30nm，其中0.1≤x≤0.5。
一种常开型AlGaN/GaN高电子迁移率晶体管制造方法，包括以下步骤：
(1)提供电阻率小于等于10Ω·cm的硅衬底，硅衬底晶面为Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面、Si(661)面中的一种，在所述硅衬底正面两端局部利用光刻腐蚀技术形成SiO2腐蚀掩膜；
(2)对所述形成了SiO2腐蚀掩膜的硅衬底正面进行选择性腐蚀，之后去除SiO2腐蚀掩膜，使硅衬底正面形成由凸面、凹面和位于凹面两侧的两个Si(111)面组成的形貌，其中凸面位于硅衬底正面的最上部且位于硅衬底两侧，是在选择性腐蚀过程中被SiO2腐蚀掩膜保护的区域，凹面和两个Si(111)面是选择性腐蚀形成的新面，凹面位于硅衬底底部且与凸面平行，两个Si(111)面两端分别与凸面和凹面相交；
(3)在所述硅衬底正面的凸面、凹面和Si(111)面上生长SiO2层，并通过光刻腐蚀技术去除Si(111)面上的SiO2层，保留凸面、凹面上的SiO2层，形成SiO2生长掩膜；
(4)在所述硅衬底正面的Si(111)面上选择性生长外延结构，所述外延结构从Si(111)面开始依次包括缓冲层、高阻层、GaN沟道层、AlGaN势垒层，同时会在所述硅衬底正面的SiO2生长掩膜上方形成多晶外延薄膜，所述高阻层为掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层的厚度为1～10μm，所述GaN沟道层为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层为AlxGa1-xN层，厚度为10nm～30nm，其中0.1≤x≤0.5；
(5)腐蚀去除所述硅衬底正面的SiO2生长掩膜上方形成的多晶外延薄膜，之后去除SiO2生长掩膜；
(6)在所述外延结构的AlGaN势垒层、凸面和凹面上生长钝化层；
(7)利用光刻腐蚀技术去除所述AlGaN势垒层和凹面上的钝化层；
(8)利用剥离技术制作源极电极和漏极欧姆接触金属层，使漏极欧姆接触金属层在所述凹面和AlGaN势垒层之间形成电连接，源极电极位于钝化层之上，并与AlGaN势垒层之间形成电连接；
(9)利用剥离技术在所述AlGaN势垒层上制作栅极电极，使栅极电极位于漏极欧姆接触金属层与源极电极之间；
(10)在所述硅衬底背面制作漏极电极。
相比于现有技术，本发明有如下有益效果：
与现有常规平面结构AlGaN/GaN高电子迁移率晶体管相比，本发明提供的结构将源极和漏极设在器件的上下两侧，有利于解决平面结构所面临的在大栅极偏压或者高频条件下会出现电流崩塌效应，工作在高温、大功率环境时会产生“自热效应”等问题。
本发明采用选区硅衬底外延生长，使硅衬底上的AlGaN/GaN外延层分隔成相互独立小图形，大大降低了硅衬底与AlGaN/GaN外延层之间的应力累积，解决了外延薄膜的开裂、弯曲等问题，同时可以提升器件的制造良率和可靠性。
附图说明
图1为本发明一种常开型AlGaN GaN高电子迁移率晶体管截面示意图。
图2为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤1示意图。
图3为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤2示意图。
图4为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤3示意图。
图5为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤4示意图。
图6为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤5示意图。
图7为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤6示意图。
图8为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤7示意图。
图9为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤8示意图。
图10为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤9示意图。
图11为本发明实施例1中一种常开型AlGaN GaN高电子迁移率晶体管制造方法步骤10示意图。
图示说明：100-硅衬底，101-硅衬底正面的凸面，102-硅衬底正面的凹面，103-硅衬底正面的(111)面，104-SiO2腐蚀掩膜，105-SiO2生长掩膜，200-外延结构，201-缓冲层，202-高阻层，203-GaN沟道层，204-AlGaN势垒层，205-多晶外延薄膜，300-钝化层，400-源极电极，500-漏极欧姆接触金属层，600-栅极电极，700-漏极电极。
具体实施方式
下面结合附图和实施例对本发明作进一步地说明。
实施例1：
如图1所示为本发明一种常开型AlGaN/GaN高电子迁移率晶体管截面示意图，包括硅衬底100、外延结构200、漏极电极700、漏极欧姆接触金属层500、钝化层300、源极电极400和栅极电极600，其特征在于：所述硅衬底100正面由凸面101、凹面102和位于凹面102两侧的两个Si(111)面103组成，其中凸面101位于硅衬底100正面的最上部且位于硅衬底100两侧，与硅衬底100背面平行，凹面102位于硅衬底100底部且与凸面101平行，两个Si(111)面103的两端分别与凸面101和凹面102相交，所述外延结构200位于所述Si(111)面103上，从Si(111)面103开始依次包括缓冲层201、高阻层202、GaN沟道层203、AlGaN势垒层204，所述漏极电极700设置在所述硅衬底100背面，所述漏极欧姆接触金属层500位于凹面102和外延结构200一侧，且在所述凹面102和AlGaN势垒层204之间形成电连接，并通过硅衬底100与所述漏极电极700导通，所述凸面101上设置有钝化层300，源极电极400位于钝化层300之上，并与AlGaN势垒层204之间形成电连接，栅极电极600设置在AlGaN势垒层204上，且位于漏极欧姆接触金属层500与源极电极400之间。
所述硅衬底100电阻率小于等于10Ω·cm，所述硅衬底100正面的凸面101为Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面、Si(661)面中的一种。
所述高阻层202为掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层202的厚度为1～10μm，所述GaN沟道层203为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层204为AlxGa(1-x)N层，厚度为10nm～30nm，其中0.1≤x≤0.5。
本发明一种常开型AlGaN/GaN高电子迁移率晶体管制造方法，包括以下步骤：
(1)如图2所示，提供电阻率小于等于10Ω·cm的硅衬底100，硅衬底100晶面为Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面、Si(661)面中的一种，在所述硅衬底100正面两端局部利用光刻腐蚀技术形成SiO2腐蚀掩膜104；
(2)如图3所示，对所述形成了SiO2腐蚀掩膜104的硅衬底100正面进行选择性腐蚀，之后去除SiO2腐蚀掩膜104，使硅衬底100正面形成由凸面101、凹面102和位于凹面102两侧的两个Si(111)面103组成的形貌，其中凸面101位于硅衬底100正面的最上部，是在选择性腐蚀过程中被SiO2腐蚀掩膜104保护的区域，凹面102和两个Si(111)面103是选择性腐蚀形成的新面，凹面102位于硅衬底100底部且与凸面101平行，两个Si(111)面103两端分别与凸面101和凹面102相交；
(3)如图4所示，在所述硅衬底100正面的凸面101、凹面102和Si(111)面103上生长SiO2层，并通过光刻腐蚀技术去除Si(111)面103上的SiO2层，保留凸面101、凹面102上的SiO2层，形成SiO2生长掩膜105；
(4)如图5所示，在所述硅衬底100正面的Si(111)面103上选择性生长外延结构200，所述外延结构200从Si(111)面103开始依次包括缓冲层201、高阻层202、GaN沟道层203、AlGaN势垒层204，同时会在所述硅衬底100正面的SiO2生长掩膜105上方形成多晶外延薄膜205，所述高阻层202为掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层202的厚度为1～10μm，所述GaN沟道层203为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层204为AlxGa1-xN层，厚度为10nm～30nm，其中0.1≤x≤0.5；
(5)如图6所示，腐蚀去除所述硅衬底100正面的SiO2生长掩膜105上方形成的多晶外延薄膜205，之后去除SiO2生长掩膜105；
(6)如图7所示，在所述外延结构200的AlGaN势垒层204、凸面101和凹面102上生长钝化层300；
(7)如图8所示，利用光刻腐蚀技术去除所述AlGaN势垒层204和凹面102上的钝化层300；
(8)如图9所示，利用剥离技术制作源极电极400和漏极欧姆接触金属层500，使漏极欧姆接触金属层500在所述凹面102和AlGaN势垒层204之间形成电连接，源极电极400位于钝化层300之上，并与AlGaN势垒层204之间形成电连接；
(9)如图10所示，利用剥离技术在所述AlGaN势垒层204上制作栅极电极600，使栅极电极600位于漏极欧姆接触金属层500与源极电极400之间；
(10)如图11所示，在所述硅衬底100背面制作漏极电极700。
如图1所示本发明一种常开型AlGaN/GaN高电子迁移率晶体管，其工作原理是：当栅极电压为零或者栅极电压低于阈值电压时，栅极电极600下方存在二维电子气，电子从源极电极400沿着GaN沟道层203与AlGaN势垒层204界面处的二维电子气层传输，再经由漏极欧姆接触金属500和硅衬底100到达漏极电极700，此时AlGaN/GaN高电子迁移率晶体管处于开态，表现为典型的常开型AlGaN/GaN高电子迁移率晶体管特性，且电流在AlGaN/GaN高电子迁移率晶体管的上侧和下侧之间流动；当栅极电压大于阈值电压时，栅极电极600下方的二维电子气被耗尽，AlGaN/GaN高电子迁移率晶体管处于关态，电子无法在源极和漏极之间传输。
以上所述仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形、改进及替代，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (4)
1.一种常开型高电子迁移率晶体管，包括硅衬底、外延结构、漏极电极、漏极欧姆接触金属层、钝化层、源极电极和栅极电极，其特征在于：所述硅衬底正面由凸面、凹面和位于凹面两侧的两个Si(111)面组成，其中凸面位于硅衬底正面的最上部且位于硅衬底两侧，与硅衬底背面平行，凹面位于硅衬底底部且与凸面平行，两个Si(111)面的两端分别与凸面和凹面相交，所述外延结构位于所述Si(111)面上，从Si(111)面开始依次包括缓冲层、高阻层、GaN沟道层、AlGaN势垒层，所述漏极电极设置在所述硅衬底背面，所述漏极欧姆接触金属层在所述凹面和AlGaN势垒层之间形成电连接，并通过硅衬底与所述漏极电极导通，所述凸面上设置有钝化层，源极电极位于钝化层之上，并与AlGaN势垒层之间形成电连接，栅极电极设置在AlGaN势垒层上，且位于漏极欧姆接触金属层与源极电极之间。
2.根据权利要求1所述的一种常开型高电子迁移率晶体管，其特征在于：所述硅衬底电阻率小于等于10Ω·cm，所述硅衬底凸面为Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面、Si(661)面中的一种。
3.根据权利要求1所述的一种常开型高电子迁移率晶体管，其特征在于：所述高阻层为掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层的厚度为1～10μm，所述GaN沟道层为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层为AlxGa1-xN层，厚度为10nm～30nm，其中0.1≤x≤0.5。
4.根据权利要求1中所述的一种常开型高电子迁移率晶体管的制造方法，其特征在于，包括以下步骤：
(1)提供电阻率小于等于10Ω·cm的硅衬底，硅衬底晶面为Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面、Si(661)面中的一种，在所述硅衬底正面两端局部利用光刻腐蚀技术形成SiO2腐蚀掩膜；
(2)对所述形成了SiO2腐蚀掩膜的硅衬底正面进行选择性腐蚀，之后去除SiO2腐蚀掩膜，使硅衬底正面形成由凸面、凹面和位于凹面两侧的两个Si(111)面组成的形貌，其中凸面位于硅衬底正面的最上部且位于硅衬底两侧，是在选择性腐蚀过程中被SiO2腐蚀掩膜保护的区域，凹面和两个Si(111)面是选择性腐蚀形成的新面，凹面位于硅衬底底部且与凸面平行，两个Si(111)面两端分别与凸面和凹面相交；
(3)在所述硅衬底正面的凸面、凹面和Si(111)面上生长SiO2层，并通过光刻腐蚀技术去除Si(111)面上的SiO2层，保留凸面、凹面上的SiO2层，形成SiO2生长掩膜；
(4)在所述硅衬底正面的Si(111)面上选择性生长外延结构，所述外延结构从Si(111)面开始依次包括缓冲层、高阻层、GaN沟道层、AlGaN势垒层，同时会在所述硅衬底正面的SiO2生长掩膜上方形成多晶外延薄膜，所述高阻层为掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层的厚度为1～10μm，所述GaN沟道层为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层为AlxGa1-xN层，厚度为10nm～30nm，其中0.1≤x≤0.5；
(5)腐蚀去除所述硅衬底正面的SiO2生长掩膜上方形成的多晶外延薄膜，之后去除SiO2生长掩膜；
(6)在所述外延结构的AlGaN势垒层、凸面和凹面上生长钝化层；
(7)利用光刻腐蚀技术去除所述AlGaN势垒层和凹面上的钝化层；
(8)利用剥离技术制作源极电极和漏极欧姆接触金属层，使漏极欧姆接触金属层在所述凹面和AlGaN势垒层之间形成电连接，源极电极位于钝化层之上，并与AlGaN势垒层之间形成电连接；
(9)利用剥离技术在所述AlGaN势垒层上制作栅极电极，使栅极电极位于漏极欧姆接触金属层与源极电极之间；
(10)在所述硅衬底背面制作漏极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011320490.5A CN112397587B (zh) | 2020-11-23 | 2020-11-23 | 一种常开型高电子迁移率晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011320490.5A CN112397587B (zh) | 2020-11-23 | 2020-11-23 | 一种常开型高电子迁移率晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112397587A true CN112397587A (zh) | 2021-02-23 |
| CN112397587B CN112397587B (zh) | 2022-06-21 |
Family
ID=74606993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011320490.5A Active CN112397587B (zh) | 2020-11-23 | 2020-11-23 | 一种常开型高电子迁移率晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112397587B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097151A (zh) * | 2021-03-31 | 2021-07-09 | 浙江大学 | GaN器件结构及其制备方法 |
| CN116072531A (zh) * | 2023-03-07 | 2023-05-05 | 徐州致能半导体有限公司 | 一种在半导体功能区侧面制作电极的方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060226478A1 (en) * | 2005-03-29 | 2006-10-12 | Brar Berinder P S | Semiconductor device having a lateral channel and contacts on opposing surfaces thereof |
| JP2009099774A (ja) * | 2007-10-17 | 2009-05-07 | Sharp Corp | ヘテロ接合電界効果型トランジスタ |
| CN103189993A (zh) * | 2010-11-08 | 2013-07-03 | 住友电气工业株式会社 | 半导体器件及其制造方法 |
| JP2014075459A (ja) * | 2012-10-04 | 2014-04-24 | Nano Material Kenkyusho:Kk | 半導体デバイス |
| CN104916681A (zh) * | 2014-03-13 | 2015-09-16 | 株式会社东芝 | 半导体装置 |
| CN105374677A (zh) * | 2014-08-25 | 2016-03-02 | 东莞市中镓半导体科技有限公司 | 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法 |
| US20170133362A1 (en) * | 2013-06-18 | 2017-05-11 | Stephen P. Barlow | Method for producing trench high electron mobility devices |
| US20170194476A1 (en) * | 2012-05-04 | 2017-07-06 | Stc.Unm | Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure |
| CN107170798A (zh) * | 2017-03-29 | 2017-09-15 | 西安电子科技大学 | 基于栅场板和漏场板的垂直型功率器件及其制作方法 |
| CN109560120A (zh) * | 2018-11-16 | 2019-04-02 | 中山大学 | 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法 |
| JP2019169572A (ja) * | 2018-03-22 | 2019-10-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US20200185508A1 (en) * | 2018-12-07 | 2020-06-11 | Gan Systems Inc. | GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION |
-
2020
- 2020-11-23 CN CN202011320490.5A patent/CN112397587B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060226478A1 (en) * | 2005-03-29 | 2006-10-12 | Brar Berinder P S | Semiconductor device having a lateral channel and contacts on opposing surfaces thereof |
| JP2009099774A (ja) * | 2007-10-17 | 2009-05-07 | Sharp Corp | ヘテロ接合電界効果型トランジスタ |
| CN103189993A (zh) * | 2010-11-08 | 2013-07-03 | 住友电气工业株式会社 | 半导体器件及其制造方法 |
| US20170194476A1 (en) * | 2012-05-04 | 2017-07-06 | Stc.Unm | Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure |
| JP2014075459A (ja) * | 2012-10-04 | 2014-04-24 | Nano Material Kenkyusho:Kk | 半導体デバイス |
| US20170133362A1 (en) * | 2013-06-18 | 2017-05-11 | Stephen P. Barlow | Method for producing trench high electron mobility devices |
| CN104916681A (zh) * | 2014-03-13 | 2015-09-16 | 株式会社东芝 | 半导体装置 |
| CN105374677A (zh) * | 2014-08-25 | 2016-03-02 | 东莞市中镓半导体科技有限公司 | 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法 |
| CN107170798A (zh) * | 2017-03-29 | 2017-09-15 | 西安电子科技大学 | 基于栅场板和漏场板的垂直型功率器件及其制作方法 |
| JP2019169572A (ja) * | 2018-03-22 | 2019-10-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN109560120A (zh) * | 2018-11-16 | 2019-04-02 | 中山大学 | 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法 |
| US20200185508A1 (en) * | 2018-12-07 | 2020-06-11 | Gan Systems Inc. | GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION |
Non-Patent Citations (1)
| Title |
|---|
| ALOIS KROST等: "GaN-based optpelectronics on silicon substrates", 《MATERIALS SCIENCE AND ENGINEERING B-SOLID STATE MATERIALS FOR ADVANCED TECHNOLOGY》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097151A (zh) * | 2021-03-31 | 2021-07-09 | 浙江大学 | GaN器件结构及其制备方法 |
| CN116072531A (zh) * | 2023-03-07 | 2023-05-05 | 徐州致能半导体有限公司 | 一种在半导体功能区侧面制作电极的方法 |
| CN116072531B (zh) * | 2023-03-07 | 2023-08-22 | 徐州致能半导体有限公司 | 一种在半导体功能区侧面制作电极的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112397587B (zh) | 2022-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019136864A1 (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| TWI528549B (zh) | 氮化物半導體裝置及其製造方法 | |
| US20080176366A1 (en) | Method for fabricating AIGaN/GaN-HEMT using selective regrowth | |
| KR20070032701A (ko) | 재성장된 오믹 콘택 영역을 갖는 질화물계 트랜지스터의제조방법 및 재성장된 오믹 콘택 영역을 갖는 질화물계트랜지스터 | |
| US11177378B2 (en) | HEMT having conduction barrier between drain fingertip and source | |
| US11069787B2 (en) | GaN-based microwave power device with large gate width and manufacturing method thereof | |
| KR20130059345A (ko) | 개선된 접합부를 갖는 반도체 소자 및 이를 제조하는 방법 | |
| CN112397587B (zh) | 一种常开型高电子迁移率晶体管及其制造方法 | |
| CN107785435A (zh) | 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法 | |
| CN105470294A (zh) | 一种垂直型氮化镓功率开关器件及其制备方法 | |
| CN107706232A (zh) | 一种原位MIS栅结构常关型GaN基晶体管及制备方法 | |
| CN111710715A (zh) | 具有空气腔的氮化镓微波毫米波晶体管结构及制备方法 | |
| CN117133806B (zh) | 一种天然超结GaN HEMT器件及其制备方法 | |
| CN112420828A (zh) | 一种常闭型高电子迁移率晶体管及其制造方法 | |
| CN112420829A (zh) | 一种常闭型硅衬底高电子迁移率晶体管及其制造方法 | |
| CN111933709A (zh) | 一种具有高可靠性的氮化物器件及其制备方法 | |
| CN116190228A (zh) | 一种化合物半导体集成电路隔离方法 | |
| CN112397586B (zh) | 一种常开型硅衬底高电子迁移率晶体管及其制造方法 | |
| CN205231071U (zh) | 一种垂直型氮化镓功率开关器件 | |
| JP6301863B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| KR101897227B1 (ko) | 금속반도체접합 다이오드의 제조방법 | |
| JPH08330325A (ja) | 電界効果トランジスタおよび製造方法 | |
| KR101678874B1 (ko) | 반도체 소자 제조방법 | |
| CN112582470B (zh) | 一种常闭型高电子迁移率晶体管及制造方法 | |
| CN213184300U (zh) | 一种具有高可靠性的氮化物器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |