CN113097151A - GaN器件结构及其制备方法 - Google Patents
GaN器件结构及其制备方法 Download PDFInfo
- Publication number
- CN113097151A CN113097151A CN202110348360.0A CN202110348360A CN113097151A CN 113097151 A CN113097151 A CN 113097151A CN 202110348360 A CN202110348360 A CN 202110348360A CN 113097151 A CN113097151 A CN 113097151A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- gan
- deposition groove
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 121
- 239000010703 silicon Substances 0.000 claims abstract description 120
- 238000000151 deposition Methods 0.000 claims abstract description 79
- 230000008021 deposition Effects 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 116
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 13
- 230000006911 nucleation Effects 0.000 claims description 11
- 238000010899 nucleation Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000013043 chemical agent Substances 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 7
- 238000000407 epitaxy Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 135
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000010354 integration Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- -1 InP compound Chemical class 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种GaN器件结构及制备方法，制备包括：提供基底，基底包括底层硅、中间埋氧层及顶层硅，刻蚀顶层硅形成沉积凹槽，沉积凹槽显露中间埋氧层，在沉积凹槽的侧壁上至少形成GaN沟道及GaN沟道显露表面的势垒层，制备栅极电极、源极电极和漏极电极，以得到GaN器件。本发明的GaN器件结构及其制备方法，基于顶层硅中的沉积凹槽的设计，在沉积凹槽侧壁上选择性外延，可以实现Si衬底上集成GaN器件，并可同时集成Si器件。另外，基于本发明的上述设计，还可以有效减小器件尺寸，实现器件结构的小型化。
Description
技术领域
本发明属于半导体器件制造技术领域，特别是涉及一种GaN器件结构及其制备方法。
背景技术
GaN材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。它具有宽的直接带隙、强的原子键、高的热导率、化学稳定性好(几乎不被任何酸腐蚀)等性质和强的抗辐照能力。
然而，随着技术的发展及需求，GaN器件的小型化难以有效实现，另外，GaN器件与Si器件的有效集成也是本领域技术人员亟待解决的问题。
因此，如何提供一种GaN器件结构及其制备方法以解决现有技术的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN器件结构及其制备方法，用于解决现有技术中GaN器件的小型化难以有效实现及难以与Si器件有效集成等问题。
为实现上述目的及其他相关目的，本发明提供一种GaN器件结构的制备方法，所述制备方法包括如下步骤：
提供基底，所述基底自下而上包括底层硅、中间埋氧层及顶层硅；
在所述顶层硅上定义开窗区；
刻蚀所述顶层硅的所述开窗区以形成沉积凹槽，所述沉积凹槽显露所述中间埋氧层；
在所述沉积凹槽的侧壁上形成外延结构，所述外延结构至少包括GaN沟道及形成在所述GaN沟道显露表面的势垒层；
在所述外延结构上制备栅极电极、源极电极和漏极电极，以得到GaN器件。
可选地，所述基底的包括SOI衬底结构；或者，所述基底的形成方式为：提供硅衬底，在所述硅衬底中进行离子注入，以得到所述底层硅、所述中间埋氧层及所述顶层硅。
可选地，定义所述开窗区的方式包括：在所述顶层硅上形成掩膜材料层，并对其进行图形化形成图形化掩膜层，其中，所述图形化掩膜层中具有与所述开窗区对应的图形开口，以基于所述图形化掩膜层定义出所述开窗区，且基于所述图形化掩膜层刻蚀所述顶层硅形成所述沉积凹槽。
可选地，所述顶层硅表面为Si(100)面，所述沉积凹槽的侧壁为Si(111)面，所述沉积凹槽的纵截面形状包括倒梯形。
可选地，形成所述沉积凹槽的方式包括湿法刻蚀方法，形成所述沉积凹槽的化学试剂包括TMAH及KOH中的至少一种，刻蚀温度介于45-80℃之间。
可选地，所述GaN沟道层与所述沉积凹槽侧壁之间还形成有成核层，所述成核层的厚度介于5-50nm之间；和/或，所述顶层硅的厚度介于0.5-1μm之间；和/或，所述GaN沟道层的厚度介于100nm-1μm之间；和/或，所述势垒层的厚度介于5-30nm之间；和/或，所述GaN沟道层的侧壁与所述中间埋氧层表面间的夹角介于45-60°之间。
可选地，所述栅极电极、所述源极电极和所述漏极电极还连续地位于所述沉积凹槽显露的所述中间埋氧层上，以连接所述沉积凹槽两侧壁上的所述外延结构。
可选地，所述制备方法还包括在所述顶层硅上制备硅器件的步骤，其中，所述硅器件包括形成在所述顶层硅表面的栅氧层以及位于所述栅氧层上的栅结构、源结构和漏结构，所述硅器件的源结构与所述栅极电极连接，所述硅器件的漏结构与所述源极电极连接，以实现基于所述硅器件对GaN器件的开关控制。
另外，本发明提供一种GaN器件结构，所述GaN器件结构优选采用本发明的制备方法制备得到，当然，也可以采用其他方法制备，所述GaN器件结构包括：
基底，自下而上包括底层硅、中间埋氧层及顶层硅；
沉积凹槽，形成在所述顶层硅中，所述沉积凹槽显露所述中间埋氧层；
外延结构，形成在所述沉积凹槽的侧壁上，所述外延结构至少包括GaN沟道及形成在所述GaN沟道显露表面的势垒层；
栅极电极、源极电极和漏极电极，至少形成在所述外延结构上，以得到GaN器件。
可选地，所述顶层硅表面为Si(100)面，所述沉积凹槽的侧壁为Si(111)面，所述沉积凹槽纵截面形状包括倒梯形；和/或，所述GaN沟道层与所述沉积凹槽侧壁之间还形成有成核层，所述成核层的厚度介于5-50nm之间；和/或，所述顶层硅的厚度介于0.5-1μm之间；和/或，所述GaN沟道层的厚度介于100nm-1μm之间；和/或，所述势垒层的厚度介于5-30nm之间；和/或，所述GaN沟道层的侧壁与所述中间埋氧层表面间的夹角介于45-60°之间。
可选地，所述栅极电极、所述源极电极和所述漏极电极还连续地位于所述沉积凹槽显露的所述中间埋氧层上，以连接所述沉积凹槽两侧壁上的所述外延结构。
可选地，所述GaN器件结构还包括形成在所述顶层硅上的硅器件，所述硅器件包括形成在所述顶层硅表面的栅氧层以及位于所述顶层硅上的栅结构、源结构和漏结构，其中，所述硅器件的源结构与所述栅极电极连接，所述硅器件的漏结构与所述源极电极连接。
如上所述，本发明的GaN器件结构及其制备方法，基于顶层硅中的沉积凹槽的设计，在沉积凹槽侧壁上选择性外延，可以实现Si衬底上集成GaN器件，并可同时集成Si器件。另外，基于本发明的上述设计，还可以有效减小器件尺寸，实现器件结构的小型化。
附图说明
图1显示为本发明实施例中GaN器件结构制备的工艺流程图。
图2-10显示为本发明实施例中GaN器件结构制备中各步骤得到的结构示意图。
元件标号说明
100 基底
101 底层硅
102 中间埋氧层
103 顶层硅
103a 沉积凹槽
104 图形化掩膜层
104a 图形开口
105 GaN沟道层
106 势垒层
107 源极电极
108 漏极电极
109 栅极电极
110 栅氧层
111 漏结构
112 栅结构
113 源结构
200 焊盘
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种GaN器件结构的制备方法，所述制备方法包括如下步骤：
S1，提供基底，所述基底自下而上包括底层硅、中间埋氧层及顶层硅；
S2，在所述顶层硅上定义开窗区；
S3，采用各向异性刻蚀方法刻蚀所述开窗区，以在所述顶层硅中形成沉积凹槽，所述沉积凹槽显露所述中间埋氧层；
S4，在所述沉积凹槽的侧壁上形成外延结构，所述外延结构至少包括GaN沟道及形成在所述GaN沟道显露表面的势垒层；
S5，在所述外延结构上制备栅极电极、源极电极和漏极电极，以得到GaN器件。
下面将结合附图详细说明本发明的GaN器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的GaN器件结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了本发明一种示例中的GaN器件结构的制备步骤。
首先，如图1中的S1及图2所示，进行步骤S1，提供基底100，所述基底100自下而上包括底层硅101、中间埋氧层102及顶层硅103。
具体的，在一示例中，所述基底100可以为SOI结构，所述SOI结构的底层硅作为所述底层硅101，所述SOI结构的埋氧层作为所述中间埋氧层102，所述SOI结构的顶层硅作为所述底层硅101。另外，在另一示例中，所述基底100的形成方式还可以是，提供硅衬底，在所述硅衬底中进行氧离子注入形成埋氧层，以得到所述底层硅101、所述中间埋氧层102及所述顶层硅103。如，在Si衬底上注入氧离子形成埋氧层，得到所述中间埋氧层102。其中，所述中间埋氧层102可以作为刻蚀停止层，同时作为绝缘隔离层，在一示例中，所述中间埋氧层102的厚度介于100nm-1um之间，例如，可以是200nm、500nm、800nm。
接着，如图1中的S2及图3所示，进行步骤S2，在所述顶层硅103上定义开窗区。
具体的，在一示例中，定义所述开窗区的方式可以是：利用光刻定义，在所述顶层硅103上形成掩膜材料层(图中未示出)，并对其进行图形化形成图形化掩膜层104，所述图形化掩膜层104中具有与所述开窗区对应的图形开口104a，以基于所述图形化掩膜层104定义出所述开窗区，即，所述图形开口104a对应的位置即为所述顶层硅103的需要刻蚀的开窗区，其中，图形化掩膜层的开口显露顶层硅的表面，如在一示例中为Si(100)，其它地方由光刻树脂或钝化层保护。在一具体示例中，可以是先沉积SiO2或SiN，再通过光刻、刻蚀形成SiO2或SiO2的硬质掩模板，得到所述图形化掩膜层104。
接着，如图1中的S3及图4所示，进行步骤S3，刻蚀所述开窗区，以在所述顶层硅103中形成沉积凹槽103a，所述沉积凹槽103a显露所述中间埋氧层102。
在一示例中，采用各向异性刻蚀方法刻蚀所述顶层硅103形成所述刻蚀凹槽103a，例如，采用湿法刻蚀工艺进行刻蚀。另外，当形成有所述图形化掩膜层104时，基于所述图形化掩膜层104的遮挡刻蚀所述顶层硅103中的所述开窗区形成所述沉积凹槽103a。在一具体示例中，利用湿法刻蚀刻蚀开窗区Si，SiO2作为掩模板，一直刻蚀到埋氧层SiO2。
作为示例，所述顶层硅103表面为Si(100)面，所述沉积凹槽103a的侧壁为Si(111)面，所述沉积凹槽103a的纵截面形状包括倒梯形，所述沉积凹槽103a侧壁与所述中间埋氧层102表面之间的夹角为54.7°。
在进一步示例中，采用湿法刻蚀形成所述沉积凹槽103a，形成所述沉积凹槽103a的化学试剂包括TMAH及KOH中的至少一种，刻蚀温度介于45-80℃之间，如，可以是50℃、60℃。当然，还可以采用其他方式形成所述沉积凹槽103a。由于刻蚀在不同晶面刻蚀速率不同(各向异性)，刻蚀露出两侧Si(111)界面，并与水平面成如54.7°的斜面，刻蚀形成倒梯形沉积凹槽，底面为SiO2中间埋氧层，两侧面为Si(111)，用于后续外延工艺。
接着，如图1中的S4及图5所示，进行步骤S4，在所述沉积凹槽103a的侧壁上形成外延结构，所述外延结构至少包括GaN沟道105及形成在所述GaN沟道显露表面的势垒层106。另外，如图6所示，在一示例中，形成完所述外延结构后包括去除图形化掩膜层104的步骤。
具体的，该步骤中，在上一步预制的沉积凹槽的侧壁上进行外延，形成所述GaN沟道层105及所述势垒层106，其中，通过上一步骤在顶层硅103中的湿法腐蚀工艺，可以形成预定晶向和晶面的侧壁，例如，侧壁为Si(111)面，利于实现硅衬底与GaN器件的集成。另外，所述势垒层106包括整个GaN沟道层层的3个面，从而在3个面上形成连续的2DEG。在一具体示例中，在Si(111)侧面上二次外延GaN外延材料，由于外延特性，GaN只能在Si(111)界面生长，因此Si(100)面不生长GaN。本发明的上述设计有利于器件小型化的实现。
作为示例，所述GaN沟道层105与所述沉积凹槽103a侧壁之间还形成有成核层(图中未示出)，如AlN层。另外，在一可选示例中，所述成核层的厚度可以介于5-50nm之间，例如，可以是10nm、15nm、20nm、25nm、30nm。
作为示例，所述顶层硅103的厚度介于0.5-1μm之间，例如，可以是0.6μm、108μm。
作为示例，所述GaN沟道层105的厚度介于100nm-1μm之间，其中，所述GaN沟道层的厚度是指以沉积凹槽侧壁所在表面为底面的图形(例如，梯形)结构的高度，GaN沟道以Si(111)为底面，成梯形状。例如，厚度可以为200nm、500nm、600nm、800nm。
作为示例，所述势垒层103的厚度介于5-30nm之间，例如，可以为10nm、15nm、20nm。
作为示例，所述GaN沟道层105的侧壁与所述中间埋氧层102表面间的夹角θ介于45-60°之间，例如，可以是50°、55°、58°。
其中，各外延层可以采用常规外延工艺，如1000-1100℃下进行，GaN外延层只在Si(111)面沉积，不会在氧化成上沉积，这样可以在近水平方向上(而不是垂直方向上)，实现在Si上沉积GaN，形成异质集成，方便平面对准等一系列工艺制程。其中，在本发明一示例中，硅层厚度为0.5-1um，Si(111)与水平面成54.7°左右，GaN梯形高度可以为100nm-1μm，如1um，GaN梯形侧面与地面成45-60°，有利于更好的形成三面连续的2DEG。
最后，如图1中的S5及图7所示，进行步骤S5，在所述外延结构上制备栅极电极109、源极电极107和漏极电极108，以得到GaN器件。
作为示例，所述栅极电极109、所述源极电极107和所述漏极电极108还连续地位于所述沉积凹槽103a显露的所述中间埋氧层102上，以连接所述沉积凹槽103a两侧壁上的所述外延结构，当然，各器件功能结构之间还可以形成有层间介质层。
其中，所述沉积凹槽103a的宽度、长度根据实际需要设置，例如，大于10um。另外，如图8和图9所示，显示为本发明器件结构中形成焊盘结构的示例，在一种示例中，沉积凹槽两侧GaN可分别制备源、漏、栅电极，同时不相连，源、漏、栅的焊盘200(金属接触pad)可落在埋氧层上，如图9所示。在另一种示例中，也可是源、漏、栅极同时连接凹槽两侧GaN，形成双栅指器件结构，焊盘200(金属接触pad)也落在埋氧层上，如图8所示。
另外，如图10所示，作为示例，所述制备方法还包括在所述顶层硅103上制备硅器件的步骤，其中，所述硅器件包括形成在所述顶层硅表面的栅氧层110以及位于所述顶层硅上的栅结构112、源结构113和漏结构111，在一示例中，栅结构位于栅氧层表面，源结构和漏结构贯穿所述栅氧层形成在所述顶层硅表面。
其中，所述硅器件的源结构113与所述栅极电极109连接，作为源极引出；所述硅器件的漏结构111与所述源极电极107连接，Si器件的栅极作为栅极引出，GaN器件的漏极作为漏极引出；以实现基于所述硅器件对GaN器件的开关控制，二者制备在同一硅衬底上，工艺简单，减小对GaN器件的影响，与后道工艺兼容。
另外，如图6-10所示，并参见图1-5，本发明还提供一种GaN器件结构，其中，所述GaN器件结构优选采用本发明的制备方法制备得到，当然，也可以采用其他工艺制备，本实施例中的器件结构中各材料层的特征及描述可以参见制备方法中的描述，在此不再赘述。
其中，所述GaN器件结构包括：
基底100，自下而上包括底层硅101、中间埋氧层102及顶层硅103；
沉积凹槽103a，形成在所述顶层硅101中，所述沉积凹槽显露所述中间埋氧层；
外延结构，形成在所述沉积凹槽103a的侧壁上，所述外延结构至少包括GaN沟道105及形成在所述GaN沟道显露表面的势垒层106；
栅极电极109、源极电极107和漏极电极108，至少形成在所述外延结构上，以得到GaN器件。
作为示例，所述顶层硅103表面为Si(100)面，所述沉积凹槽的侧壁为Si(111)面。
作为示例，所述沉积凹槽103a的纵截面形状包括倒梯形。
作为示例，所述GaN沟道层105与所述沉积凹槽103a侧壁之间还形成有成核层，所述成核层的厚度介于5-50nm之间。
作为示例，所述顶层硅103的厚度介于0.5-1μm之间。
作为示例，所述GaN沟道层105的厚度介于100nm-1μm之间。
作为示例，所述势垒层106的厚度介于5-30nm之间。
作为示例，所述GaN沟道层的侧壁与所述中间埋氧层表面间的夹角介于45-60°之间。
作为示例，所述栅极电极109、所述源极电极107和所述漏极电极108还连续地位于所述沉积凹槽显露的所述中间埋氧层上，以连接所述沉积凹槽两侧壁上的所述外延结构。
作为示例，所述GaN器件结构还包括形成在所述顶层硅上的硅器件，所述硅器件包括形成在所述顶层硅表面的栅氧层110以及位于所述顶层硅上的栅结构112、源结构113和漏结构111，其中，所述硅器件的源结构与所述栅极电极连接，所述硅器件的漏结构与所述源极电极连接。
综上所述，本发明的GaN器件结构及其制备方法，基于顶层硅中的沉积凹槽的设计，在沉积凹槽侧壁上选择性外延，可以实现Si衬底上集成GaN器件，并可同时集成Si器件。另外，基于本发明的上述设计，还可以有效减小器件尺寸，实现器件结构的小型化。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种GaN器件结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供基底，所述基底自下而上包括底层硅、中间埋氧层及顶层硅；
在所述顶层硅上定义开窗区；
刻蚀所述顶层硅的所述开窗区以形成沉积凹槽，所述沉积凹槽显露所述中间埋氧层；
在所述沉积凹槽的侧壁上形成外延结构，所述外延结构至少包括GaN沟道及形成在所述GaN沟道显露表面的势垒层；
在所述外延结构上制备栅极电极、源极电极和漏极电极，以得到GaN器件。
2.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述基底的包括SOI衬底结构；或者，所述基底的形成方式为：提供硅衬底，在所述硅衬底中进行氧离子注入，以得到所述底层硅、所述中间埋氧层及所述顶层硅。
3.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，定义所述开窗区的方式包括：在所述顶层硅上形成掩膜材料层，并对其进行图形化形成图形化掩膜层，其中，所述图形化掩膜层中具有与所述开窗区对应的图形开口，以基于所述图形化掩膜层定义出所述开窗区，且基于所述图形化掩膜层刻蚀所述顶层硅形成所述沉积凹槽。
4.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述顶层硅表面为Si(100)面，所述沉积凹槽的侧壁为Si(111)面，所述沉积凹槽的纵截面形状包括倒梯形。
5.根据权利要求4所述的GaN器件结构的制备方法，其特征在于，形成所述沉积凹槽的方式包括湿法刻蚀方法，形成所述沉积凹槽的化学试剂包括TMAH及KOH中的至少一种，刻蚀温度介于45-80℃之间。
6.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述顶层硅的厚度介于0.5-1μm之间；和/或，所述GaN沟道层与所述沉积凹槽侧壁之间还形成有成核层，所述成核层的厚度介于5-50nm之间；和/或，所述GaN沟道层的厚度介于100nm-1μm之间；和/或，所述势垒层的厚度介于5-30nm之间；和/或，所述GaN沟道层的侧壁与所述中间埋氧层表面间的夹角介于45-60°之间。
7.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述栅极电极、所述源极电极和所述漏极电极还连续地位于所述沉积凹槽显露的所述中间埋氧层上，以连接所述沉积凹槽两侧壁上的所述外延结构。
8.根据权利要求1-7中任意一项所述的GaN器件结构的制备方法，其特征在于，所述制备方法还包括在所述顶层硅上制备硅器件的步骤，其中，所述硅器件包括形成在所述顶层硅表面的栅氧层以及位于所述顶层硅上的栅结构、源结构和漏结构，所述硅器件的源结构与所述栅极电极连接，所述硅器件的漏结构与所述源极电极连接，以实现基于所述硅器件对GaN器件的开关控制。
9.一种GaN器件结构，其特征在于，所述GaN器件结构包括：
基底，自下而上包括底层硅、中间埋氧层及顶层硅；
沉积凹槽，形成在所述顶层硅中，所述沉积凹槽显露所述中间埋氧层；
外延结构，形成在所述沉积凹槽的侧壁上，所述外延结构至少包括GaN沟道及形成在所述GaN沟道显露表面的势垒层；
栅极电极、源极电极和漏极电极，至少形成在所述外延结构上，以得到GaN器件。
10.根据权利要求9所述的GaN器件结构，其特征在于，所述顶层硅表面为Si(100)面，所述沉积凹槽的侧壁为Si(111)面，所述沉积凹槽的纵截面形状包括倒梯形；和/或，所述GaN沟道层与所述沉积凹槽侧壁之间还形成有成核层，所述成核层的厚度介于5-50nm之间；和/或，所述顶层硅的厚度介于0.5-1μm之间；和/或，所述GaN沟道层的厚度介于100nm-1μm之间；和/或，所述势垒层的厚度介于5-30nm之间；和/或，所述GaN沟道层的侧壁与所述中间埋氧层表面间的夹角介于45-60°之间。
11.根据权利要求9所述的GaN器件结构，其特征在于，所述栅极电极、所述源极电极和所述漏极电极还连续地位于所述沉积凹槽显露的所述中间埋氧层上，以连接所述沉积凹槽两侧壁上的所述外延结构。
12.根据权利要求9-11中任意一项所述的GaN器件结构，其特征在于，所述GaN器件结构还包括形成在所述顶层硅上的硅器件，所述硅器件包括形成在所述顶层硅表面的栅氧层以及位于所述顶层硅上的栅结构、源结构和漏结构，其中，所述硅器件的源结构与所述栅极电极连接，所述硅器件的漏结构与所述源极电极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110348360.0A CN113097151A (zh) | 2021-03-31 | 2021-03-31 | GaN器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110348360.0A CN113097151A (zh) | 2021-03-31 | 2021-03-31 | GaN器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113097151A true CN113097151A (zh) | 2021-07-09 |
Family
ID=76671763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110348360.0A Pending CN113097151A (zh) | 2021-03-31 | 2021-03-31 | GaN器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113097151A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072531A (zh) * | 2023-03-07 | 2023-05-05 | 徐州致能半导体有限公司 | 一种在半导体功能区侧面制作电极的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080001260A1 (en) * | 2006-06-29 | 2008-01-03 | International Business Machines Corporation | Mosfets comprising source/drain recesses with slanted sidewall surfaces, and methods for fabricating the same |
| US20200295045A1 (en) * | 2019-03-15 | 2020-09-17 | International Business Machines Corporation | ULTRA LOW PARASITIC INDUCTANCE INTEGRATED CASCODE GaN DEVICES |
| CN112397587A (zh) * | 2020-11-23 | 2021-02-23 | 江苏大学 | 一种常开型高电子迁移率晶体管及其制造方法 |
| CN112420828A (zh) * | 2020-11-23 | 2021-02-26 | 江苏大学 | 一种常闭型高电子迁移率晶体管及其制造方法 |
-
2021
- 2021-03-31 CN CN202110348360.0A patent/CN113097151A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080001260A1 (en) * | 2006-06-29 | 2008-01-03 | International Business Machines Corporation | Mosfets comprising source/drain recesses with slanted sidewall surfaces, and methods for fabricating the same |
| US20200295045A1 (en) * | 2019-03-15 | 2020-09-17 | International Business Machines Corporation | ULTRA LOW PARASITIC INDUCTANCE INTEGRATED CASCODE GaN DEVICES |
| CN112397587A (zh) * | 2020-11-23 | 2021-02-23 | 江苏大学 | 一种常开型高电子迁移率晶体管及其制造方法 |
| CN112420828A (zh) * | 2020-11-23 | 2021-02-26 | 江苏大学 | 一种常闭型高电子迁移率晶体管及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072531A (zh) * | 2023-03-07 | 2023-05-05 | 徐州致能半导体有限公司 | 一种在半导体功能区侧面制作电极的方法 |
| CN116072531B (zh) * | 2023-03-07 | 2023-08-22 | 徐州致能半导体有限公司 | 一种在半导体功能区侧面制作电极的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745270B2 (en) | Tri-gate patterning using dual layer gate stack | |
| CN102668089B (zh) | 用于形成与量子阱晶体管的接触的技术 | |
| CN102479754B (zh) | 调节集成电路中鳍片宽度的方法 | |
| JP4930056B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| TWI646654B (zh) | 製造高電阻率絕緣體上半導體底材之方法 | |
| CN108630691B (zh) | 三维存储器及其制造方法 | |
| TW201639160A (zh) | 位於半導體基底中含有有源晶胞區和端接區的半導體功率元件及其製備方法 | |
| TW201816895A (zh) | 半導體結構的形成方法 | |
| CN113488430B (zh) | 一种自对准沟槽的形成方法 | |
| CN112864015B (zh) | GaN器件及制备方法 | |
| TW201435983A (zh) | 元素半導體元件及化合物半導體元件之共整合 | |
| CN104517848A (zh) | Ldmos晶体管结构及其形成方法 | |
| TWI741412B (zh) | 具有環狀半導體鰭片之半導體元件結構的製備方法 | |
| CN113097151A (zh) | GaN器件结构及其制备方法 | |
| CN113097070B (zh) | GaN器件结构及其制备方法 | |
| TWI412087B (zh) | 高密度溝槽式功率半導體結構及其製造方法 | |
| TWI749382B (zh) | 半導體元件結構及其製備方法 | |
| CN114141698A (zh) | 半导体结构及其制备方法 | |
| US10347524B2 (en) | Trench isolation structures and methods for forming the same | |
| TWI557915B (zh) | 垂直式電晶體元件及其製作方法 | |
| US20240128344A1 (en) | Split gate trench device | |
| CN211238262U (zh) | 半导体器件结构 | |
| CN112993033B (zh) | GaN器件结构及其制备方法 | |
| CN113793867B (zh) | 一种电极结构及其制作方法 | |
| CN113097307A (zh) | GaN器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210709 |