CN113097307A - GaN器件结构及其制备方法 - Google Patents
GaN器件结构及其制备方法 Download PDFInfo
- Publication number
- CN113097307A CN113097307A CN202110350256.5A CN202110350256A CN113097307A CN 113097307 A CN113097307 A CN 113097307A CN 202110350256 A CN202110350256 A CN 202110350256A CN 113097307 A CN113097307 A CN 113097307A
- Authority
- CN
- China
- Prior art keywords
- drain
- layer
- source
- substrate
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000002161 passivation Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 49
- 230000008569 process Effects 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 239000007769 metal material Substances 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 230000004048 modification Effects 0.000 claims description 3
- 238000012986 modification Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 235000011007 phosphoric acid Nutrition 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- -1 InP compound Chemical class 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种GaN器件结构及制备方法，制备包括：在基底上制备源极辅助图形和漏极辅助图形，二者之间形成栅槽，分别定义栅源间距、栅漏间距及栅长；制备钝化层；制备遮蔽辅助层并基于其去除部分钝化层；制备源极电极和漏极电极；去除遮蔽辅助层以显露栅槽；制备栅电极结构；去除源极辅助图形和漏极辅助图形。本发明通过引入源极辅助图形和漏极辅助图形，预先定义栅长、源‑栅以及栅‑漏的间距，一步完成，后续步骤无需精确光刻对准，工艺可行性、稳定性高，操作简便。可同时制备悬空栅极，使得器件寄生电容较小，对小尺寸、高频器件有益。本发明的方案解决了由于设备限制，及工艺对准误差造成的成品率问题，同时最大程度上降低了器件的寄生效应。
Description
技术领域
本发明属于半导体器件制造技术领域，特别是涉及一种GaN器件结构及其制备方法。
背景技术
GaN材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。它具有宽的直接带隙、强的原子键、高的热导率、化学稳定性好(几乎不被任何酸腐蚀)等性质和强的抗辐照能力。
然而，随着技术的发展及需求，特别是器件的尺寸越来越小，GaN器件的精度要求越来越高，现有的精确对准工艺复杂、误差较大，另外，器件的寄生电容也影响这器件的性能。
因此，如何提供一种GaN器件结构及其制备方法以解决现有技术的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN器件结构及其制备方法，用于解决现有技术中GaN器件难以有效对准以及存在寄生电容等问题。
为实现上述目的及其他相关目的，本发明提供一种GaN器件结构的制备方法，所述制备方法包括如下步骤：
提供基底，所述基底至少包括衬底及形成在所述衬底上的GaN沟道层；
在所述基底上制备具有第一尺寸的源极辅助图形及具有第二尺寸的漏极辅助图形，且所述源极辅助图形与所述漏极辅助图形之间形成具有第一间距的栅槽，其中，所述第一间距定义栅长，所述第一尺寸定义栅源间距，所述第二尺寸定义栅漏间距；
在所述基底上制备钝化层，所述钝化层连续地覆盖所述源极辅助图形和所述漏极辅助图形显露的表面及其周围的所述基底的表面；
在所述钝化层上制备遮蔽辅助层，所述遮蔽辅助层填充所述栅槽内并延伸至所述栅槽两侧的所述源极辅助图形和漏极辅助图形上；
在所述遮蔽辅助层的作用下去除裸露的所述钝化层，以显露部分所述基底的表面；
在所述基底上沉积金属材料层，其中，所述源极辅助图形边缘的金属材料层构成源极电极，所述漏极辅助图形边缘的金属材料层构成漏极电极；
去除所述遮蔽辅助层及部分所述钝化层，显露所述栅槽底部的所述基底的表面；
在所述栅槽中沉积栅电极结构，并去除所述源极辅助图形和所述漏极辅助图形，以得到悬空的所述栅电极结构。
可选地，所述源极辅助图形的材质与所述漏极辅助图形材质均选择为HSQ负性树脂。
可选地，形成所述HSQ负性树脂后还包括对其进行热处理的步骤，以使所述HSQ负性树脂经过光刻曝光改性后的结构进行稳定化，其中，所述热处理温度介于300-400℃之间。
可选地，所述遮蔽辅助层包括PI层。
可选地，所述钝化层包括SiN层。
可选地，所述钝化层的厚度介于100nm-500nm之间。
可选地，采用湿法刻蚀工艺去除未被所述遮蔽辅助层遮挡的所述钝化层。
可选地，沉积所述栅电极结构之前采用干法刻蚀工艺去除所述源极辅助图形和所述漏极辅助图形顶部及所述栅槽底部的所述钝化层，并保留所述源极辅助图形及所述漏极辅助图形侧部的所述钝化层。
可选地，当采用湿法刻蚀时，湿法刻蚀的刻蚀液包括H3PO4与H2O的体积比介于(82-87):(12-17)的混合液，且湿法刻蚀过程中的所述刻蚀液的温度介于140-180℃之间。
可选地，去除所述源极辅助图形图形和所述漏极辅助图形图形后还包括去除所述栅电极结构侧壁的所述钝化层的步骤。
可选地，形成悬空的所述栅电极结构之后还包括在器件表面制备钝化保护层的步骤。
可选地，所述栅电极结构包括位于所述栅槽中的竖直部以及延伸至所述栅槽顶部周围的水平部。
另外，本发明提供一种GaN器件结构，所述GaN器件结构优选采用本发明的制备方法制备得到，当然，也可以采用其他方法制备，所述GaN器件结构包括：
基底，至少包括衬底及形成在所述衬底上的GaN沟道层；
栅电极结构，包括位于所述基底上的竖直部及位于所述竖直部上的水平部，其中，所述竖直部的周侧形成有侧墙结构；
源极电极及漏极电极，分别位于所述栅极电极结构的两侧。
如上所述，本发明的GaN器件结构及其制备方法，通过引入源极辅助图形和漏极辅助图形，预先定义栅长、源-栅以及栅-漏的间距，且一步完成，后续步骤无需精确光刻对准，工艺可行性高，稳定性高，操作简便。另外，基于上述设计，可以同时制备悬空栅极，从而使得器件寄生电容较小，对小尺寸、高频器件有益。本发明的方案解决了由于设备限制，及工艺对准误差造成的成品率问题，同时最大程度上降低了器件的寄生效应。
附图说明
图1显示为本发明实施例中GaN器件结构制备的工艺流程图。
图2-12显示为本发明实施例中GaN器件结构制备中各步骤得到的结构示意图。
元件标号说明
101 基底
101a 栅槽
102 源极辅助图形
103 漏极辅助图形
104 钝化层
105 遮蔽辅助层
106 源极电极
107 漏极电极
108 顶部金属层
109 侧壁钝化层
110 栅电极结构
S1～S8 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种GaN器件结构的制备方法，所述制备方法包括如下步骤：
S1，提供基底，所述基底至少包括衬底及形成在所述衬底上的GaN沟道层；
S2，在所述基底上制备具有第一尺寸的源极辅助图形及具有第二尺寸的漏极辅助图形，且所述源极辅助图形与所述漏极辅助图形之间形成具有第一间距的栅槽，其中，所述第一间距定义栅长，所述第一尺寸定义栅源间距，所述第二尺寸定义栅漏间距；
S3，在所述基底上制备钝化层，所述钝化层连续地覆盖所述源极辅助图形和所述漏极辅助图形显露的表面及其周围的所述基底的表面；
S4，在所述钝化层上制备遮蔽辅助层，所述遮蔽辅助层填充所述栅槽并延伸至所述栅槽两侧的所述源极辅助图形和漏极辅助图形上；
S5，在所述遮蔽辅助层的作用下去除裸露的所述钝化层，以显露部分所述基底的表面；
S6，在所述基底上沉积金属材料层，所述源极辅助图形边缘的金属材料层构成源极电极，所述漏极辅助图形边缘的金属材料层构成漏极电极；
S7，去除所述遮蔽辅助层及部分所述钝化层，显露所述栅槽底部的所述基底的表面；
S8，至少在所述栅槽中沉积栅电极结构，并去除所述源极辅助图形和所述漏极辅助图形，以得到悬空的所述栅电极结构。
下面将结合附图详细说明本发明的GaN器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的GaN器件结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了本发明一种示例中的GaN器件结构的制备步骤。
首先，如图1中的S1及图2所示，进行步骤S1，提供基底101，所述基底至少包括衬底及形成在所述衬底上的GaN沟道层(图中未示出)。在一示例中，所述基底101包括衬底及形成在所述衬底上的外延结构，所述外延结构包括GaN沟道层。
具体的，该步骤中提供GaN器件的基底，以基于所述基底在后续制备栅极电极、源极电极和漏极电极，其中，所述基底101还可以包括其他现有的材料层。所述基底为GaN器件外延衬底，也可以推广至其他材料器件衬底，不局限衬底和具体外延层材料结构。
在一示例中，形成在衬底上的外延结构包括GaN沟道层及位于GaN沟道层上的势垒层(图中未示出)，后续的栅极电极、源极电极和漏极电极形成在所述势垒层上。
其中，所述衬底可以为硅(Si)衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底、SiC衬底、蓝宝石(Sapphire)衬底、GaN衬底等，但不限于此，还可以是其他衬底。在其它示例中，所述衬底还可以为包括其他半导体元素或化合物的衬底，例如砷化镓、磷化铟或碳化硅等，所述衬底还可以为叠层结构，例如硅/锗硅叠层等。本实施例中，所述衬底101选择为SiC衬底。
另外，在一示例中，所述GaN沟道层厚度可以介于100nm-1um之间，例如，可以是200nm、500nm、800nm。在另一示例中，所述势垒层包括但不限于AlGaN层，厚度可以介于10-30nm之间，例如可以是15nm、20nm、25nm。在另一示例中，形成所述GaN沟道层之前还包括形成有用于缓解晶格失配的缓冲层(图中未示出)的步骤，其中，所述缓冲层包括但不限于AlGaN层，厚度可以介于1-3um之间，例如，可以是1.5um、2um、2.5um。
接着，如图1中的S2及图3所示，进行步骤S2，在所述基底101上制备具有第一尺寸Lsg的源极辅助图形102及具有第二尺寸Ldg的漏极辅助图形103，且所述源极辅助图形102与所述漏极辅助图形103之间形成具有第一间距Lg的栅槽101a，其中，所述第一间距Lg定义栅长，所述第一尺寸Lsg定义栅源间距，所述第二尺寸Ldg定义栅漏间距。
其中，基于本发明的设计，该步骤中，第一步完成精确的Lsg、Lg、Lgd的尺寸，后续步骤无需精确套刻对准。完成第一步精确尺寸制备后，后续工艺的套刻精准度要求不严格要求，即可实现所需小尺寸器件制备。另外，上述尺寸定义可以基于一步实现。
作为示例，所述源极辅助图形102的材质与所述漏极辅助图形103材质均选择为HSQ负性树脂。该示例中，利用HSQ负性树脂定义源-栅距离Lsg，栅长Lg，栅-漏距离Ldg。其中，HSQ负性树脂可实现的分辨率较高，在电子束曝光后及显影后，能形成纳米级精确尺寸的硅氧化物(SiO2)，有利于在该步骤中精确定义Lsg、Lg、Lgd的尺寸。其中，HSQ经过曝光后，会交联形成硅氧化物，其余部分通过显影去除。
在进一步示例中，形成所述HSQ负性树脂后还包括对其进行热处理的步骤，在一示例中，所述热处理温度介于300-400℃之间。其中，HSQ树脂经过光刻曝光后已经改性变成氧化硅，再经过热处理可以巩固SiO2，使其更稳定，提高稳定性，还有利于后续工艺的去除。例如，热处理的温度可以选择为320℃、350℃、380℃。经曝光后的HSQ交联形成氧化硅SiO2，其余部分经过显影后去除，且进一步的稳定化热处理，有利于其功能的发挥及简化后续处理。
接着，如图1中的S3及图4所示，进行步骤S3，在所述基底101上制备钝化层104，所述钝化层104连续地覆盖所述源极辅助图形102和所述漏极辅助图形103显露的表面及其周围的所述基底101的表面。
具体的，如图4所示，在制备好源极辅助图形102和漏极辅助图形103后的器件结构表面制备一层连续的钝化层104。其中，所述钝化层104的材料包括但不限于SiN。在一具体示例中，在样品整个表面沉积SiN，并覆盖SiO2(源极辅助图形和漏极辅助图形)表面及侧面。
在一示例中，所述钝化层104的厚度介于100nm-500nm之间，例如，可以是200nm、300nm。
接着，如图1中的S4及图5所示，进行步骤S4，在所述钝化层104上制备遮蔽辅助层105，所述遮蔽辅助层105位于所述栅槽101a内并延伸至所述栅槽101a两侧，对应覆盖所述源极辅助图形102和漏极辅助图形103的整个顶部。
作为示例，所述遮蔽辅助层105的材料选择为PI(Polyimide，聚酰亚胺)。其中，可以采用光刻工艺定义PI(Polyimide)掩膜版。该步骤中，遮蔽辅助层105的尺寸位置可以无需非常精确，主要覆盖在源极辅助图形和漏极辅助图形(如SiO2图形)之上及栅槽内。例如，可以允许<0.5um以内的对准误差，上述条件常规设备可以做到的，因此，在尺寸位置无需非常精确也是指尽量在设备允许的情况下对准，不会影响最终制备纳米级尺寸器件。
接着，如图1中的S5及图6所示，进行步骤S5，在所述遮蔽辅助层105的作用下去除裸露的所述钝化层104，以显露所述基底101表面。
具体的，该步骤中，在所述遮蔽辅助钝化层105的保护下，显露出源极辅助图形102和漏极辅助图形103两侧的基底，以显露出需要制备源极电极和漏极电极的区域。
其中，去除部分所述钝化层104的方式可以是，采用湿法刻蚀工艺去除所述钝化层，湿法刻蚀是各向同性，因此，同时去除源极辅助图形和漏极辅助图形(如SiO2图形)外侧边的钝化层(如SiN)。在一具体示例中，源极辅助图形和漏极辅助图形的材质最终形成SiO2，所述钝化层的材料为SiN，湿法刻蚀去除未被PI保护的SiN介质，在140C-180℃温度下，利用体积比85％H3PO4:15％H2O刻蚀SiN，SiN和SiO2在此条件下具有较高刻蚀选择比。
接着，如图1中的S6及图7所示，进行步骤S6，在所述基底101上沉积金属材料层，所述源极辅助图形102边缘的金属材料层构成源极电极106，所述漏极辅助图形103边缘的金属材料层构成漏极电极107；从而得到了源极电极和漏极电极的位置。
另外，沉积过程中，遮蔽辅助层上也会形成顶部金属层108，金属沉积一般为垂直沉积，不会在侧面沉积。如，沉积金属源、漏电极，无需利用光刻精确定义源、漏位置，金属直接沉积在整个源、栅、漏区(有源区，其它非有源区利用光刻树脂保护)，包括PI表面。
接着，如图1中的S7及图8所示，进行步骤S7，去除所述遮蔽辅助层105并同时带走其上的金属材料层，即，带走金属层108，显露所述栅槽101a的底部。
具体的，在一具体示例中，利用丙酮、IPA去除PI，同时带走PI上的顶部金属层108。
另外，在一示例中，还包括步骤：采用干法刻蚀工艺去除所述源极辅助图形102及所述漏极辅助图形102顶部及所述栅槽101a底部的所述钝化层104，并保留所述源极辅助图形102及所述漏极辅助图形103侧部的所述钝化层104，形成侧壁钝化层109,，如图8-9所示。在一具体示例中，利用F基RIE干法刻蚀去除SiN，由于是各向异性刻蚀，SiO2侧边SiN不刻蚀。
最后，如图1中的S8及图9-12所示，进行步骤S2，至少在所述栅槽101a中沉积栅电极结构110，并去除所述源极辅助图形图形102和所述漏极辅助图形图形103，以得到悬空的所述栅电极结构110。其中，该步骤沉积栅电极，无需精确定义栅极尺寸、位置，栅极尺寸、位置已由第一步HSQ光刻定义。
在一示例中，可以采用湿法腐蚀工艺去除所述源极辅助图形图形102和所述漏极辅助图形图形103。如，利用HF湿法去除SiO2。
作为示例，去除所述源极辅助图形图形102和所述漏极辅助图形图形103后还包括去除所述栅电极结构侧壁的钝化层的步骤，如图11所示。其中，在一具体示例中，然后利用H3PO4湿法去除侧墙SiN，形成悬空的金属栅电极。
在另外的示例中，可以不进行该步骤，栅电极结构110侧壁的钝化层作为栅极侧墙，如图12所示。侧墙可以进一步减小栅极尺寸，可选的侧墙保留，确保一定的栅脚工艺稳定性。
作为示例，形成悬空的所述栅电极结构110之后还包括在器件表面制备钝化保护层的步骤。例如，沉积SiN或SiO2钝化整个器件表面。
另外，在一示例中，如图11和12所示，所述栅电极结构110包括位于所述栅槽中的竖直部以及延伸至所述栅槽顶部周围的水平部。其中，该示例中，所述栅电极结构110呈T字形设计，水平部的长度以及在竖直部两侧的分布情况均可以依据实际设定。
另外，本发明提供一种GaN器件结构，所述GaN器件结构优选采用本发明的制备方法制备得到，当然，也可以采用其他方法制备，其中，所述GaN器件结构中各个材料层的特征及参数可以参照在制备方法中的描述，在此不再赘述。所述GaN器件结构包括：
基底101，至少包括衬底及形成在所述衬底上的GaN沟道层；
栅电极结构110，包括位于所述基底101上的竖直部及位于所述竖直部上的水平部，其中，所述竖直部的周侧形成有侧墙结构；
源极电极106及漏极电极107，分别位于所述栅极电极结构110的两侧。
综上所述，本发明的GaN器件结构及其制备方法，通过引入源极辅助图形和漏极辅助图形，预先定义栅长、源-栅以及栅-漏的间距，且一步完成，后续步骤无需精确光刻对准，工艺可行性高，稳定性高，操作简便。另外，基于上述设计，可以同时制备悬空栅极，从而使得器件寄生电容较小，对小尺寸、高频器件有益。本发明的方案解决了由于设备限制，及工艺对准误差造成的成品率问题，同时最大程度上降低了器件的寄生效应。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种GaN器件结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供基底，所述基底至少包括衬底及形成在所述衬底上的GaN沟道层；
在所述基底上制备具有第一尺寸的源极辅助图形及具有第二尺寸的漏极辅助图形，且所述源极辅助图形与所述漏极辅助图形之间形成具有第一间距的栅槽，其中，所述第一间距定义栅长，所述第一尺寸定义栅源间距，所述第二尺寸定义栅漏间距；
在所述基底上制备钝化层，所述钝化层连续地覆盖所述源极辅助图形和所述漏极辅助图形显露的表面及其周围的所述基底的表面；
在所述钝化层上制备遮蔽辅助层，所述遮蔽辅助层填充所述栅槽并延伸至所述栅槽两侧的所述源极辅助图形和漏极辅助图形上；
在所述遮蔽辅助层的作用下去除裸露的所述钝化层，以显露部分所述基底的表面；
在所述基底上沉积金属材料层，其中，所述源极辅助图形边缘的金属材料层构成源极电极，所述漏极辅助图形边缘的金属材料层构成漏极电极；
去除所述遮蔽辅助层及部分所述钝化层，显露所述栅槽底部的所述基底的表面；
在所述栅槽中沉积栅电极结构，并去除所述源极辅助图形和所述漏极辅助图形，以得到悬空的所述栅电极结构。
2.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述源极辅助图形的材质与所述漏极辅助图形材质均选择为HSQ负性树脂。
3.根据权利要求2所述的GaN器件结构的制备方法，其特征在于，形成所述HSQ负性树脂后还包括对其进行热处理的步骤，以使所述HSQ负性树脂经过光刻曝光改性后的结构进行稳定化，其中，所述热处理温度介于300-400℃之间。
4.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，所述遮蔽辅助层包括PI层；和/或，所述钝化层包括SiN层；和/或，所述钝化层的厚度介于100nm-500nm之间。
5.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，采用湿法刻蚀工艺去除未被所述遮蔽辅助层遮挡的所述钝化层；和/或，沉积所述栅电极结构之前采用干法刻蚀工艺去除所述源极辅助图形和所述漏极辅助图形顶部及所述栅槽底部的所述钝化层，并保留所述源极辅助图形及所述漏极辅助图形侧部的所述钝化层。
6.根据权利要求5所述的GaN器件结构的制备方法，其特征在于，当采用湿法刻蚀时，湿法刻蚀的刻蚀液包括H3PO4与H2O的体积比介于(82-87):(12-17)的混合液，且湿法刻蚀过程中的所述刻蚀液的温度介于140-180℃之间。
7.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，去除所述源极辅助图形图形和所述漏极辅助图形图形后还包括去除所述栅电极结构侧壁的所述钝化层的步骤。
8.根据权利要求1所述的GaN器件结构的制备方法，其特征在于，形成悬空的所述栅电极结构之后还包括在器件表面制备钝化保护层的步骤。
9.根据权利要求1-8中任意一项所述的GaN器件结构的制备方法，其特征在于，所述栅电极结构包括位于所述栅槽中的竖直部以及延伸至所述栅槽顶部周围的水平部。
10.一种GaN器件结构，其特征在于，所述GaN器件结构包括：
基底，至少包括衬底及形成在所述衬底上的GaN沟道层；
栅电极结构，包括位于所述基底上的竖直部及位于所述竖直部上的水平部，其中，所述竖直部的周侧形成有侧墙结构；
源极电极及漏极电极，分别位于所述栅极电极结构的两侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350256.5A CN113097307B (zh) | 2021-03-31 | 2021-03-31 | GaN器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350256.5A CN113097307B (zh) | 2021-03-31 | 2021-03-31 | GaN器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113097307A true CN113097307A (zh) | 2021-07-09 |
| CN113097307B CN113097307B (zh) | 2022-07-19 |
Family
ID=76673047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110350256.5A Active CN113097307B (zh) | 2021-03-31 | 2021-03-31 | GaN器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113097307B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701272A2 (en) * | 1994-09-12 | 1996-03-13 | Murata Manufacturing Co., Ltd. | Method of making a semiconductor device |
| US6159781A (en) * | 1998-10-01 | 2000-12-12 | Chartered Semiconductor Manufacturing, Ltd. | Way to fabricate the self-aligned T-shape gate to reduce gate resistivity |
| US20050275015A1 (en) * | 2004-06-11 | 2005-12-15 | International Business Machines Corporation | Method and structure for providing tuned leakage current in cmos integrated circuit |
| CN1937249A (zh) * | 2006-10-16 | 2007-03-28 | 中国电子科技集团公司第五十五研究所 | 铝镓氮化物/氮化镓高电子迁移率晶体管及制造方法 |
| JP2008141040A (ja) * | 2006-12-04 | 2008-06-19 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| CN102201334A (zh) * | 2011-05-23 | 2011-09-28 | 中国科学院微电子研究所 | 一种制作u型栅脚t型栅结构的方法 |
| CN102315124A (zh) * | 2011-09-13 | 2012-01-11 | 中国电子科技集团公司第五十五研究所 | 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法 |
| CN109786256A (zh) * | 2019-01-17 | 2019-05-21 | 中国电子科技集团公司第十三研究所 | 自对准表面沟道场效应晶体管的制备方法及功率器件 |
| CN111952177A (zh) * | 2020-08-20 | 2020-11-17 | 中国科学院半导体研究所 | Hemt器件及其制作方法 |
| CN112133756A (zh) * | 2020-10-07 | 2020-12-25 | 西安电子科技大学 | 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法 |
-
2021
- 2021-03-31 CN CN202110350256.5A patent/CN113097307B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701272A2 (en) * | 1994-09-12 | 1996-03-13 | Murata Manufacturing Co., Ltd. | Method of making a semiconductor device |
| US6159781A (en) * | 1998-10-01 | 2000-12-12 | Chartered Semiconductor Manufacturing, Ltd. | Way to fabricate the self-aligned T-shape gate to reduce gate resistivity |
| US20050275015A1 (en) * | 2004-06-11 | 2005-12-15 | International Business Machines Corporation | Method and structure for providing tuned leakage current in cmos integrated circuit |
| CN1937249A (zh) * | 2006-10-16 | 2007-03-28 | 中国电子科技集团公司第五十五研究所 | 铝镓氮化物/氮化镓高电子迁移率晶体管及制造方法 |
| JP2008141040A (ja) * | 2006-12-04 | 2008-06-19 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| CN102201334A (zh) * | 2011-05-23 | 2011-09-28 | 中国科学院微电子研究所 | 一种制作u型栅脚t型栅结构的方法 |
| CN102315124A (zh) * | 2011-09-13 | 2012-01-11 | 中国电子科技集团公司第五十五研究所 | 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法 |
| CN109786256A (zh) * | 2019-01-17 | 2019-05-21 | 中国电子科技集团公司第十三研究所 | 自对准表面沟道场效应晶体管的制备方法及功率器件 |
| CN111952177A (zh) * | 2020-08-20 | 2020-11-17 | 中国科学院半导体研究所 | Hemt器件及其制作方法 |
| CN112133756A (zh) * | 2020-10-07 | 2020-12-25 | 西安电子科技大学 | 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113097307B (zh) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257535B2 (en) | Gate-all-around metal-oxide-semiconductor transistors with gate oxides | |
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| US9941279B2 (en) | Semiconductor structure having fins and method for manufacturing the same | |
| KR100631051B1 (ko) | 부정형 고 전자 이동도 트랜지스터의 제조 방법 | |
| US11949014B2 (en) | Fin field effect transistor (FinFet) device structure and method for forming the same | |
| CN107424932A (zh) | FinFET结构及其形成方法 | |
| CN112864015B (zh) | GaN器件及制备方法 | |
| CN113097307B (zh) | GaN器件结构及其制备方法 | |
| CN111933523B (zh) | 一种用于化合物半导体器件的t型栅制作方法 | |
| US20210119023A1 (en) | FinFET Transistor Cut Etching Process Method | |
| US20180138172A1 (en) | Semiconductor component and fabricating method thereof | |
| US9431528B2 (en) | Lithographic stack excluding SiARC and method of using same | |
| JP5486632B2 (ja) | 電極形成方法 | |
| CN113053842B (zh) | GaN器件结构及其制备方法 | |
| CN113097151A (zh) | GaN器件结构及其制备方法 | |
| CN109786256B (zh) | 自对准表面沟道场效应晶体管的制备方法及功率器件 | |
| CN113097291B (zh) | GaN器件结构及其制备方法 | |
| CN112993033B (zh) | GaN器件结构及其制备方法 | |
| CN112993018A (zh) | 一种降低三五族半导体器件寄生电容的方法及三五族半导体器件结构 | |
| US10347524B2 (en) | Trench isolation structures and methods for forming the same | |
| CN108376709A (zh) | 一种插入倒t形介质层的鳍式场效应晶体管及其制备方法 | |
| CN111446289B (zh) | 基于石墨烯覆盖层的氮化镓器件结构及其制备方法 | |
| CN113097070B (zh) | GaN器件结构及其制备方法 | |
| JPS6242398B2 (zh) | ||
| US20230162988A1 (en) | Semiconductor Fin Structure Cut Process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |