CN112133756A - 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法 - Google Patents

基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN112133756A
CN112133756A CN202011067740.9A CN202011067740A CN112133756A CN 112133756 A CN112133756 A CN 112133756A CN 202011067740 A CN202011067740 A CN 202011067740A CN 112133756 A CN112133756 A CN 112133756A
Authority
CN
China
Prior art keywords
layer
source electrode
gallium oxide
drain electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011067740.9A
Other languages
English (en)
Inventor
周弘
雷维娜
燕庆龙
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202011067740.9A priority Critical patent/CN112133756A/zh
Publication of CN112133756A publication Critical patent/CN112133756A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于T型栅结构的PN结栅控氧化镓场效应晶体管,主要解决目前n型氧化镓场效应晶体管击穿电压较低、泄漏电流较大且不易关断的问题。其自下而上包括:衬底、n‑Ga2O3层,n‑Ga2O3层内部的两边设有离子注入区;n‑Ga2O3层上部的两端设有源电极和漏电极,靠近源电极的区域设有T型栅;n‑Ga2O3层与T型栅之间设有p型NiO薄膜层,该薄膜与n‑Ga2O3层构成p‑n结;该T型栅分别与源电极和漏电极间的n‑Ga2O3层之上设有Al2O3层,在Al2O3层上设有SiN钝化层。本发明提高了器件的击穿电压,减小了泄漏电流,可用于制备高耐压、低功耗的常关型氧化镓器件。

Description

基于T型栅结构的PN结栅控氧化镓场效应晶体管及其制备 方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种栅控氧化镓场效应晶体管,可用于实现高耐压、低功耗的常关型氧化镓器件。
技术背景
氧化镓共有α、β、γ、δ和ε五种晶型,其中单斜的β-Ga2O3具有最好的热稳定性,其他亚稳定相很容易在高温下转变成β-Ga2O3,因此目前大部分研究都是围绕β-Ga2O3展开的。β-Ga2O3具有超大的禁带宽度(4.4-4.9eV),这一特征使其电离率较低从而击穿场强较高,约为8MV/cm,其是Si的20倍以上,是SiC和GaN的两倍多。此外,β-Ga2O3的Baliga品质因数是4H-SiC的8倍以上,GaN的4倍以上;高频Baliga优值分别是Si的150倍,是4H-SiC的3倍、GaN的1.5倍。由于Ga2O3材料的导通电阻理论值很低,因而在相同条件下,由Ga2O3材料制得的单极器件的导通损耗比SiC、GaN器件低至少一个数量级,这有利于提高器件的效率。
综上分析,β-Ga2O3是一种具有很大发展前景的功率半导体材料,基于β-Ga2O3的功率半导体器件在高频、高压、大功率应用中具有很大潜能。
目前制备的带T型栅结构的氧化镓场效应晶体管是基于有效n型掺杂的,掺杂效果较好的n型掺杂元素为Si和Sn,且通过掺杂Si和Sn可以实现n型氧化镓晶体载流子在一个较大范围内的调控,相比于氧化镓晶体的n型掺杂,p型掺杂较难实现,尤其是载流子浓度较高的p型掺杂。因此,针对氧化镓基器件的研究也主要集中在n型β-Ga2O3基器件,对于p型导电单晶、薄膜及p型沟道器件则研究较少,制约了氧化镓基器件的发展和应用。此外,现有的基于T型栅结构的n型氧化镓场效应晶体管存在的问题有:击穿电压远低于理想值;泄露电流较大,影响器件性能;在零偏置状态时,器件处于未关断状态,需要施加一定的负栅压才能实现关断,增大了器件的静态损耗,降低了器件的可靠性。
发明内容
本发明目的在于针对上述现有技术的不足,提出一种基于T型栅结构的PN结栅控氧化镓场效应晶体管,以提高器件的击穿电压、减小器件的导通电阻及器件的栅泄漏电流,从而改善器件性能;同时实现常关型氧化镓器件,显著降低器件静态损耗、提高器件可靠性。
本发明的技术思路是:通过使用其他p型材料NiO与n型Ga2O3直接接触构成PN结,提高器件的击穿电压、减少器件的导通电阻,并在栅压零偏置时,在PN结内形成空间电荷区,使器件不能导电,实现常关型效果;通过引入T型栅结构,进一步提升器件的耐压能力,降低器件的泄漏电流。
根据上述思路,本发明的技术方案如下:
1.一种基于T型栅结构的PN结栅控氧化镓场效应晶体管,自下而上包括:衬底、n-Ga2O3层,n-Ga2O3层内部的两边设有离子注入区;n-Ga2O3层上部的两端设有源电极和漏电极,靠近源电极的区域设有T型栅,该T型栅分别与源电极和漏电极间的n-Ga2O3层之上设有Al2O3层,在Al2O3层上设有SiN钝化层,其特征在于:
所述n-Ga2O3外延层与T型栅之间设有p型NiO薄膜层,该薄膜与n-Ga2O3层构成p-n结,以形成高耐压、低功耗的常关型氧化镓器件。
进一步,衬底采用Ga2O3衬底,SiO2衬底和蓝宝石绝缘衬底中任意一种;源电极和漏电极均采用厚度为60nm/120nm的Ti/Au;T型栅采用金属Ni/Au,且T型栅向源电极一侧延伸1μm-2μm,向漏电极一侧延伸3μm-5μm。
2.一种基于T型栅结构的PN结栅控氧化镓场效应晶体管制作方法,包括如下步骤:
1)选择氧化镓外延片,并将其依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min,再用大量去离子水冲洗,之后用氮气吹干;
2)在清洗后氧化镓外延片的n-Ga2O3层上先将光刻胶涂覆在待注入离子区域外的n-Ga2O3层上,再通过前烘、对准和曝光、后烘、显影、坚膜及图形检测,得到未被光刻胶保护的待注入离子区域;
3)对光刻完成后形成的待注入离子区域进行n型离子的注入,形成掺杂浓度为5e19cm-3,深度为50nm-60nm的高掺杂区域,之后,再对离子注入完成后的样片退火,在N2环境中,设置炉内退火温度为850℃-950℃,退火时间为30min-40min,以激活注入离子;
4)制作源、漏端电极:
在离子注入完成后的n-Ga2O3层上进行光刻形成源极及漏极区域,通过电子束蒸发E-Beam系统在源极区域和漏极区域淀积厚度为60nm/120nm的Ti/Au;
将淀积完金属后的片子放入剥离液进行剥离,形成源端电极和漏端电极,再在N2环境中,设置炉内退火温度为480℃,进行1min的退火,以形成良好的欧姆接触;
5)通过原子层淀积ALD工艺,以三甲基铝TMA和水蒸汽H2O作为前驱体,在制作完源漏电极的n-Ga2O3层表面淀积厚度为20nm的Al2O3,再在温度为450℃的氧气气氛中退火5min;
6)在淀积完Al2O3的n-Ga2O3层上进行光刻,形成待淀积p型NiO薄膜的区域,再将其放入反应离子刻蚀RIE系统中,刻蚀掉n-Ga2O3层上待淀积p型NiO薄膜区域上覆盖的Al2O3
7)将刻蚀后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min,并用氮气吹干;
8)应用电感耦合等离子体化学气相沉积ICP-CVD,在n-Ga2O3层上的待淀积p型NiO的区域淀积厚度为200nm-300nm的NiO薄膜;
9)通过等离子体增强化学气相沉积PECVD设备先在整个样片表面淀积厚度为400nm-500nm的SiN钝化层,再通过反应离子刻蚀RIE定点刻蚀掉覆盖在源端电极、漏端电极和p型NiO薄膜区域上端的SiN钝化层,以剥离出源漏电极并形成栅极凹槽;
10)在形成的栅极凹槽内淀积金属Ni/Au,再将淀积完金属后的样片放入剥离液中,通过剥离形成T型栅,该T型栅向源电极一侧延伸1μm-2μm,向漏电极一侧延伸3μm-5μm,完成器件制作。
本发明具有如下优点:
1.本发明由于在n型氧化镓MOSFET器件中引入p型NiO,使p型NiO与n型n-Ga2O3层直接接触,构成PN结,可有效提高器件的击穿电压,减小器件的导通电阻和栅泄漏电流,从而提高了器件的性能,在高电压电力电子器件方面具有很大发展空间。
2.本发明由于在MOSFET中引入PN结栅控结构,在不加栅压时,PN结内形成空间电荷区,此时器件不能导电,形成常关型器件;由于这种用常关型器件组成的电路可以采用单电源进行供电,因而可简化电路结构,增加了电路的可靠性,且静态损耗低。
3.本发明由于在淀积NiO薄膜时,应用电感耦合等离子体化学气相沉积ICP-CVD工艺,可在低温度、低气压下的条件下形成大面积、高均匀度和高电子密度的等离子体,从而能快速沉积得到均匀性好、致密性高的优质氧化镍薄膜。
4.本发明由于引入T型栅结构,有效的提高了器件的击穿电压、开关比、功率品质因子PFOM,降低了导通电阻、泄漏电流,进一步提高了器件性能。
附图说明
图1为本发明基于T型栅结构的PN结栅控氧化镓场效应晶体管的结构图;
图2为本发明制备基于T型栅结构的PN结栅控氧化镓场效应晶体管实现示意图。
具体实施方式
以下结合附图对本发明的基于T型栅结构的PN结栅控氧化镓场效应晶体管做进一步详细描述。
参照图1,本发明的基于T型栅结构的PN结栅控氧化镓场效应晶体管,包括:衬底1、n-Ga2O3层2、离子注入区3、源电极4、漏电极5、Al2O3层6、p型NiO薄膜层7、SiN钝化层8、T型栅9。其中,衬底1位于器件最底部,其采用Ga2O3衬底,SiO2衬底和蓝宝石绝缘衬底中任意一种;n-Ga2O3层2位于衬底1上;离子注入区3位于n-Ga2O3层2内部的两边;源电极4和漏电极5位于n-Ga2O3层2上部的两端,其采用厚度为60nm/120nm的Ti/Au;T型栅9位于靠近源电极的区域,采用金属Ni/Au,其向源电极一侧延伸1μm-2μm,向漏电极一侧延伸3μm-5μm;Al2O3层6位于T型栅9分别与源电极4和漏电极5间的n-Ga2O3层2之上;p型NiO薄膜层7位于n-Ga2O3外延层2与T型栅9之间,厚度为200nm-300nm,该薄膜与n-Ga2O3层构成p-n结,以形成高耐压、低功耗的常关型氧化镓器件;SiN钝化层8位于Al2O3层6上,厚度为400nm-500nm。
参照图2,本发明给出基于T型栅结构的PN结栅控氧化镓场效应晶体管的如下三种实施例:
实施例1,制作氧化镓衬底的厚度为300nm,p型NiO薄膜的厚度为200nm,SiN钝化层的厚度为400nm,且T型栅向源极一侧延伸1μm、向漏极一侧延伸3μm的氧化镓晶体管。
步骤1,清洗外延片,如图2(a)。
选择氧化镓同质外延片并将其依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min,再用大量去离子水冲洗,之后用氮气吹干。
步骤2,光刻形成待注入离子区域,如图2(b)。
在清洗后的n-Ga2O3外延层上进行光刻,即首先将光刻胶涂覆在待注入离子区域外的n-Ga2O3外延层上,再通过前烘、对准和曝光、后烘、显影、坚膜及图形检测这一系列工艺得到未被光刻胶保护的待注入离子区域。
步骤3,离子注入,如图2(c)。
对光刻完成后形成的待注入离子区域进行注入Si离子,形成掺杂浓度为5e19cm-3,深度为50nm的高掺杂区域,之后,再对离子注入完成后的样片退火,在N2环境中,设置炉内退火温度为850℃,退火时间为30min,以激活注入的Si离子。
步骤4,制作源漏欧姆电极,如图2(d)。
在离子注入完成后的n-Ga2O3层上进行光刻形成源极及漏极区域,通过电子束蒸发E-Beam系统在源极区域和漏极区域淀积厚度为60nm/120nm的Ti/Au;再将淀积完金属后的片子放入剥离液进行剥离,形成源端电极和漏端电极;之后将器件放置在退火炉内,在N2环境中,设置炉内退火温度为480℃,退火时间为1min,以形成良好的欧姆接触。
步骤5,淀积Al2O3,如图2(e)。
通过原子层淀积ALD工艺,以三甲基铝TMA和水蒸汽H2O作为前驱体,在制作完源漏电极的n-Ga2O3层表面淀积厚度为20nm的Al2O3,之后在氧气气氛中进行退火,退火温度为450℃,退火时间为5min。
步骤6,淀积p型NiO薄膜。
在淀积完Al2O3的n-Ga2O3层上进行光刻,形成待淀积p型NiO薄膜的区域,再将其放入反应离子刻蚀RIE系统中,刻蚀掉n-Ga2O3层上待淀积p型NiO薄膜区域上覆盖的Al2O3,如图2(f);
将刻蚀后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min,并用氮气吹干;再应用电感耦合等离子体化学气相沉积ICP-CVD在n-Ga2O3层上待淀积p型NiO的区域淀积厚度为200nm的NiO薄膜,如图2(g)。
步骤7,淀积SiN钝化层,并形成栅极凹槽。
通过等离子体增强化学气相沉积PECVD设备在器件表面淀积厚度为400nm的SiN钝化层,如图2(h);
之后,通过反应离子刻蚀RIE定点刻蚀掉覆盖在源端电极、漏端电极和p型NiO薄膜区域上端的SiN钝化层,以剥离出源漏电极并形成栅极凹槽,如图2(i)。
步骤8,制作T型栅,如图2(j)。
在形成的栅极凹槽内淀积金属Ni/Au,再将淀积完金属后的样片放入剥离液中,通过剥离形成T型栅,且T型栅向源电极一侧延伸1μm,向漏电极一侧延伸3μm,完成器件制作。
实施例2,制作SiO2绝缘衬底的厚度为300nm,p型NiO薄膜的厚度为300nm,SiN钝化层的厚度为500nm,且T型栅向源极一侧延伸2μm、向漏极一侧延伸5μm的氧化镓晶体管。
步骤一,清洗样片,如图2(a)。
2.1)将厚度为200nm的n-Ga2O3薄膜转移至厚度为300nm的SiO2绝缘衬底上;
2.2)将转移完成后的样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗8min,再用大量去离子水冲洗,之后用氮气吹干。
步骤二,光刻形成待注入离子区域,如图2(b)。
在清洗后的n-Ga2O3层上进行光刻,即首先将光刻胶涂覆在待注入离子区域外的n-Ga2O3层上,再依次通过前烘、对准和曝光、后烘、显影、坚膜及图形检测这一系列工艺得到未被光刻胶保护的待注入离子区域。
步骤三,离子注入,如图2(c)。
3.1)对光刻完成后形成的待注入离子区域进行注入Sn离子,形成掺杂浓度为5e19cm-3,深度为60nm的高掺杂区域;
3.2)对离子注入完成后的样片进行退火,在N2环境中,设置炉内退火温度为950℃,退火时间为40min,以激活注入的Sn离子。
步骤四,制作源漏欧姆电极,如图2(d)。
4.1)在离子注入完成后的n-Ga2O3层上进行光刻形成源极及漏极区域,通过电子束蒸发E-Beam系统在源极区域和漏极区域淀积厚度为60nm/120nm的Ti/Au;
4.2)将淀积完金属后的片子放入剥离液进行剥离,形成源端电极和漏端电极;
4.3)将器件放置在退火炉内,在N2环境中,设置炉内退火温度为480℃,退火时间为1min,以形成良好的欧姆接触。
步骤五,淀积Al2O3,如图2(e)。
5.1)通过原子层淀积ALD工艺,以三甲基铝TMA和水蒸汽H2O作为前驱体,在制作完源漏电极的n-Ga2O3层表面淀积厚度为20nm的Al2O3
5.2)将淀积完Al2O3的样片在氧气气氛中进行退火,退火温度为450℃,退火时间为5min。
步骤六,淀积p型NiO薄膜。
6.1)在淀积完Al2O3的n-Ga2O3层上进行光刻,形成待淀积p型NiO薄膜的区域,再将其放入反应离子刻蚀RIE系统中,刻蚀掉n-Ga2O3层上待淀积p型NiO薄膜区域上覆盖的Al2O3,如图2(f);
6.2)将刻蚀后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗8min,并用氮气吹干;再应用电感耦合等离子体化学气相沉积ICP-CVD在n-Ga2O3层上待淀积p型NiO的区域淀积厚度为300nm的NiO薄膜,如图2(g)。
步骤七,淀积SiN钝化层,并形成栅极凹槽。
7.1)通过等离子体增强化学气相沉积PECVD设备在器件表面淀积厚度为500nm的SiN钝化层,如图2(h);
7.2)通过反应离子刻蚀RIE定点刻蚀掉覆盖在源端电极、漏端电极和p型NiO薄膜区域上端的SiN钝化层,以剥离出源漏电极并形成栅极凹槽,如图2(i)。
步骤八,制作T型栅,如图2(j)。
在形成的栅极凹槽内淀积金属Ni/Au,再将淀积完金属后的样片放入剥离液中,通过剥离形成T型栅,且T型栅向源电极一侧延伸2μm,向漏电极一侧延伸5μm,完成器件制作。
实施例3,制作蓝宝石绝缘衬底的厚度为300nm,p型NiO薄膜的厚度为200nm,SiN钝化层的厚度为450nm,且T型栅向源极一侧延伸1.5μm、向漏极一侧延伸4μm的氧化镓晶体管。
步骤A,清洗样片,如图2(a)。
首先,将厚度为200nm的n-Ga2O3薄膜转移至厚度为300nm的蓝宝石绝缘衬底上;
然后,将转移完成后的样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗8min,再用大量去离子水冲洗,之后用氮气吹干。
步骤B,光刻形成待注入离子区域,如图2(b)。
在清洗后的n-Ga2O3层上进行光刻,即首先将光刻胶涂覆在待注入离子区域外的n-Ga2O3层上,再通过前烘、对准和曝光、后烘、显影、坚膜及图形检测这一系列工艺得到未被光刻胶保护的待注入离子区域。
步骤C,离子注入,如图2(c)。
首先,对光刻完成后形成的待注入离子区域进行注入Si离子,形成掺杂浓度为5e19cm-3,深度为55nm的高掺杂区域;
然后,对离子注入完成后的样片进行退火,在N2环境中,设置炉内退火温度为900℃,退火时间为35min,以激活注入的Si离子。
步骤D,制作源漏欧姆电极,如图2(d)。
首先,在离子注入完成后的n-Ga2O3层上进行光刻形成源极及漏极区域,通过电子束蒸发E-Beam系统在源极区域和漏极区域淀积厚度为60nm/120nm的Ti/Au;
接着,将淀积完金属后的片子放入剥离液进行剥离,形成源端电极和漏端电极;
之后,将器件放置在退火炉内,在N2环境中,设置炉内退火温度为480℃,退火时间为1min,以形成良好的欧姆接触。
步骤E,淀积Al2O3,如图2(e)。
首先,通过原子层淀积ALD工艺,以三甲基铝TMA和水蒸汽H2O作为前驱体,在制作完源漏电极的n-Ga2O3层表面淀积厚度为20nm的Al2O3
然后,将淀积完Al2O3的样片在氧气气氛中进行退火,退火温度为450℃,退火时间为5min。
步骤F,淀积p型NiO薄膜。
首先,在淀积完Al2O3的n-Ga2O3层上进行光刻,形成待淀积p型NiO薄膜的区域,再将其放入反应离子刻蚀RIE系统中,刻蚀掉n-Ga2O3层上待淀积p型NiO薄膜区域上覆盖的Al2O3,如图2(f);
然后,将刻蚀后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗8min,并用氮气吹干;再应用电感耦合等离子体化学气相沉积ICP-CVD在n-Ga2O3层上待淀积p型NiO的区域淀积厚度为200nm的NiO薄膜,如图2(g)。
步骤G,淀积SiN钝化层,并形成栅极凹槽。
首先,通过等离子体增强化学气相沉积PECVD设备在器件表面淀积厚度为450nm的SiN钝化层,如图2(h);
然后,通过反应离子刻蚀RIE定点刻蚀掉覆盖在源端电极、漏端电极和p型NiO薄膜区域上端的SiN钝化层,以剥离出源漏电极并形成栅极凹槽,如图2(i)。
步骤H,制作T型栅,如图2(j)。
在形成的栅极凹槽内淀积金属Ni/Au,再将淀积完金属后的样片放入剥离液中,通过剥离形成T型栅,且T型栅向源电极一侧延伸1.5μm,向漏电极一侧延伸4μm,完成器件制作。
以上仅是本发明的三种实施例,不能认定本发明的具体实施只局限于这些说明。显然对于本领域的专业人员来说,在了解本发明内容和原理后,都可能在不背离本发明的原理、结构的情况下,进行形式和细节上的各种修正和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种基于T型栅结构的PN结栅控氧化镓场效应晶体管,自下而上包括:衬底(1)、n-Ga2O3层(2),n-Ga2O3层(2)内部的两边设有离子注入区(3);n-Ga2O3层(2)上部的两端设有源电极(4)和漏电极(5),靠近源电极的区域设有T型栅(9),该T型栅(9)分别与源电极(4)和漏电极(5)之间的n-Ga2O3层(2)之上设有Al2O3层(6),在Al2O3层(6)上设有SiN钝化层(8),其特征在于:
所述n-Ga2O3层(2)与T型栅(9)之间设有p型NiO薄膜层(7),该薄膜与n-Ga2O3层构成p-n结,以形成高耐压、低功耗的常关型氧化镓器件。
2.根据权利要求1所述场效应晶体管,其中衬底(1)采用Ga2O3衬底,SiO2衬底和蓝宝石绝缘衬底中任意一种。
3.根据权利要求1所述场效应晶体管,其中源电极(4)和漏电极(5)均采用厚度为60nm/120nm的Ti/Au。
4.根据权利要求1所述场效应晶体管,其中T型栅(9)采用金属Ni/Au,且T型栅向源电极一侧延伸1μm-2μm,向漏电极一侧延伸3μm-5μm。
5.一种基于T型栅结构的PN结栅控氧化镓场效应晶体管制作方法,包括如下步骤:
1)选择氧化镓外延片,并将其依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min,再用大量去离子水冲洗,之后用氮气吹干;
2)在清洗后氧化镓外延片的n-Ga2O3层上先将光刻胶涂覆在待注入离子区域外的n-Ga2O3层上,再通过前烘、对准和曝光、后烘、显影、坚膜及图形检测,得到未被光刻胶保护的待注入离子区域;
3)对光刻完成后形成的待注入离子区域进行n型离子的注入,形成掺杂浓度为5e19cm-3,深度为50nm-60nm的高掺杂区域,之后,再对离子注入完成后的样片退火,在N2环境中,设置炉内退火温度为850℃-950℃,退火时间为30min-40min,以激活注入离子;
4)制作源、漏端电极:
在离子注入完成后的n-Ga2O3层上进行光刻形成源极及漏极区域,通过电子束蒸发E-Beam系统在源极区域和漏极区域淀积厚度为60nm/120nm的Ti/Au;
将淀积完金属后的片子放入剥离液进行剥离,形成源端电极和漏端电极,再在N2环境中,设置炉内退火温度为480℃,进行1min的退火,以形成良好的欧姆接触;
5)通过原子层淀积ALD工艺,以三甲基铝TMA和水蒸汽H2O作为前驱体,在制作完源漏电极的n-Ga2O3层表面淀积厚度为20nm的Al2O3,再在温度为450℃的氧气气氛中退火5min;
6)在淀积完Al2O3的n-Ga2O3层上进行光刻,形成待淀积p型NiO薄膜的区域,再将其放入反应离子刻蚀RIE系统中,刻蚀掉n-Ga2O3层上待淀积p型NiO薄膜区域上覆盖的Al2O3
7)将刻蚀后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min,并用氮气吹干;
8)应用电感耦合等离子体化学气相沉积ICP-CVD,在n-Ga2O3层上的待淀积p型NiO的区域淀积厚度为200nm-300nm的NiO薄膜;
9)通过等离子体增强化学气相沉积PECVD设备先在整个样片表面淀积厚度为400nm-500nm的SiN钝化层,再通过反应离子刻蚀RIE定点刻蚀掉覆盖在源端电极、漏端电极和p型NiO薄膜区域上端的SiN钝化层,以剥离出源漏电极并形成栅极凹槽;
10)在形成的栅极凹槽内淀积金属Ni/Au,再将淀积完金属后的样片放入剥离液中,通过剥离形成T型栅,该T型栅向源电极一侧延伸1μm-2μm,向漏电极一侧延伸3μm-5μm,完成器件制作。
6.根据权利要求5所述的方法,其中3)中对待离子注入区域注入的n型离子,采用Si或Sn,注入剂量为1e15、能量为30KeV,最终形成掺杂浓度为5e19 cm-3,深度为50nm-60nm的高掺杂区域。
7.根据权利要求5所述的方法,其中5)中采用原子层淀积ALD工艺淀积Al2O3,其工艺条件如下:
反应室压力:880Pa
反应室气体:高纯氮气
反应室气体流速:300sccm
Al2O3生长速率:0.5nm/min
Al2O3生长时间:40min-100min。
8.根据权利要求5所述的方法,其中6)中采用反应离子刻蚀RIE工艺刻蚀Al2O3,其工艺条件如下:
反应室压强:20mTorr
反应室气体:BCl3、Ar
反应室气体流速比例:BCl3:Ar=20sccm:10sccm
刻蚀功率:300W。
9.根据权利要求5所述的方法,其中8)中采用低温沉积设备ICP-CVD淀积p型NiO薄膜,其工艺条件如下:
反应室压强:10mTorr
电离电压:1.8-4.5KV
等离子体离化电极:Ni
反应室气体:O2、N2、Ar。
10.根据权利要求5所述的方法,其中9)中淀积SiN钝化层和刻蚀SiN的工艺条件如下:
采用等离子体增强化学气相沉积PECVD设备在器件表面淀积SiN钝化层的工艺条件为:沉积温度:330℃;射频功率:100-200W;工作气压:200Pa;反应室气体:SiH4、NH3、Ar;气体流量比:SiH4:NH3=1:10;
采用反应离子刻蚀RIE工艺刻蚀SiN的工艺条件为:反应室压强:20mTorr,反应室气体:CHF3和O2;反应室气体流速比例:CHF3:O2=80sccm:10sccm;刻蚀功率:200。
CN202011067740.9A 2020-10-07 2020-10-07 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法 Pending CN112133756A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011067740.9A CN112133756A (zh) 2020-10-07 2020-10-07 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011067740.9A CN112133756A (zh) 2020-10-07 2020-10-07 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN112133756A true CN112133756A (zh) 2020-12-25

Family

ID=73843706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011067740.9A Pending CN112133756A (zh) 2020-10-07 2020-10-07 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN112133756A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097307A (zh) * 2021-03-31 2021-07-09 浙江集迈科微电子有限公司 GaN器件结构及其制备方法
CN114171584A (zh) * 2021-12-09 2022-03-11 西安电子科技大学 基于Ga2O3的异质结场效应晶体管及制备方法
CN114823858A (zh) * 2022-04-28 2022-07-29 电子科技大学 新型结构氧化镓场效应晶体管功率器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069260A (ja) * 2015-09-28 2017-04-06 国立研究開発法人情報通信研究機構 フィールドプレートを有するGa2O3系トランジスタ
CN109873038A (zh) * 2019-03-19 2019-06-11 南方科技大学 一种场效应晶体管及其制备方法
CN110112206A (zh) * 2019-05-20 2019-08-09 中山大学 一种氧化镓结型场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069260A (ja) * 2015-09-28 2017-04-06 国立研究開発法人情報通信研究機構 フィールドプレートを有するGa2O3系トランジスタ
CN109873038A (zh) * 2019-03-19 2019-06-11 南方科技大学 一种场效应晶体管及其制备方法
CN110112206A (zh) * 2019-05-20 2019-08-09 中山大学 一种氧化镓结型场效应晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097307A (zh) * 2021-03-31 2021-07-09 浙江集迈科微电子有限公司 GaN器件结构及其制备方法
CN113097307B (zh) * 2021-03-31 2022-07-19 浙江集迈科微电子有限公司 GaN器件结构及其制备方法
CN114171584A (zh) * 2021-12-09 2022-03-11 西安电子科技大学 基于Ga2O3的异质结场效应晶体管及制备方法
CN114823858A (zh) * 2022-04-28 2022-07-29 电子科技大学 新型结构氧化镓场效应晶体管功率器件
CN114823858B (zh) * 2022-04-28 2024-01-26 电子科技大学 新型结构氧化镓场效应晶体管功率器件

Similar Documents

Publication Publication Date Title
CN105789047B (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN112133756A (zh) 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN106024914A (zh) 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN115411095A (zh) 具有介电调控混合场板终端的sbd结构及其制备方法
CN104659082A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN104064595B (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN112038409A (zh) 双异质结增强型金属氧化物场效应晶体管及制备方法
CN114300538A (zh) 基于带源场板结构的pn结栅控氧化镓场效应晶体管及其制备方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN111682064A (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN105428235A (zh) 一种降低GaN器件漏电流的方法
CN115939183A (zh) 一种氧化镓基mosfet器件及其制备方法
CN106876471B (zh) 双槽umosfet器件
CN112164724A (zh) 一种pn结栅控氧化镓场效应晶体管及制备方法
CN112133757B (zh) 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法
CN113871488A (zh) 一种复合结构的垂直氧化镓异质结二极管及其制作方法
CN114141767A (zh) 一种IGZO晶体管和GaN HEMT栅控电路的集成结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201225