CN109873038A - 一种场效应晶体管及其制备方法 - Google Patents

一种场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN109873038A
CN109873038A CN201910207646.XA CN201910207646A CN109873038A CN 109873038 A CN109873038 A CN 109873038A CN 201910207646 A CN201910207646 A CN 201910207646A CN 109873038 A CN109873038 A CN 109873038A
Authority
CN
China
Prior art keywords
layer
type material
gallium oxide
oxide substrate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910207646.XA
Other languages
English (en)
Other versions
CN109873038B (zh
Inventor
于洪宇
曾凡明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Ga Future Technology Co ltd
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN201910207646.XA priority Critical patent/CN109873038B/zh
Publication of CN109873038A publication Critical patent/CN109873038A/zh
Priority to PCT/CN2019/103910 priority patent/WO2020186699A1/zh
Application granted granted Critical
Publication of CN109873038B publication Critical patent/CN109873038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种场效应晶体管及其制备方法。所述场效应晶体管包括:氧化镓衬底;位于所述氧化镓衬底上的p型材料层和钝化层;位于所述p型材料层两侧的漏极电极和源极电极;位于所述p型材料层上的栅极电极。因氧化镓衬底与p型材料层材料功函数的差别,p型材料层可将其底部的电子耗尽,以形成常关型器件从而解决了现有的氧化镓材料由于很难实现p型掺杂而用于制作半导体器件时伴随的高技术难度和高成本的问题,且氧化镓材料具有优异的半导体特性,制作的半导体器件可适用于多种特殊的领域,如高压电力电子等,扩展了半导体器件的使用范围。

Description

一种场效应晶体管及其制备方法
技术领域
本发明实施例涉及半导体技术,尤其涉及一种场效应晶体管及其制备方法。
背景技术
氧化镓是一种宽禁带半导体材料,β-Ga2O3禁带宽度大约是4.85eV,其临界击穿电场高达8MV/cm,且n型掺杂可控,耐辐射,熔点高,非常适合于制作高压电力电子器件。其应用包括功率电子器件,射频电子器件,紫外探测器,气体传感器等,并在固态照明、通讯、消费电子产品,以及新能源汽车、智能电网等领域有广阔的应用前景。氧化镓具有比碳化硅等第三代半导体材料更优异的耐高压等特性,其Baliga优值(BFOM)比氮化镓高大约4倍,比碳化硅高9倍多,且同质衬底可以采用熔体方式加工,因此具有广阔的应用前景,切合国家节能减排、智能制造、通讯与信息安全的要求。
对氧化镓的研究,目前还处于起步阶段,尽管实验表明氧化镓器件的击穿电场测试值已经超过氮化镓和碳化硅的理论值,但是目前工艺条件下氧化镓器件电学特性相比于其他第三代半导体器件仍然有一定的差距。由于氧化镓受主能级较深,且存在空穴自束缚效应,因此很难实现有效的p型掺杂材料,进而导致现有技术中利用氧化镓材料制备半导体器件时所伴随的高技术难度和高成本的问题。这在很大程度上限制了利用氧化镓材料来制作场效应晶体管,即无法利用氧化镓材料制备高性能的场效应晶体管。
发明内容
本发明提供一种场效应晶体管及其制备方法,以利用氧化镓材料实现高性能的场效应晶体管。
第一方面,本发明实施例提供了一种场效应晶体管,所述场效应晶体管包括:
氧化镓衬底;
位于所述氧化镓衬底上的p型材料层和钝化层;
位于所述p型材料层两侧的漏极电极和源极电极;
位于所述p型材料层上的栅极电极。
可选的,所述漏极电极和源极电极与所述氧化镓衬底形成有欧姆接触结构;
所述钝化层覆盖所述p型材料层及所述氧化镓衬底,所述钝化层上设置有多个开口,所述多个开口分别暴露出所述漏极电极、所述源极电极和所述栅极电极。
可选的,所述氧化镓衬底还包括外延层;所述p型材料层和所述钝化层位于所述氧化镓衬底的外延层上;
所述漏极电极和源极电极与所述氧化镓衬底形成有欧姆接触结构;所述钝化层覆盖所述p型材料层及所述氧化镓衬底,所述钝化层上设置有多个开口,所述多个开口分别暴露出所述漏极电极、源极电极和栅极电极。
可选的,所述p型材料层采用p型InxAlyGazN、p型InxAlyGazN多层交叠结构或p型碳化硅;
其中,在所述p型InxAlyGazN中,X+Y+Z=1。
可选的,所述p型材料层厚度范围为20纳米至500纳米。
可选的,所述氧化镓衬底采用α-Ga2O3衬底,β-Ga2O3衬底,γ-Ga2O3衬底,δ-Ga2O3衬底或ε-Ga2O3衬底。
第二方面,本发明实施例还提供了一种场效应晶体管的制备方法,包括:
在氧化镓衬底上形成p型材料层和栅极电极,所述栅极电极位于所述p型材料层上;
在所述氧化镓衬底上和所述p型材料层上形成钝化层,所述钝化层暴露出所述栅极电极;
在所述p型材料层两侧形成源极电极和漏极电极,所述钝化层暴露出源极电极和漏极电极。
可选的,所述氧化镓衬底还包括外延层;
在所述氧化镓衬底上形成p型材料层包括:
在所述外延层上形成p型材料层。
可选的,在氧化镓衬底上形成p型材料层和栅极电极,包括:
在所述氧化镓衬底上生长一层p型材料膜;
在所述p型材料膜上形成掩膜,所述掩膜的面积小于所述p型材料膜的面积;
刻蚀掉所述p型材料膜未被所述掩膜覆盖的部分,形成所述p型材料层;
去除所述掩膜,并在所述p型材料层上形成所述栅极电极。
可选的,在所述p型材料层上两侧形成源极电极和漏极电极,所述钝化层暴露出源极电极和漏极电极包括:
去除第一预设区域及第二预设区域内的钝化层,暴露出所述氧化镓衬底;
在暴露出的所述氧化镓衬底上分别制作所述源极电极和所述漏极电极。
本发明通过采用包括氧化镓衬底、p型材料层、钝化层、源极电极、漏极电极以及栅极电极的场效应晶体管,由于氧化镓衬底与p型材料层材料功函数的差别,p型材料层可将其底部的电子耗尽,以形成常关型器件,从而解决了现有的氧化镓材料由于很难实现p型掺杂而用于制作半导体器件时伴随的高技术难度和高成本的问题,由于氧化镓材料具有优异的半导体特性,制作的场效应晶体管可适用于多种特殊的领域,如高压电力电子等,扩展了场效应晶体管的使用范围。
附图说明
图1为本发明实施例提供的一种场效应晶体管的结构示意图;
图2为本发明实施例提供的又一种场效应晶体管的结构示意图;
图3为本发明实施例提供的一种场效应晶体管的制备方法流程图;
图4-6为本发明实施例提供的对应场效应晶体管的制备方法形成的膜层的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例
参考图1,图1为本发明实施例提供的一种场效应晶体管的结构示意图,场效应晶体管包括:氧化镓衬底101;
位于氧化镓衬底11上的p型材料层102和钝化层106;
位于p型材料层102两侧的源极电极105和漏极电极106;
位于p型材料层102上的栅极电极103。
具体的,氧化镓晶体结构中,由于氧空位的存在,本征的氧化镓晶体即会表现出n型半导体的特性,然而由于氧化镓晶体很难实现p型掺杂,因此很难利用氧化镓材料实现同质结构的半导体器件。通过在氧化镓衬底11上设置一层p型材料层102,由于氧化镓衬底11中存在的多数载流子为电子,而p型材料层102中的多数载流子为空穴,p型材料层102与氧化镓衬底11接触后,与p型材料层102接触的氧化镓衬底11导带被拉升起来,导致产生电子局部耗尽,进而形成常关型器件。由于p型材料层102可通过生长等方式形成,也即直接在氧化镓衬底101上生长p型材料层102,由于p型材料层102结构的形成相比利用氧化镓材料形成p型半导体材料具有更低的技术难度和成本,进而大大降低了利用氧化镓材料形成P型材料以进一步形成场效应晶体管的难度和成本,在p型材料层102上设置栅极电极103,在p型材料层102的两侧设置源极电极105和漏极电极106,即可构成增强型的结型场效应晶体管,通过栅极电极103上电位的高低,即可控制源极电极105与漏极电极106之间导通或关断,进而形成高性能的场效应晶体管。可以理解的是,由于氧化镓衬底属于表面电流型的材料,通过设置钝化层104覆盖氧化镓衬底101和p型材料层102,以起到绝缘以及保护场效应晶体管的作用。
本实施例的技术方案,通过采用包括氧化镓衬底、p型材料层、钝化层、源极电极、漏极电极以及栅极电极的场效应晶体管,因氧化镓衬底与p型材料层材料功函数的差别,p型材料层可将其底部的电子耗尽,以形成常关型器件,从而解决了现有的氧化镓材料由于很难实现p型掺杂而用于制作半导体器件时伴随的高技术难度和高成本的问题,由于氧化镓材料具有优异的半导体特性,制作的场效应晶体管可适用于多种特殊的领域,如高压电力电子等,扩展了场效应晶体管的使用范围。
可选的,漏极电极105和源极电极106与氧化镓衬底101形成有欧姆接触结构;
钝化层104覆盖p型材料层102以及氧化镓衬底11,钝化层104上设置有多个开口,多个开口分别暴露出漏极电极105、源极电极106和栅极电极103。
通过将漏极电极105以及源极电极106与氧化镓衬底11之间形成欧姆接触结构,在欧姆接触结构上不产生明显的附加阻抗,而且不会使场效应晶体管内部的平衡载流子浓度发生显著的改变,进一步提高了半导体器件的性能。
可选的,参考图2,图2为本发明实施例提供的又一种场效应晶体管的结构示意图,氧化镓衬底11还包括外延层201;p型材料层102和钝化层104位于氧化镓衬底11的外延层201上;
漏极电极105和源极电极106与氧化镓衬底11形成有欧姆接触结构;钝化层104覆盖p型材料层102以及氧化镓衬底11,钝化层104上设置有多个开口,多个开口分别暴露出漏极电极105、源极电极106和栅极电极103。
具体的,氧化镓衬底11包括衬底层101和外延层201,p型材料层102耗尽p型材料层102与外延层201形成的异质结沟道内的电子,从而形成常关型器件,通过在外延层201上设置源极电极105和漏极电极106,即可构成结型场效应晶体管,通过控制栅极电极103的电位,从而控制源极电极105与漏极电极106之间导通或关断。异质结沟道形成于外延层201内,可进一步改善场效应晶体管的性能。
本实施例的技术方案,通过采用包括外延层的场效应晶体管,异质结沟道可在外延层内形成,可改善场效应晶体管的性能。
可选的,栅极电极103、源极电极105和漏极电极106均可包含场板结构,以提高场效应晶体管的击穿电压,增强场效应晶体管工作的稳定性。
示例性的,p型材料层102可采用p型InxAlyGazN、p型InxAlyGazN多层交叠结构或p型碳化硅;其中,在p型InxAlyGazN中,X+Y+Z=1。
氧化镓衬底采用α-Ga2O3衬底,β-Ga2O3衬底,γ-Ga2O3衬底,δ-Ga2O3衬底或ε-Ga2O3衬底;可优选α-Ga2O3衬底;其中,当氧化镓衬底11包含外延层时,衬底层101可采用α-Ga2O3衬底,β-Ga2O3衬底,γ-Ga2O3衬底,δ-Ga2O3衬底或ε-Ga2O3衬底,现有的商用氧化镓衬底11一般包括调制掺杂的(AlxGa1-x)2O3外延层201,其中,若x的组分过高会导致材料的晶体类型发生变化,例如若Al2O3含量过高,会产生蓝宝石的六方晶体结构,Al2O3含量较低时为单斜晶系结构;因此x的组分为优选为1%-80%。
p型材料层102厚度范围为20纳米至500纳米;可优选为100纳米。若p型材料层102过薄,则无法提供有效的空穴,而若p型材料层102过厚,则会引入更多的材料缺陷,增加体电阻和体电容,进而影响场效应晶体管的性能。
本实施例的技术方案,通过设置场效应晶体管的具体材料以及各膜层的厚度,以方便制备性能更为优良的场效应晶体管。
参考图3,图3为本发明实施例提供的一种场效应晶体管的制备方法流程图,场效应晶体管的制备方法包括:
步骤501,在氧化镓衬底上形成p型材料层和栅极电极,栅极电极位于p型材料层上。
可选的,氧化镓衬底还包括外延层;在氧化镓衬底上形成p型材料层包括:
在氧化镓外延层上形成p型材料层。
具体的,图4-6为本发明实施例提供的对应场效应晶体管的制备方法形成的膜层的结构示意图,参考图4,首先在氧化镓衬底11上生长一层p型材料膜301,生长的方式可为化学气相沉积法(Chemical Vapor Deposition,MOCVD)、分子束外延法(Molecular BeamEpitaxy,MBE)、氢化物气相外延法(Hydride Vapor Phase Epitaxy,HVPE)或原子层外延法(Atom Layer Deposition,ALD)。示例性的,由于MBE生长温度较低,适合氧化镓等六方晶系亚稳态衬底生长,在外延层201上通过分子束外延法生长p型的铝铟镓氮(如p型的氮化镓)生成p型材料层102的过程中,以镁元素作为p型材料层的掺杂元素,氮源采用氮气射频氮等离子体源,固态镓作为镓源,固态镁作为镁源,V/III比为1/1,生长室压力为1.1×10-4mbar。若采用金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition,MOCVD),生长材料需要使用的反应源和载气主要有:三甲基镓(TMGa),三甲基铝(TMAl),NH3,二茂镁(Cp2Mg),H2,N2等;材料生长温度在1000℃-1100℃之间,二茂镁提供p型掺杂剂,即提供镁元素。可以理解的是,上述的p型材料层102是以p型的铝铟镓氮为例,若p型材料层102采用p型的碳化硅,可以采用热壁式CVD或LPCVD(Low Pressure Chemical VaporDeposition,低压力化学气相沉积法)的方式生长p型的碳化硅,反应气体为纯硅烷和纯丙烷,载气为氢气,p型掺杂剂为三甲基铝。
参考图5和图6,p型材料膜301生长完成后,在p型材料膜301上形成掩膜401,掩膜401的面积小于p型材料膜301的面积,从而利用掩膜401刻蚀掉掩膜401外的p型材料膜301,以形成p型材料层102。
具体的,可首先在p型材料膜301表面采用等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition,PECVD)的方法生长200nm厚的氧化硅作为硬掩膜,在p型材料膜301表面涂布光刻胶,并采用光刻方式将光刻板上栅极图形转移到p型材料膜301表面光刻胶上。通过干法刻蚀的方法将光刻胶上的图像再转移到氧化硅硬掩膜上。再利用干法刻蚀的方法,去除掉p型材料膜301未被掩膜401覆盖的部分,从而形成p型材料层102。P型材料层制作完成后,清洗掉掩膜401。其中,光刻胶可以采用常用的S1818,瑞红304,AZ5314等光刻胶;硬掩膜可以采用氧化硅,氮化硅,金属镍等材料;硬掩膜的生长可以采用等离子增强气相化学沉积,电子束蒸发,磁控溅射等方式形成;干法刻蚀可以采用感应耦合离子刻蚀机,反应离子刻蚀机等方式实现。
步骤502,在氧化镓衬底和p型材料层上形成钝化层,钝化层暴露出栅极电极。
具体的,可通过气相沉积的方法,在p型材料层以及氧化镓衬底表面沉积一层氮化硅钝化层,氮化硅的厚度范围为100nm至200nm;钝化层的材料也可选择为氧化硅或氧化铝。
步骤503,在p型材料层两侧形成源极电极和漏极电极,钝化层暴露出源极电极和漏极电极。
具体的,首先去除在第一预设区域及第二预设区域内的钝化层,以暴露出氧化镓衬底,去除钝化层的方法可为光刻技术结合湿法腐蚀或干法刻蚀的方法,然后在暴露出的氧化镓衬底上利用光刻和金属蒸镀的方法,制作源极电极和漏极电极。源极电极和漏极电极的材料可为Ni,Ti,Al,Au,TiN,W,Pt,Pd,Mo和ITO中的一种或多种金属或氧化物组成的叠层结构。蒸镀方式包括磁控溅射,电子束蒸发,化学电镀等方案。金属的去除可以采用两种方式:第一种方式是先在晶圆上涂布光刻胶,在需要制作源极和漏极的位置通过光刻曝光的方式将光刻胶去掉,继续蒸镀金属,然后去掉光刻胶,这样只有源极和漏极的位置存在电极,其他位置的金属随着光刻胶一起被去除。第二种方式是先蒸镀金属,然后在晶圆上涂布光刻胶,在需要制作源极和漏极的位置通过光刻曝光的方式将光刻胶留下,在通过干法刻蚀或腐蚀的方法将没有光刻胶覆盖的位置的金属去掉,留下光刻胶覆盖位置的金属作为源极和漏极金属。接着利用高温快速退火设备对源极和漏极金属进行热退火,以使源极和漏极金属与氧化镓衬底形成欧姆接触结构。其中,退火温度一般为500度至900度,退火环境可采用氮气环境。最后制备成如图2中所示的场效应晶体管的结构。
可以理解的是,在制作源极电极和漏极电极之前,可通过干法刻蚀的方法,去除掉一部分氧化镓外延层,在槽结构内制作源极电极和漏极电极,来改善场效应晶体管的电学特性,增强场效应晶体管的性能。
需要说明的是,栅极电极可制作完钝化层之后再制作,其制作方法是先将需要制作栅极电极位置的钝化层去除,并通过光刻和金属蒸镀的方法,制作出栅极电极,栅极电极与p型材料层之间形成肖特基接触结构。栅极电极的材料可选Ni,Ti,Al,Au,TiN,W,Pt,Pd,Mo中的一种或多种金属组成的叠层结构。
本实施例的技术方案,通过提供一种场效应晶体管的制备方法,所制备的场效应晶体管因氧化镓衬底与p型材料层材料功函数的差别,p型材料层可将其底部的电子耗尽,以形成常关型器件,从而解决了现有的氧化镓材料由于很难实现p型掺杂而很难用于制作半导体器件的问题,由于氧化镓材料具有优异的半导体特性,制作的场效应晶体管可适用于多种特殊的领域,如高压电力电子等,扩展了场效应晶体管的使用范围。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种场效应晶体管,其特征在于,所述场效应晶体管包括:
氧化镓衬底;
位于所述氧化镓衬底上的p型材料层和钝化层;
位于所述p型材料层两侧的漏极电极和源极电极;
位于所述p型材料层上的栅极电极。
2.根据权利要求1所述的场效应晶体管,其特征在于,所述漏极电极和源极电极与所述氧化镓衬底形成有欧姆接触结构;
所述钝化层覆盖所述p型材料层及所述氧化镓衬底,所述钝化层上设置有多个开口,所述多个开口分别暴露出所述漏极电极、所述源极电极和所述栅极电极。
3.根据权利要求1所述的场效应晶体管,其特征在于,所述氧化镓衬底还包括外延层;所述p型材料层和所述钝化层位于所述氧化镓衬底的外延层上;
所述漏极电极和源极电极与所述氧化镓衬底形成有欧姆接触结构;所述钝化层覆盖所述p型材料层及所述氧化镓衬底,所述钝化层上设置有多个开口,所述多个开口分别暴露出所述漏极电极、源极电极和栅极电极。
4.根据权利要求1-3任一项所述的场效应晶体管,其特征在于,所述p型材料层采用p型InxAlyGazN、p型InxAlyGazN多层交叠结构或p型碳化硅;
其中,在所述p型InxAlyGazN中,X+Y+Z=1。
5.根据权利要求1-3任一项所述的场效应晶体管,其特征在于,所述p型材料层厚度范围为20纳米至500纳米。
6.根据权利要求1或2所述的场效应晶体管,其特征在于,所述氧化镓衬底采用α-Ga2O3衬底,β-Ga2O3衬底,γ-Ga2O3衬底,δ-Ga2O3衬底或ε-Ga2O3衬底。
7.一种场效应晶体管的制备方法,其特征在于,包括:
在氧化镓衬底上形成p型材料层和栅极电极,所述栅极电极位于所述p型材料层上;
在所述氧化镓衬底上和所述p型材料层上形成钝化层,所述钝化层暴露出所述栅极电极;
在所述p型材料层两侧形成源极电极和漏极电极,所述钝化层暴露出源极电极和漏极电极。
8.根据权利要求7所述的场效应晶体管的制备方法,其特征在于,所述氧化镓衬底还包括外延层;
在所述氧化镓衬底上形成p型材料层包括:
在所述外延层上形成p型材料层。
9.根据权利要求7或8所述的场效应晶体管的制备方法,其特征在于,在氧化镓衬底上形成p型材料层和栅极电极,包括:
在所述氧化镓衬底上生长一层p型材料膜;
在所述p型材料膜上形成掩膜,所述掩膜的面积小于所述p型材料膜的面积;
刻蚀掉所述p型材料膜未被所述掩膜覆盖的部分,形成所述p型材料层;
去除所述掩膜,并在所述p型材料层上形成所述栅极电极。
10.根据权利要求7或8所述的场效应晶体管的制备方法,其特征在于,在所述p型材料层上两侧形成源极电极和漏极电极,所述钝化层暴露出源极电极和漏极电极包括:
去除第一预设区域及第二预设区域内的钝化层,暴露出所述氧化镓衬底;
在暴露出的所述氧化镓衬底上分别制作所述源极电极和所述漏极电极。
CN201910207646.XA 2019-03-19 2019-03-19 一种场效应晶体管及其制备方法 Active CN109873038B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910207646.XA CN109873038B (zh) 2019-03-19 2019-03-19 一种场效应晶体管及其制备方法
PCT/CN2019/103910 WO2020186699A1 (zh) 2019-03-19 2019-09-02 场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910207646.XA CN109873038B (zh) 2019-03-19 2019-03-19 一种场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN109873038A true CN109873038A (zh) 2019-06-11
CN109873038B CN109873038B (zh) 2020-12-08

Family

ID=66920782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910207646.XA Active CN109873038B (zh) 2019-03-19 2019-03-19 一种场效应晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN109873038B (zh)
WO (1) WO2020186699A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415978A (zh) * 2020-02-28 2020-07-14 深圳第三代半导体研究院 一种氧化水平异质p-n结结构器件及其制备方法
WO2020186699A1 (zh) * 2019-03-19 2020-09-24 南方科技大学 场效应晶体管及其制备方法
CN112133756A (zh) * 2020-10-07 2020-12-25 西安电子科技大学 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法
RU207743U1 (ru) * 2021-07-16 2021-11-15 Александр Вячеславович Цымбалов Солнечно-слепой детектор уф-излучения

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097966A (zh) * 2006-06-28 2008-01-02 三星电子株式会社 结型场效应晶体管
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
CN108447788A (zh) * 2018-04-19 2018-08-24 中国电子科技集团公司第十三研究所 增强型高电子迁移率晶体管的制备方法
US20180315820A1 (en) * 2017-04-27 2018-11-01 Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109873038B (zh) * 2019-03-19 2020-12-08 南方科技大学 一种场效应晶体管及其制备方法
CN110112206A (zh) * 2019-05-20 2019-08-09 中山大学 一种氧化镓结型场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097966A (zh) * 2006-06-28 2008-01-02 三星电子株式会社 结型场效应晶体管
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
US20180315820A1 (en) * 2017-04-27 2018-11-01 Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same
CN108447788A (zh) * 2018-04-19 2018-08-24 中国电子科技集团公司第十三研究所 增强型高电子迁移率晶体管的制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020186699A1 (zh) * 2019-03-19 2020-09-24 南方科技大学 场效应晶体管及其制备方法
CN111415978A (zh) * 2020-02-28 2020-07-14 深圳第三代半导体研究院 一种氧化水平异质p-n结结构器件及其制备方法
CN111415978B (zh) * 2020-02-28 2022-02-15 深圳第三代半导体研究院 一种氧化水平异质p-n结结构器件及其制备方法
CN112133756A (zh) * 2020-10-07 2020-12-25 西安电子科技大学 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法
RU207743U1 (ru) * 2021-07-16 2021-11-15 Александр Вячеславович Цымбалов Солнечно-слепой детектор уф-излучения

Also Published As

Publication number Publication date
CN109873038B (zh) 2020-12-08
WO2020186699A1 (zh) 2020-09-24

Similar Documents

Publication Publication Date Title
CN109873038A (zh) 一种场效应晶体管及其制备方法
CN109920857A (zh) 一种肖特基二极管及其制备方法
US8093627B2 (en) Nitride semiconductor device and method for producing nitride semiconductor device
JP5665171B2 (ja) Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法
US20110241017A1 (en) Field effect transistor
US10177239B2 (en) HEMT transistor
JPWO2006022453A1 (ja) GaN系電界効果トランジスタおよびその製造方法
JP2010021581A (ja) 高電子移動度トランジスタの製造方法
US12002870B2 (en) Method of manufacturing a transistor
WO2018157523A1 (zh) 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
CN109904239A (zh) 一种pin二极管及其制备方法
US11417523B2 (en) Amphoteric p-type and n-type doping of group III-VI semiconductors with group-IV atoms
JP3423598B2 (ja) GaN系絶縁ゲート型トランジスタ及びその形成方法
CN109786441A (zh) 一种高电子迁移率晶体管及其制作方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN116387368A (zh) 垂直型氮化物铁电半导体肖特基二极管及制备方法
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
CN110620158A (zh) 氮化镓外延层、半导体器件及所述半导体器件的制备方法
CN110838514A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
GB2599173A (en) A method of manufacturing a transistor
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN113451129A (zh) 一种高电子迁移率晶体管及制备方法
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法
JP6968404B2 (ja) Iii族窒化物半導体装置とその製造方法
JP2007234986A (ja) AlN障壁層を有するGaN系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210429

Address after: Room 901-9024, Hengqin international business center, no.3000 Huandao East Road, Hengqin New District, Zhuhai, Guangdong 519000

Patentee after: Zhuhai GA Future Technology Co.,Ltd.

Address before: 1088 No. 518000 Guangdong city of Shenzhen province Nanshan District Xili Xueyuan Road

Patentee before: Southern University of Science and Technology

TR01 Transfer of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Field Effect Transistor and Its Preparation Method

Granted publication date: 20201208

Pledgee: Zhuhai China Resources Bank Co.,Ltd. Zhuhai Branch

Pledgor: Zhuhai GA Future Technology Co.,Ltd.

Registration number: Y2024980012977

PE01 Entry into force of the registration of the contract for pledge of patent right