CN111415978B - 一种氧化水平异质p-n结结构器件及其制备方法 - Google Patents

一种氧化水平异质p-n结结构器件及其制备方法 Download PDF

Info

Publication number
CN111415978B
CN111415978B CN202010133858.0A CN202010133858A CN111415978B CN 111415978 B CN111415978 B CN 111415978B CN 202010133858 A CN202010133858 A CN 202010133858A CN 111415978 B CN111415978 B CN 111415978B
Authority
CN
China
Prior art keywords
material layer
type
type material
substrate
junction structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010133858.0A
Other languages
English (en)
Other versions
CN111415978A (zh
Inventor
方志来
闫春辉
蒋卓汛
吴征远
田朋飞
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naweilang Technology Shenzhen Co ltd
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN202010133858.0A priority Critical patent/CN111415978B/zh
Publication of CN111415978A publication Critical patent/CN111415978A/zh
Application granted granted Critical
Publication of CN111415978B publication Critical patent/CN111415978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种氧化水平异质p‑n结结构器件及其制备方法,属于半导体器件领域,所述氧化水平异质p‑n结结构器件包括:衬底、n型材料层、嵌入所述n型材料层内部的p型材料层、以及n型材料层和p型材料层上表面上的金属电极。其中,通过在n型材料层上覆盖掩膜物,实现p型材料层的选择性生长,生长结束后可获得水平方向的异质p‑n结结构,所述的p型材料层载流子浓度为1×1011~1×1019/cm3。该发明工艺简单,适用面广,有望扩展诸如氮化镓、氮化铟等III‑V族半导体材料的应用。

Description

一种氧化水平异质p-n结结构器件及其制备方法
技术领域
本发明属于半导体领域,特别涉及一种水平异质p-n结结构及其制备方法。
背景技术
随着半导体行业迅速发展,氧化物半导体p-n结成为了研究的热点。由于氧化物的本征缺陷及制备技术上的限制,稳定的高性能p型空穴导电材料显得稀缺。对多数的氧化物晶体来说,其n型半导体容易形成,通过Si、Sn等原子的掺杂已经实现了对于载流子浓度在一个较大范围内的调控。
近期的研究中,p型氧化物材料已成为研究的热点,已初步实现了诸多高质量p型材料的制备。作为p型材料的重要应用之一,p-n结在电子器件领域占据了十分重要的位置,常见的p-n结制备方法有生长法、合金烧结法、离子注入法与扩散法等。生长法是指在生长单晶时,先在半导体中掺入施主型杂质,这样生长出来的部分晶体便是n型,然后再掺入受主型杂质,受主型杂质的浓度要远高于施主型杂质,这样生长出来的部分便是p型晶体。但生长法的缺陷有很多,例如工艺复杂、p-n结面不平整、掺杂控制困难等;合金法是指首先将一种导电类型杂质的合金熔化后渗入到另一种导电类型的半导体中,再通过再结晶形成p-n结。同样合金法也存在缺点,例如p-n结面不平整,结深和结面的大小不易控制等;离子注入法是指将杂质原子首先转换成电离的杂质离子,然后再将其在极强的电场下高速的射向半导体,使之进入半导体内部,达到掺杂的目的。离子注入法虽然克服了前两种方法的缺点,但是其对设备的要求极高,成本高昂,生产效率低;扩散法是目前最常用的一种制造p-n结的方法,是指利用杂质在高温下向半导体内部扩散,使得p型杂质进入n型半导体或n型杂质进入p型半导体来形成p-n结。这种方法不仅能精确控制结深和结面积,还能保持结面平整以及掺杂浓度,但扩散法在制备p-n结时引入的高温可能会造成材料的晶格缺陷增多。
这些生长方法中所面临的问题,正是半导体材料研究,特别是半导体p-n结制备相关研究的重点与难点。如何高效、便宜的制备出p-n结面平整、结深和结面大小易控、掺杂浓度易控的p-n结,不仅是氧化物半导体,也是整个半导体行业发展所面临的难题。
发明内容
本发明旨在解决上述问题,提供了一种水平异质p-n结结构及其制备方法,该水平异质p-n结结构包括:衬底;位于所述衬底上的n型材料层;嵌入所述 n型材料层内部的p型材料层;位于所述n型材料层与p型材料层上的金属电极;所述的p型材料层载流子浓度为1×1011~1×1019/cm3
所述水平异质p-n结结构的制备方法包括以下步骤:步骤一,在衬底上生长出n型材料层;步骤二,在n型材料层上,覆盖掩膜物;步骤三,通过热氧化的方法,在n型材料层上未覆盖掩膜物的区域,由上表面往下表面方向扩散生长载流子浓度为1×1011~1×1019/cm3的p型材料层;步骤四,刻蚀去除掩膜物,使n型材料层与p型材料层的上表面露出;步骤五,在露出的n型材料层和p 型材料层的上表面沉积金属电极。
优选的,所述衬底可以为蓝宝石衬底、硅衬底、碳化硅衬底、金刚石衬底、氮化铝衬底、氮化镓同质衬底,也可以为氮化硼、石墨烯、铜镍等柔性衬底。
优选的,所述n型材料层包括但不限于n型氮化镓、n型氮化铟、n型氮化铝、n型氮化镓铝、n型氮化镓铟等n型III-V族化合物。
优选的,所述p型材料层包括p型氧化镓、p型氧化铟、p型氧化镓铝或p 型氧化镓铟。
优选的,所述n型材料层使用的材料替换为p型材料时,可用于制备异质结。
优选的,所述p型材料层是由n型材料层热氧化生长获得,所述p型材料层的载流子浓度为1×1011~1×1019/cm3
优选的,所述p型材料层的厚度可通过调节热氧化生长的生长温度、生长时间和氧含量进行调控。
优选的,所述n型材料与所述p型材料之间形成异质p-n结。
优选的,所述n型材料层厚度为100nm~5000nm。
优选的,所述掩膜物为二氧化硅、三氧化二铝、二氧化铪、氮化硅中的任一种。
优选的,所述掩膜物的沉积方式为电镀、物理气相沉积、溅射、热蒸发、旋涂或原子层沉积。
优选的,所述金属电极厚度为10~200nm;金属电极材料为金、银、铝、钛、铬、镍、铂及其合金任一种。
优选的,所述刻蚀去除掩膜物的方式为等离子体刻蚀、反应性等离子体刻。
优选的,所述金属电极的沉积采用热蒸发、电子束蒸镀或磁控 溅射沉积;优先选用钛、铝等低功函数金属及其合金作为与n型材料直接接触的金属;优先选用铬、镍等高功函数金属及其合金作为与p型材料直接接触的金属。
优选的,所述水平异质p-n结可用于制作自供电探测器、晶体二极管、晶体三极管、异质结场效应管等电子器件。
本发明具有的有益效果:
(1)本发明通过掩膜物实现了p型材料的选区域生长。
(2)通过热氧化方法自n型材料表面向下扩散制备p型材料层,能够在低氧环境中完成对选区内部氧空位的填补以及对掺杂的激活,从而制备出具有高迁移率、极高载流子浓度的p型材料。
(3)通过调节热氧化生长的生长温度、生长时间和氧含量调控p型材料中的掺杂浓度,从而达到调控其电学性能的目的。
(4)本发明制备的p-n结结面平整,通过控制热氧化生长的生长温度、生长时间可控制p-n结深。
(5)本发明对设备要求低,生产成本低,p-n结制备效率高。
(6)通过采用本发明的制备方法,n型材料可推广至III-V族化合物;
(7)通过本发明的制备方法制备的水平p-n结可进一步制作为自供电光电探测器、晶体二极管、晶体三极管等电子器件。
附图说明
图1为本发明的氧化水平异质p-n结结构器件示意图。
图2为本发明实例2中生长的氮化镓层示意图。
图3为本发明实例2中生长的氮化镓层的霍尔测试结果。
图4为本发明实例2中在n型氮化镓层上沉积掩膜物后的示意图。
图5为本发明实例2中生长的氧化镓层示意图。
图6为本发明实例2中去除掩膜物之后的示意图。
图7为本发明实例2中生长的氧化镓的霍尔测试结果。
图8为本发明实例2中样品截面透射电子显微镜图与元素分布图。
图9为本发明实例2中沉积金属电极的示意图。
图10为本发明实例2中水平异质环形p-n结结构器件示意图。
图11为本发明实例2中可扩展的器件示意图。
图12为本发明实例3中异质结场效应晶体管器件示意图。
图13为本发明实例3中在n型氮化镓层上沉积掩膜物后的示意图。
图14为本发明实例3中生长的氧化镓层示意图。
1衬底,2 n型材料层,3掩膜物,4 p型材料层,5金属电极,6 金属电极,7金属电极。
具体实施方式
下文结合具体实施例详细阐述本发明的方案。此处的实施例及各种特征和有关细节将参考附图中图示以及以下详述的非限制性的描述而进行更完整的解释。省略众所周知的部件和处理技术的描述,以免不必要的使此处的实施例难以理解。此处使用的示例仅仅是为了帮助理解此处的实施例可以被实施的方式,以及进一步使得本领域技术人员能够实施此处的实施例。因而,不应将此处的示例理解为限制此处的实施例的范围。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
本实施例提供一种水平异质p-n结结构,该p-n结结构器件包括:蓝宝石衬底、n型氮化镓层、嵌入所述n型氮化镓层内部的p型氧化镓层、金属电极。如图1所示为氧化水平异质p-n结结构器件示意图。底层为蓝宝石衬底1,衬底1还可以为硅衬底、碳化硅衬底、金刚石衬底、氮化铝衬底、氮化镓同质衬底,也可以为氮化硼、石墨烯、铜镍等柔性衬底。衬底1上为交替排布的n型氮化镓层2和p型氧化镓层4。p型氧化镓层4的载流子浓度为1×1011~1×1019/cm3。n 型氮化镓层也可以为n型氮化铟、n型氮化铝、n型氮化镓铝、n型氮化镓铟等其他n型III-V族化合物,n型氮化镓层的厚度为100nm~5000nm。n型氮化镓层2的上表面上有金属电极5和7,p型氧化镓层4的上表面上有金属电极6。
实施例2
本实施例提供实施例1的氧化水平异质p-n结结构器件的制备方法。主要包括以下步骤:
步骤(1),在蓝宝石衬底1上生长一层n型氮化镓层2,厚度为4μm,图2 为生长的氮化镓层的示意图,图3为生长的氮化镓层的霍尔测试结果,测试结果显示生长的为n型氮化镓层。
步骤(2),在n型氮化镓层上,通过原子气相沉积的方法,在n型氮化镓层上沉积一层三氧化二铝作为掩膜物3,图4为在n型氮化镓层上沉积掩膜物后的示意图。
步骤(3),通过化学气相沉积法,在n型氮化镓层上未覆盖掩膜物3的区域,由上表面往下表面方向热氧化扩散生长载流子浓度为1×1011~1×1019/cm3的p 型氧化镓层4,从而使p型氧化镓层嵌入n型氮化镓层,形成交替排布的n型氮化镓层和p型氧化镓层。图5为生长的氧化镓层示意图。
步骤(4),使用等离子体刻蚀去除掩膜物3,使n型氮化镓层2与p型氧化镓层4的上表面露出,图6为去除掩膜物之后的示意图;图7为生长的氧化镓的霍尔测试结果,结果显示生长的为p型氧化镓层;图8为样品截面透射电子显微镜图与元素分布图,结果显示,样品表面处的氮化镓与氧化镓区分明显,形成的p-n结结面平整,氧化镓成功的选区域嵌入了氮化镓层。
步骤(5),在露出的n型氮化镓层的上表面通过磁控溅射先沉积10nm厚的钛,再沉积50nm的金作为电极;在露出的p型氧化镓层的上表面通过磁控溅射先沉积10nm厚的铬,再沉积50nm厚的金作为电极。图9为沉积金属电极的示意图。
通过该实施例,通过掩膜物和化学气相沉积法,在n型氮化镓表面选择性嵌入生长p型氧化镓,使得氧化镓与氮化镓构成水平异质p-n结阵列,实现了对氧化镓材料应用的进一步扩展。
进一步对该实施例2进行扩展,可制备一种水平异质环形p-n结,图10为水平异质环形p-n结的示意图。本发明制备的p-n结,还可进一步制备为三极管。图11是不同的掩膜物与刻蚀区域可扩展的器件,该水平异质p-n结可经过变化掩膜物形状以及进一步的刻蚀得到常见的二极管、三极管(NPN型与PNP 型),更进一步的扩展了该发明的适用范围。
实施例3
本实施例提供一种基于水平异质p-n结制备的异质结场效应晶体管器件及其制备方法。该异质结场效应晶体管器件包括:蓝宝石衬底1,n型氮化镓层2,嵌入所述n型氮化镓层内部的p型氧化镓层4,以及金属电极5、6、7。如图12 所示为异质结场效应晶体管器件示意图。
该异质结场效应晶体管器件的制备方法具体包括:
步骤(1),在蓝宝石衬底1上生长一层氮化镓层2,厚度4μm,图2为生长的氮化镓层示意图,图3为生长的氮化镓层的霍尔测试结果,结果显示生长的为n型氮化镓层。
步骤(2),在n型氮化镓层2上,通过原子气相沉积的方法,在n型氮化镓层上沉积一层三氧化二铝作为掩膜物3,图13为在n型氮化镓层上沉积掩膜物后的示意图。
步骤(3),通过化学气相沉积法,在n型氮化镓层2上未覆盖掩膜物3的区域,由上表面往下表面方向扩散生长载流子浓度为1×1011~1×1019/cm3的p型氧化镓层4,使得p型氧化镓层4嵌入n型氮化镓层2,图14为生长的氧化镓层示意图。
步骤(4),在作为绝缘层的掩膜物3的上表面上沉积50nm的金作为栅电极 6;在露出的p型氧化镓层4的上表面沉积10nm厚的铬,再沉积50nm厚的金作为源电极5和漏电极7。图12为沉积金属电极的示意图。
实施例3中通过控制p型氧化镓层嵌入的厚度,可制备出异质结场效应晶体管器件。
实施例4
本实施例提供一种扩散生长p型氧化镓薄膜的方法,具体步骤如下:
步骤(1),维持化学气相沉积设备腔体内压强稳定在1.01×105Pa,并持续通入流量为700sccm的氩气作为反应气体,持续通入120分钟。
步骤(2),将腔体快速升温至1200℃,维持1200℃退火60分钟,在n型氮化镓层2上未覆盖掩膜物3的区域,自远离衬底的表面向靠近衬底的表面扩散式生长p型氧化镓薄膜。
以上内容是结合优选技术方案对本发明所做的进一步说明,所描述的实例是本发明的一部分实例,而不是全部实例。对于本发明所属技术领域的研究人员来说,在不脱离构思的前提下还可以做出简单推演和替换,在没有做出创造性劳动前提下所获得的其他实例,都属于本发明保护的范围。

Claims (15)

1.一种氧化水平异质p-n结结构器件,其特征在于,包括:
衬底;
位于所述衬底上的n型材料层;
嵌入所述n型材料层内部的p型材料层;所述p型材料层为所述n型材料层热氧化形成,所述n型材料层和所述p型材料层在水平方向上交替排布,所述n型材料与所述p型材料之间形成异质p-n结,
位于所述n型材料层与p型材料层上表面上的金属电极;
其中,所述的p型材料层载流子浓度为1×1011~1×1019/cm3
2.如权利要求1所述的氧化水平异质p-n结结构器件,其特征在于,所述n型材料层为n型氮化镓、n型氮化铟、n型氮化铝、n型氮化镓铝或n型氮化镓铟。
3.如权利要求1或2所述的氧化水平异质p-n结结构器件,其特征在于,所述p型材料层为p型氧化镓、p型氧化铟、p型氧化铝、p型氧化镓铝或p型氧化镓铟。
4.如权利要求1所述的氧化水平异质p-n结结构器件,其特征在于,所述衬底为蓝宝石衬底、硅衬底、碳化硅衬底、金刚石衬底、氮化铝衬底、氮化镓同质衬底,氮化硼衬底、石墨烯衬底或铜镍柔性衬底。
5.如权利要求1所述的氧化水平异质p-n结结构器件,其特征在于,所述金属电极的厚度为10~200nm;电极材料为金、银、铝、钛、铬、镍、铂及其合金任一种。
6.如权利要求2所述的氧化水平异质p-n结结构器件,其特征在于,所述n型材料层的厚度为100 nm ~ 5000 nm。
7.如权利要求3所述的氧化水平异质p-n结结构器件,其特征在于,所述氧化水平异质p-n结结构器件用于制作自供电探测器、晶体二极管、晶体三极管或异质结场效应管。
8.一种如权利要求1所述的氧化水平异质p-n结结构器件的制备方法,其特征在于,该方法包括如下步骤:
步骤一,在衬底上生长一层n型材料层;
步骤二,在所述n型材料层上,覆盖有图案的掩膜物;
步骤三,通过热氧化的方法,在所述n型材料层上未覆盖所述掩膜物的区域,由上表面往下表面方向扩散生长载流子浓度为1×1011~1×1019/cm3的p型材料层,使p型材料层嵌入n型材料层,形成水平方向上交替排布的n型材料层和p型材料层;
步骤四,刻蚀去除所述掩膜物,使所述n型材料层与所述p型材料层的上表面露出;
步骤五,分别在露出的n型材料层和p型材料层的上表面沉积金属电极。
9.如权利要求8所述的制备方法,其特征在于,所述n型材料层包括n型氮化镓、n型氮化铟、n型氮化铝、n型氮化镓铝或n型氮化镓铟。
10.如权利要求8或9所述的制备方法,其特征在于,所述掩膜物为二氧化硅、三氧化二铝、二氧化铪、氮化硅中的任一种。
11.如权利要求8所述的制备方法,其特征在于,所述p型材料层包括p型氧化镓、p型氧化铟、p型氧化镓铝或p型氧化镓铟。
12.如权利要求8所述的制备方法,其特征在于,所述掩膜物的沉积方式为电镀、物理气相沉积、溅射、热蒸发、旋涂或原子层沉积。
13.如权利要求8所述的制备方法,其特征在于,所述掩膜物刻蚀方式为等离子体刻蚀或反应性等离子体刻。
14.如权利要求8所述的制备方法,其特征在于,所述电极采用热蒸发、电子束蒸镀或磁控溅射沉积。
15.如权利要求14所述的制备方法,其特征在于,选用低功函数金属及其合金作为与所述n型材料层直接接触的金属;选用高功函数金属及其合金作为与所述p型材料层直接接触的金属。
CN202010133858.0A 2020-02-28 2020-02-28 一种氧化水平异质p-n结结构器件及其制备方法 Active CN111415978B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010133858.0A CN111415978B (zh) 2020-02-28 2020-02-28 一种氧化水平异质p-n结结构器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010133858.0A CN111415978B (zh) 2020-02-28 2020-02-28 一种氧化水平异质p-n结结构器件及其制备方法

Publications (2)

Publication Number Publication Date
CN111415978A CN111415978A (zh) 2020-07-14
CN111415978B true CN111415978B (zh) 2022-02-15

Family

ID=71492796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010133858.0A Active CN111415978B (zh) 2020-02-28 2020-02-28 一种氧化水平异质p-n结结构器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111415978B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109873038A (zh) * 2019-03-19 2019-06-11 南方科技大学 一种场效应晶体管及其制备方法
CN109904239A (zh) * 2019-03-19 2019-06-18 南方科技大学 一种pin二极管及其制备方法
CN110350028A (zh) * 2019-07-02 2019-10-18 深圳第三代半导体研究院 一种氮掺杂氧化镓薄膜结构及其制备方法
CN110379857A (zh) * 2019-07-02 2019-10-25 深圳第三代半导体研究院 一种包含p型氧化镓薄层的开关器件及其制备方法
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109873038A (zh) * 2019-03-19 2019-06-11 南方科技大学 一种场效应晶体管及其制备方法
CN109904239A (zh) * 2019-03-19 2019-06-18 南方科技大学 一种pin二极管及其制备方法
CN110350028A (zh) * 2019-07-02 2019-10-18 深圳第三代半导体研究院 一种氮掺杂氧化镓薄膜结构及其制备方法
CN110379857A (zh) * 2019-07-02 2019-10-25 深圳第三代半导体研究院 一种包含p型氧化镓薄层的开关器件及其制备方法
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN111415978A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
US10087547B2 (en) Growth of single crystal III-V semiconductors on amorphous substrates
Schmidt et al. Silicon nanowires: a review on aspects of their growth and their electrical properties
JP4167718B2 (ja) ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法
US8158455B2 (en) Boron-doped diamond semiconductor
CN111341839B (zh) 一种p型氮掺杂氧化镓薄膜及其制备方法
JP2009278107A (ja) 薄膜トランジスタの製造方法
CN105239156A (zh) 一种外延定向生长、转移和集成平面半导体纳米线的方法
TW201342574A (zh) 鑽石半導體系統及其方法
CN111415977B (zh) 一种氮化水平异质p-n结结构器件及其制备方法
JP5910965B2 (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
KR100450595B1 (ko) 결정실리콘 반도체장치 및 그 장치의 제조방법
CN108321212A (zh) SiC肖特基二极管的制备方法及其结构
CN105304651B (zh) 阵列基板、显示器及阵列基板的制备方法
CN111415978B (zh) 一种氧化水平异质p-n结结构器件及其制备方法
US10192970B1 (en) Simultaneous ohmic contact to silicon carbide
Šilhavík et al. Comparative study of catalyst-induced doping and metal incorporation in silicon nanowires
CN103094073B (zh) 半绝缘碳化硅衬底钛欧姆接触电极的制备方法
CN111415979A (zh) 一种垂直异质p-n结结构器件及其制备方法
TW201906016A (zh) 半導體裝置中的肖特基位障的控制方法
CN102569407A (zh) 硅基石墨烯场效应晶体管及其制作方法
JP2793837B2 (ja) 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ
Dujavová-Laurenčíková et al. Ohmic contacts to p-GaP/n-ZnO core/shell nanowires based on Au metallization
CN111403294B (zh) 一种砷化镉同质pn结薄膜及其制备方法
EP1592055B1 (en) Method of making a power semiconductor device
Favela Investigation of Processing and Annealing Conditions of Ohmic and Schottky Contacts on β-Ga 2 O 3 with Enhanced Electrical Characteristics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230328

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

Address before: Taizhou building, No. 1088, Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230710

Address after: Building 1, Building 409, No. 1310 Kukeng Sightseeing Road, Kukeng Community, Guanlan Street, Longhua District, Shenzhen City, Guangdong Province, 518109

Patentee after: Naweilang Technology (Shenzhen) Co.,Ltd.

Address before: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

TR01 Transfer of patent right