CN111403294B - 一种砷化镉同质pn结薄膜及其制备方法 - Google Patents

一种砷化镉同质pn结薄膜及其制备方法 Download PDF

Info

Publication number
CN111403294B
CN111403294B CN202010151065.1A CN202010151065A CN111403294B CN 111403294 B CN111403294 B CN 111403294B CN 202010151065 A CN202010151065 A CN 202010151065A CN 111403294 B CN111403294 B CN 111403294B
Authority
CN
China
Prior art keywords
cadmium
cadmium arsenide
thin film
film
homogeneous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010151065.1A
Other languages
English (en)
Other versions
CN111403294A (zh
Inventor
修发贤
杨运坤
谢筱意
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202010151065.1A priority Critical patent/CN111403294B/zh
Publication of CN111403294A publication Critical patent/CN111403294A/zh
Application granted granted Critical
Publication of CN111403294B publication Critical patent/CN111403294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02414Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/0248Tellurides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明涉及一种砷化镉同质PN结薄膜及其制备方法,制备方法包括以下步骤:1)采用分子束外延技术,在衬底上生长一层碲化镉缓冲层;2)采用分子束外延技术,在步骤1)中的碲化镉缓冲层上生长一层高浓度锌掺杂的砷化镉薄膜;3)采用分子束外延技术,在步骤2)中的高浓度锌掺杂的砷化镉薄膜上生长本征砷化镉薄膜,得到砷化镉同质PN结薄膜。与现有技术相比,本发明创新性地实现了狄拉克半金属材料的同质PN结原位外延生长,衬底处理工艺简单,对设备要求低,可以获得基于拓扑狄拉克材料的同质PN结。

Description

一种砷化镉同质PN结薄膜及其制备方法
技术领域
本发明属于薄膜制备技术领域,涉及一种砷化镉同质PN结薄膜及其制备方法。
背景技术
砷化镉是一种新型拓扑狄拉克材料,其相关拓扑理论获得2016年诺贝尔物理学奖。其能带结构具有无能隙、电子有效质量为零的线性色散关系,具有新的光、电、磁等特性。与传统半导体相比,砷化镉具有强自旋耦合,量子特性、超高迁移率及宽光谱吸收特性,因而在自旋电子、量子信息和光电探测等领域有重大应用前景。
理论和实验已经证明,对砷化镉的元素掺杂可以有效地调节其费米面,可以改变材料中的载流子浓度,甚至载流子类型。本征砷化镉表现出n型的金属性电输运特征;对其进行锌元素的有效掺杂,可以降低费米面,如果锌的浓度继续增大,就可以完成从n型薄膜到p型薄膜的转变。但是,通常的生长方法很难同时大面积地生长p型和n型的砷化镉,以形成砷化镉的同质PN结。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种砷化镉同质PN结薄膜及其制备方法,其设备要求低,工艺简单。
本发明的目的可以通过以下技术方案来实现:
一种砷化镉同质PN结薄膜的制备方法,该方法包括以下步骤:
1)采用分子束外延技术,在衬底上生长一层碲化镉缓冲层,其目的是减少上层砷化镉薄膜的晶格失配;
2)采用分子束外延技术,在步骤1)中的碲化镉缓冲层上生长一层高浓度锌掺杂的砷化镉薄膜;
3)采用分子束外延技术,在步骤2)中的高浓度锌掺杂的砷化镉薄膜上生长本征砷化镉薄膜,得到砷化镉同质PN结薄膜。
进一步地,步骤1)中,所述的衬底为蓝宝石衬底。
进一步地,步骤1)中,所述的衬底在腔体中预先进行除气处理,得到平整清洁的表面。
进一步地,除气处理过程为:将衬底温度升至530-580℃除气25-35min。
进一步地,步骤1)中,生长碲化镉缓冲层时,衬底温度为180-240℃,碲化镉缓冲层的生长速率为55-65nm/h,碲化镉缓冲层的厚度为10-20nm。生长碲化镉缓冲层可以解决晶格失配问题。
进一步地,步骤2)中,生长高浓度锌掺杂的砷化镉薄膜时,衬底温度为90-140℃,锌蒸发源的温度为220-240℃,高浓度锌掺杂的砷化镉薄膜的生长速率为140-160nm/h,高浓度锌掺杂的砷化镉薄膜的厚度≥10nm。
进一步地,步骤2)中,所述的高浓度锌掺杂的砷化镉薄膜中,锌的掺杂浓度为25wt%-50wt%。
进一步地,步骤3)中,生长本征砷化镉薄膜时,衬底温度为90-140℃,本征砷化镉薄膜的生长速率为140-160nm/h,本征砷化镉薄膜的厚度≥10nm。
进一步地,制备过程在真空环境下进行。
一种砷化镉同质PN结薄膜,该薄膜采用所述的方法制备而成。
本发明创新性地实现了狄拉克半金属材料的同质PN结原位外延生长,衬底处理工艺简单,对设备要求低,可以获得基于拓扑狄拉克材料的同质PN结。
与现有技术相比,本发明具有以下特点:
1)本发明采用原位生长的方法,先利用蓝宝石作为衬底生长碲化镉缓冲层,之后利用外延技术在缓冲层上继续生长高浓度锌掺杂砷化镉与本征砷化镉,从而得到大面积的晶圆级砷化镉同质PN结;
2)本发明衬底处理工艺简单,在高真空环境下,采用外延技术,首次实现大面积的晶圆级砷化镉同质PN结的直接生长。
附图说明
图1为本发明中砷化镉同质PN结薄膜的结构示意图;
图2为实施例1中高浓度锌掺杂砷化镉薄膜的高能电子束衍射图;
图3为实施例1中高浓度锌掺杂砷化镉薄膜的能量色散X射线光谱;
图4为实施例1中高浓度锌掺杂砷化镉薄膜与本征砷化镉薄膜的霍尔信号图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
实施例1:
一种砷化镉同质PN结薄膜的制备方法,包括以下步骤:
1)采用分子束外延技术,以2英寸蓝宝石为衬底,先将衬底温度升至550℃除气30min,再将衬底温度降至240℃,生长碲化镉缓冲层。生长过程中保持高纯碲源温度约290℃,高纯镉源温度约150℃。
2)将衬底温度降至105℃左右,保持高纯锌源温度在220-240℃,两个砷化镉源温度均在315-325℃,以140-160nm/h的速率生长锌掺杂的砷化镉,厚度约50nm;
3)接下来,保持两个砷化镉源温度均在315-325℃,将高纯锌源的温度降为0,以140-160nm/h的速率生长本征砷化镉,厚度约50nm,得到砷化镉同质PN结薄膜,其结构如图1所示。
图2为高浓度锌掺杂砷化镉薄膜的高能电子束衍射图。图2中细直的线条表明高浓度锌掺杂的砷化镉薄膜具有比较平整的表面和有序的晶格排列。
图3为高浓度锌掺杂砷化镉薄膜的能量色散X射线光谱。从图3中可以看到,锌元素已经被有效地掺杂进砷化镉薄膜中。
图4为高浓度锌掺杂砷化镉薄膜与本征砷化镉薄膜的霍尔信号图。霍尔电阻随磁场变化的斜率可以反应其中的载流子类型,其中负斜率代表n型,正斜率代表p型。从图4中可以得知,高锌掺杂的砷化镉薄膜为p型,本征砷化镉薄膜为n型。
实施例2:
一种高质量砷化镉薄膜的制备方法,该方法包括以下步骤:
1)采用分子束外延技术,以2英寸蓝宝石为衬底,先将衬底温度升至550℃除气30min,再将衬底温度降至240℃,生长碲化镉缓冲层。生长过程中保持高纯碲源温度约293℃,高纯镉源温度153℃。
2)将衬底温度降至105℃左右,保持高纯锌源温度在230℃,两个砷化镉源温度分别为325℃和320℃,生长锌掺杂的砷化镉,厚度60nm;
3)接下来,保持两个砷化镉源温度分别为325℃和320℃,将高纯锌源的温度降为0,生长本征砷化镉,厚度60nm,得到砷化镉同质PN结薄膜。
实施例3:
一种砷化镉同质PN结薄膜的制备方法,制备过程在真空环境下进行。该方法包括以下步骤:
1)采用分子束外延技术,在蓝宝石衬底上生长一层碲化镉缓冲层;
2)采用分子束外延技术,在步骤1)中的碲化镉缓冲层上生长一层高浓度锌掺杂的砷化镉薄膜;
3)采用分子束外延技术,在步骤2)中的高浓度锌掺杂的砷化镉薄膜上生长本征砷化镉薄膜,得到砷化镉同质PN结薄膜。
步骤1)中,衬底在腔体中预先进行除气处理,得到平整清洁的表面。除气处理过程为:将衬底温度升至530℃除气35min。
步骤1)中,生长碲化镉缓冲层时,衬底温度为180℃,碲化镉缓冲层的生长速率为65nm/h,碲化镉缓冲层的厚度为10nm。
步骤2)中,生长高浓度锌掺杂的砷化镉薄膜时,衬底温度为140℃,锌蒸发源的温度为220℃,高浓度锌掺杂的砷化镉薄膜的生长速率为160nm/h,高浓度锌掺杂的砷化镉薄膜的厚度为10nm。高浓度锌掺杂的砷化镉薄膜中,锌的掺杂浓度为25wt%。
步骤3)中,生长本征砷化镉薄膜时,衬底温度为90℃,本征砷化镉薄膜的生长速率为160nm/h,本征砷化镉薄膜的厚度为10nm。
实施例4:
一种砷化镉同质PN结薄膜的制备方法,制备过程在真空环境下进行。该方法包括以下步骤:
1)采用分子束外延技术,在蓝宝石衬底上生长一层碲化镉缓冲层;
2)采用分子束外延技术,在步骤1)中的碲化镉缓冲层上生长一层高浓度锌掺杂的砷化镉薄膜;
3)采用分子束外延技术,在步骤2)中的高浓度锌掺杂的砷化镉薄膜上生长本征砷化镉薄膜,得到砷化镉同质PN结薄膜。
步骤1)中,衬底在腔体中预先进行除气处理,得到平整清洁的表面。除气处理过程为:将衬底温度升至580℃除气25min。
步骤1)中,生长碲化镉缓冲层时,衬底温度为240℃,碲化镉缓冲层的生长速率为55nm/h,碲化镉缓冲层的厚度为20nm。
步骤2)中,生长高浓度锌掺杂的砷化镉薄膜时,衬底温度为90℃,锌蒸发源的温度为240℃,高浓度锌掺杂的砷化镉薄膜的生长速率为140nm/h,高浓度锌掺杂的砷化镉薄膜的厚度为15nm。高浓度锌掺杂的砷化镉薄膜中,锌的掺杂浓度为50wt%。
步骤3)中,生长本征砷化镉薄膜时,衬底温度为140℃,本征砷化镉薄膜的生长速率为140nm/h,本征砷化镉薄膜的厚度≥17nm。
实施例5:
一种砷化镉同质PN结薄膜的制备方法,制备过程在真空环境下进行。该方法包括以下步骤:
1)采用分子束外延技术,在蓝宝石衬底上生长一层碲化镉缓冲层;
2)采用分子束外延技术,在步骤1)中的碲化镉缓冲层上生长一层高浓度锌掺杂的砷化镉薄膜;
3)采用分子束外延技术,在步骤2)中的高浓度锌掺杂的砷化镉薄膜上生长本征砷化镉薄膜,得到砷化镉同质PN结薄膜。
步骤1)中,衬底在腔体中预先进行除气处理,得到平整清洁的表面。除气处理过程为:将衬底温度升至550℃除气30min。
步骤1)中,生长碲化镉缓冲层时,衬底温度为210℃,碲化镉缓冲层的生长速率为60nm/h,碲化镉缓冲层的厚度为15nm。
步骤2)中,生长高浓度锌掺杂的砷化镉薄膜时,衬底温度为110℃,锌蒸发源的温度为230℃,高浓度锌掺杂的砷化镉薄膜的生长速率为150nm/h,高浓度锌掺杂的砷化镉薄膜的厚度为40nm。高浓度锌掺杂的砷化镉薄膜中,锌的掺杂浓度为40wt%。
步骤3)中,生长本征砷化镉薄膜时,衬底温度为110℃,本征砷化镉薄膜的生长速率为150nm/h,本征砷化镉薄膜的厚度为45nm。
上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和使用发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改,并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此,本发明不限于上述实施例,本领域技术人员根据本发明的揭示,不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (6)

1.一种砷化镉同质PN结薄膜的制备方法,其特征在于,该方法包括以下步骤:
1)采用分子束外延技术,在衬底上生长一层碲化镉缓冲层;
2)采用分子束外延技术,在步骤1)中的碲化镉缓冲层上生长一层高浓度锌掺杂的砷化镉薄膜;
3)采用分子束外延技术,在步骤2)中的高浓度锌掺杂的砷化镉薄膜上生长本征砷化镉薄膜,得到砷化镉同质PN结薄膜;
步骤1)中,生长碲化镉缓冲层时,衬底温度为180-240℃,碲化镉缓冲层的生长速率为55-65nm/h,碲化镉缓冲层的厚度为10-20nm;
步骤2)中,生长高浓度锌掺杂的砷化镉薄膜时,衬底温度为90-140℃,锌蒸发源的温度为220-240℃,高浓度锌掺杂的砷化镉薄膜的生长速率为140-160nm/h,高浓度锌掺杂的砷化镉薄膜的厚度≥10nm;
步骤2)中,所述的高浓度锌掺杂的砷化镉薄膜中,锌的掺杂浓度为25wt%-50wt%;
步骤3)中,生长本征砷化镉薄膜时,衬底温度为90-140℃,本征砷化镉薄膜的生长速率为140-160nm/h,本征砷化镉薄膜的厚度≥10nm。
2.根据权利要求1所述的一种砷化镉同质PN结薄膜的制备方法,其特征在于,步骤1)中,所述的衬底为蓝宝石衬底。
3.根据权利要求1所述的一种砷化镉同质PN结薄膜的制备方法,其特征在于,步骤1)中,所述的衬底在腔体中预先进行除气处理,得到平整清洁的表面。
4.根据权利要求3所述的一种砷化镉同质PN结薄膜的制备方法,其特征在于,除气处理过程为:将衬底温度升至530-580℃除气25-35min。
5.根据权利要求1所述的一种砷化镉同质PN结薄膜的制备方法,其特征在于,制备过程在真空环境下进行。
6.一种砷化镉同质PN结薄膜,其特征在于,该薄膜采用如权利要求1至5任一项所述的方法制备而成。
CN202010151065.1A 2020-03-06 2020-03-06 一种砷化镉同质pn结薄膜及其制备方法 Active CN111403294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010151065.1A CN111403294B (zh) 2020-03-06 2020-03-06 一种砷化镉同质pn结薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010151065.1A CN111403294B (zh) 2020-03-06 2020-03-06 一种砷化镉同质pn结薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN111403294A CN111403294A (zh) 2020-07-10
CN111403294B true CN111403294B (zh) 2022-12-16

Family

ID=71413289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010151065.1A Active CN111403294B (zh) 2020-03-06 2020-03-06 一种砷化镉同质pn结薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN111403294B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105490146A (zh) * 2016-01-12 2016-04-13 南京大学 三维狄拉克半金属材料红外可饱和吸收器件
CN108660508A (zh) * 2018-04-25 2018-10-16 复旦大学 一种利用分子束外延设备生长大尺度砷化镉薄膜的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105490146A (zh) * 2016-01-12 2016-04-13 南京大学 三维狄拉克半金属材料红外可饱和吸收器件
CN108660508A (zh) * 2018-04-25 2018-10-16 复旦大学 一种利用分子束外延设备生长大尺度砷化镉薄膜的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Electrical transport and optical properties of Cd3As2 thin films;Yun-Kun Yang,Fa-Xian Xiu, et al.;《Chin. Phys. B》;20190828;第28卷(第10期);107502 *

Also Published As

Publication number Publication date
CN111403294A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
US7622398B2 (en) Semiconductor device, semiconductor layer and production method thereof
Akiyama et al. Growth of high quality GaAs layers on Si substrates by MOCVD
US4885614A (en) Semiconductor device with crystalline silicon-germanium-carbon alloy
Wang et al. Double side electroluminescence from p-NiO/n-ZnO nanowire heterojunctions
Wang et al. A review of earth abundant ZnO-based materials for thermoelectric and photovoltaic applications
CN114141909B (zh) 在蓝宝石衬底生长不同晶向氧化镓薄膜的方法及基于该薄膜的紫外光探测器的制备方法
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
CN111403294B (zh) 一种砷化镉同质pn结薄膜及其制备方法
CN103066157B (zh) 一种降低InP基InGaAs异变材料表面粗糙度的方法
Hussain et al. Is ZnO as a universal semiconductor material an oxymoron?
CN114717657B (zh) 基于等离子体辅助激光分子束外延生长氧化镍单晶薄膜的方法
CN103794644B (zh) 一种磷化铟基双异质结双极晶体管结构及制备方法
US10804104B2 (en) Semiconductor device and method for forming p-type conductive channel in diamond using abrupt heterojunction
CN203026510U (zh) 一种欧姆接触电极及包含该欧姆接触电极的半导体元件
KR0171376B1 (ko) 화합물 반도체의 에피택시 성장방법
CN113809172A (zh) 一种硅基异质集成的InAlAs基HEMT结构
Tong et al. Metal-induced growth of crystal Si for low-cost Al: ZnO/Si heterojunction thin film photodetectors
CN112750691A (zh) 氮极性面GaN材料及同质外延生长方法
CN1388537A (zh) 离子注入法制备GaN基稀释磁性半导体材料的方法
CN1177335C (zh) 离子注入法制备AlN基稀释磁性半导体材料的方法
CN103474457A (zh) 异质结双极型晶体管及其制作方法
CN103000674A (zh) 一种晶体管及其制造方法
CN114373828B (zh) 一种单晶二维半导体碲化钼薄膜与任意晶格失配单晶基底异质集成的方法
CN112735944A (zh) 氮极性面GaN材料及其制作方法
Zhou et al. Research on the surface morphology of ß-Ga 2 O 3 films with different growth conditions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant