CN103474457A - 异质结双极型晶体管及其制作方法 - Google Patents

Abstract

本发明涉及晶体管，公开了一种异质结双极型晶体管HBT及其制作方法。包含半导体衬底，位于半导体衬底上的发射极，位于发射极上的基极，位于基极上的集电极和位于发射极两侧及之下的半导体衬底内部的金属硅化物层，其中，位于发射极之下的半导体衬底内的金属硅化物层与发射极底面两侧的接触面的面积之和小于发射极的底面积，发射极与所述金属硅化物层通过接触面导通。与现有技术相比，本发明中的HBT具有集电极更靠近HBT表面的倒置结构，这种倒置结构使HBT具有更小的寄生电容与电阻，使得HBT能够达到更高的截止频率，进而使HBT可以在太赫兹频率环境下工作。

Description

异质结双极型晶体管及其制作方法

技术领域

本发明涉及晶体管，特别涉及异质结双极型晶体管HBT及其制作方法。

背景技术

在0.5至6太赫兹（THz，即10¹²赫兹）频率体系，成像和光谱系统在安全、卫生、遥感和基础科学等领域具有重要的应用。太赫兹波在水中具有很强的衰减强度，但对生物组织具有较大的穿透深度，而不会对生物组织造成损害。因此，他们特别适合于涉及透过不透明的物体进行低风险成像的安全应用，比如透过衣服、牙齿、纸张、塑料和陶瓷材料的成像。太赫兹波在卫生应用中也非常理想，比如皮肤癌的早期诊断。因此，近来已经对许多涉及安全、医药、生物分析、用于环境监测的遥感和减轻自然灾害的社会基础应用进行了广泛地研究。凭借其高频率，太赫兹波也同样适用于极限宽带通信。

然而，到目前为止，太赫兹频段区域在日常中的应用却非常少。这就导致了“太赫兹空隙”（THz gap）这一表述的出现，它不精确地描述了缺乏足够的技术，来有效地弥合低于1THz的微波频率和高于6THz的光频率之间的频段，特别是，在这个特定的频率范围内缺乏具有有用功率水平的实际源。现在，半导体电子和激光光学元件从各自相反的方向来缩小这个太赫兹空隙。先进的半导体技术，包括硅-互补金属氧化物半导体（Silicon-CMOS）、锗硅异质结双极型晶体管(SiGe HBT)和化合物半导体HEMT器件（高电子迁移率晶体管），极大地促进了毫米波技术的发展。然而，通过最强大的和具有成本效益的SiGe HBT技术预计可达到的频率在目前约为0.5THz。在光学领域，依靠从良好定义的电子态转换的现代固态激光器，在打破6THz壁垒时，遇到了严重的挑战，因为这样的频率的光能量等于室温下热波动的能量，即kT=26毫电子伏特（meV）。

目前，可以通过无源器件，比如频率乘法器，进入THz频段。然而，这样的器件普遍具有显著的功率损耗，这导致在实际应用中使用这些器件时功率和系统体积比将不切实际的小。因此，小而高效的有源THz器件是唯一的解决办法。真空电子器件，包括速调管，已被视为一种用于弥合THz空隙的方式。这种器件或许可以应用到军事和航空航天领域，但可以预见，其大尺寸、显著的能量消耗和糟糕的可靠性，将阻碍它们向安全卫生等广阔的民用领域渗透。因此，基于先进半导体的固态电子器件是唯一能用于我们日常生活的，特别是使用电池供电的便携式太赫兹系统。

在1THz运行的基于CMOS的解决方案需要具有10纳米（nm）沟道长度的晶体管。然而，在这个栅极长度，由于量子隧道效应，晶体管会输出非常低的功率。凭借优越的跨导和噪声特性，SiGe HBT技术被普遍认为给新兴的高频率市场提供了最强大的和具有成本效益的解决方案。目前，SiGe HBT的基础技术是通过化学气相沉积（CVD）的SiGe。目前最先进的SiGe HBT在室温下具有0.4THz的截止频率。正在进行的名为“DOTFIVE”的欧洲FP7计划，包括主要的欧洲半导体企业，试图在2013年推出0.5THz的SiGe HBT技术。值得注意是，在DOTFIVE计划中，用于0.325THz的完整的频率乘法器链的电路设计代表了目前的最高发展水平，但这不但是一个非常有损耗的方法，也还未能进入THz空隙。

发明内容

本发明的目的在于提供一种异质结双极型晶体管HBT及其制作方法，使得晶体管工作的频率极限最大化，以适应在太赫兹环境下工作，并且可以直接从半导体衬底上外延生长得到单晶的发射极、单晶的基极和单晶的集电极，质量较好，且工艺成熟。

为解决上述技术问题，本发明提供了一种HBT，包含：半导体衬底，发射极，基极，集电极和金属硅化物层；

所述发射极位于所述半导体衬底之上；

所述基极位于所述发射极之上；

所述集电极位于所述基极之上；

所述金属硅化物层位于所述发射极两侧及之下的半导体衬底区域内；

其中，位于发射极之下的半导体衬底内的金属硅化物层与所述发射极底面两侧的接触面的面积之和小于所述发射极的底面积，所述发射极与所述金属硅化物层通过所述接触面导通。

本发明还提供了一种HBT的制作方法，包含以下步骤：在半导体衬底上外延生长发射极层；

在所述发射极层上外延生长基极层；

在所述基极层上外延生长集电极层；

形成发射极、基极和集电极；

在所述发射极两侧的半导体衬底上沉积金属膜，并对所述金属膜进行热处理，形成位于所述发射极两侧及之下的半导体衬底区域内的金属硅化物层；

其中，位于所述发射极之下的半导体衬底内的金属硅化物层与所述发射极底面两侧的接触面的面积之和小于所述发射极的底面积，所述发射极与所述金属硅化物层通过所述接触面导通。

本发明还提供了另一种HBT的制作方法，包含以下步骤：在半导体衬底上预设区域内外延生长金属硅化物层；

在所述金属硅化物层之上以及所述预设区域外的半导体衬底上外延生长发射极层；

在所述发射极层上外延生长基极层；

在所述基极层上外延生长集电极层；

形成发射极，基极和集电极；

其中，所述发射极位于所述预设区域外的半导体衬底上，所述金属硅化物层位于所述发射极两侧及之下的半导体衬底区域内，且位于所述发射极之下的半导体衬底内的金属硅化物层与所述发射极底面两侧的接触面的面积之和小于所述发射极的底面积，所述发射极与所述金属硅化物层通过所述接触面导通。

本发明实施方式相对于现有技术而言，本发明中的HBT具有集电极更靠近HBT表面的倒置结构，这种倒置结构可以减少寄生的电容和电阻，并为关键的基区形貌控制提供更好的热处理预算，这种倒置结构能够允许对集电极进行简单的掺杂优化，以便可以形成特殊的异质结结构，使器件能够达到更高的工作频率。并且本发明中的HBT的发射极直接外延生长在半导体衬底上，由于发射极与半导体衬底材料的晶体结构相近，在半导体衬底上直接外延生长的发射极质量较好，而且工艺成熟。同理，在发射极上直接外延生长基极以及在基极上直接外延生长集电极，工艺都是现有成熟工艺，而且生长的基极和集电极质量较好。

另外，本发明中的半导体衬底可以是单晶Si(100)衬底，作为本发明的进一步改进，半导体衬底也可以是绝缘体上硅SOI衬底。

绝缘体上硅SOI衬底中的中间层是二氧化硅层，是绝缘介质，用于阻止金属硅化物层中的金属离子在半导体衬底中纵向扩散，使金属离子在半导体衬底中横向扩散，因为金属硅化物层要与发射极底面有足够的接触区才能使发射极与金属硅化物层导通，通过在衬底中增加一层绝缘介质二氧化硅层，保证了发射极与金属硅化物层的导通性能。

另外，本发明中的HBT还包含3个接触孔，3个金属硅化物接触区和绝缘介质层，用于将HBT中的发射极，基极和集电极与外界连通。

作为本发明的进一步改进，本发明中HBT的发射极，基极和集电极中至少有一个通过原子层外延ALE工艺或低压化学气相外延形成。

采用ALE技术，可以实现单原子层精度的厚度和成分控制，不同的化学物质和材料也能迅速地进行处理，应力工程可以应用于HBT部分区域或全部区域上，用来提高横向空穴和纵向电子导电能力，提高整个HBT性能。

另外，本发明中发射极为厚度小于或者等于200纳米的N型杂质掺杂的单晶碳化硅SiC。

该碳掺杂硅具有比硅（Si）更大的能带隙，可以实现更强的载流子注入。由于能够在其上形成良好的异质外延硅（Si）或锗化硅（SiGe）的基极，外延硅发射极能够带来良好的高频性能。

另外，本发明中基极为厚度小于或者等于100纳米的P型杂质掺杂的单晶锗化硅SiGe。

基极通过ALE方法制备，其厚度可以非常薄，从而使基极传输时间不会显著地限制HBT的性能，具有SiGe的基极可以获得更高的工作频率。

此外，本发明中金属硅化物层为厚度小于或者等于50纳米的多晶一硅化镍NiSi薄膜或厚度小于10纳米的单晶外延二硅化镍NiSi₂薄膜。

作为本发明的进一步改进，在ALE工艺中，对发射极，基极进行适当的应力处理，以缩短载流子在基区的渡越时间和提高载流子的迁移率，进而实现工作频率大于1THz的HBT。

附图说明

图1是根据本发明第一实施方式中异质结双极型晶体管HBT的结构示意图；

图2是根据本发明第二实施方式中异质结双极型晶体管HBT的制作方法流程图；

图3a～图3k是根据本发明第二实施方式中异质结双极型晶体管HBT的制作方法示意图；

图4是根据本发明第二实施方式中使用固态反应SSR在Si(100)上生长6nm厚的外延NiSi₂膜的透射型电子显微镜（TEM）图像；

图5是根据本发明第二实施方式中为大注入工作优化的HBT的工作频率（f_T）与集电极电流密度Jc之间关系的仿真结果示意图。

图6是根据本发明第三实施方式中异质结双极型晶体管HBT的制作方法流程图；

图7a～图7k是根据本发明第三实施方式中异质结双极型晶体管HBT的制作方法示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种异质结双极型晶体管HBT。具体结构如图1所示，包含半导体衬底101，位于半导体衬底101上的发射极102′，位于发射极102′上的基极103′，位于基极103′上的集电极104′和位于发射极102′两侧及之下的半导体衬底101内部的金属硅化物层106。

其中，半导体衬底101可以是单晶硅Si（100）衬底。

发射极102′为厚度小于或者等于200纳米的N型杂质掺杂的单晶碳化硅SiC，该单晶SiC具有比硅（Si）更大的能带隙，可以实现更强的载流子注入，由于能够在其上形成良好的异质外延硅（Si）或锗化硅（SiGe）的基极，单晶SiC发射极能够带来良好的高频性能。

基极103′是厚度w非常薄（小于或者等于50纳米）的P型掺杂单晶锗化硅SiGe，由于厚度w非常薄，从而使载流子在基极103′的渡越时间不会显著地限制HBT的性能，具有SiGe的基极也可以获得更高的工作频率。

集电极104′为厚度小于或者等于500纳米的N型轻掺杂的单晶硅。

金属硅化物层106为厚度小于或者等于50纳米的超薄多晶一硅化镍NiSi薄膜或单晶外延二硅化镍NiSi₂膜。

值得一提的是，上述位于发射极102′之下的半导体衬底101内的金属硅化物层与发射极102′底面两侧的接触面的面积之和要小于发射极102′的底面积，既要保证两侧的金属硅化物层106之间有间隙，又要保证金属硅化物层106与发射极102′底面有足够的接触面积，使金属硅化物层106与发射极102′可以通过这个接触面互相导通，进而把发射极102′引出，与外界连通，这些都是通过控制金属硅化物层106的厚度来控制的。正是由于两侧的金属硅化物层106之间有间隙，就可以让发射极102′直接外延生长在半导体衬底101上，因为单晶硅半导体衬底101与单晶SiC发射极102′在晶体结构上比较相近，在其上比较容易外延生长成单晶SiC发射极102′，进而外延生长单晶SiGe基极103′和轻掺杂的单晶硅集电极104′，而且长成的单晶发射极102′、基极103′和集电极104′质量较好，这是现有成熟技术，此处不做赘述。

另外，本实施方式中的HBT还包含3个接触孔108，3个金属硅化物接触区109和绝缘介质层107，用于将HBT中的发射极102′，基极103′和集电极104′与外界连通。3个接触孔108均垂直与半导体衬底101，它们的最底部分别位于基极103′、集电极104′和金属硅化物层106上表面，最顶部均位于HBT表面。其中，基极103′包含非本征基极区103b和本征基极区103a，3个接触孔108中的其中一个接触孔的最底部位于非本征基极区103b上表面，3个金属硅化物接触区109分别位于3个接触孔108最底部，并分别位于非本征基极区103b、集电极104′和金属硅化物层106上表面，其中，金属硅化物接触区109较小的电阻率（不大于约45微欧-厘米μΩ-cm）使串联寄生电阻大大降低。绝缘介质层107位于半导体衬底101上除发射极102′、基极103′、集电极104′、金属硅化物层106、3个接触孔108和3个金属硅化物接触区109之外的所有区域。

作为本实施方式的进一步改进，上述半导体衬底101也可以是绝缘体上硅（SOI，即Si-SiO₂-Si）衬底，此时通过控制金属硅化物层106的厚度控制发射极102′以下的半导体衬底101区域内两侧的金属硅化物层彼此不接触，并控制两侧的金属硅化物层与发射极102′底面两侧边缘部分有足够的接触区，并且由于SOI衬底中的中间层是二氧化硅SiO₂层，是绝缘介质，可以阻止金属硅化物层106中的金属离子在半导体衬底101中纵向扩散，使金属离子在半导体衬底101中横向扩散，因为金属硅化物层106要与发射极102′底面有足够的接触区才能使发射极102′与金属硅化物层106导通，通过这一层SiO₂层，就能够达到这一目的。

与现有技术相比，本实施例中的HBT具有发射极102′、基极103′和集电极104′的顺序与传统的双极型晶体管中的顺序是相反的倒置结构，这种布局的一个好处是，与传统的双极型晶体管中发射极金属硅化物接触区在集电极-发射极（CE）结构中接地不一样，本实施例中的发射极102′靠近半导体衬底101中的低电势区域。另一方面，集电极104′接近HBT的顶部或表面，因此，集电极104′更接近或直接与HBT相连的电路金属层（图1中未示出）接触，允许对集电极104′进行简单的掺杂优化，以便可以形成特殊的异质结结构，使器件能在更高的电流密度下工作，以达到更高的频率极限。此外，该倒置结构能够大大简化对HBT器件中不同区域形变的施加，易于方便的进行半导体材料能带隙和载流子迁移率的调控，提高HBT的整体性能。并且本发明中的HBT的发射极102′直接外延生长在半导体衬底101上，由于发射极102′与半导体衬底101材料的晶体结构相近，在半导体衬底101上直接外延生长的发射极102′质量较好，而且工艺简单。同理，在发射极102′上直接外延生长基极103′以及在基极103′上直接外延生长集电极104′，工艺都是现有成熟工艺，生长的基极103′和集电极104′质量较好。

本发明的第二实施方式涉及一种HBT的制作方法，包含以下步骤：在半导体衬底101上外延生长发射极层102；

在发射极层102上外延生长基极层103；

在基极层103上外延生长集电极层104；

形成发射极102′、基极103′和集电极104′；

在发射极102′两侧的半导体衬底101上沉积金属膜105，并对金属膜105进行热处理，形成位于发射极102′两侧及之下的半导体衬底101区域内的金属硅化物层106；

其中，位于发射极102′之下的半导体衬底101内的金属硅化物层106与发射极102′底面两侧的接触面的面积之和小于发射极102′的底面积，发射极102′与金属硅化物层106通过接触面导通。

为方便描述，下面结合图2和图3a～图3i具体介绍下本实施例中HBT的制造方法。

图2为HBT制备过程流程图，图3a～图3i为图2中各步骤中对应的横截面示意图。

步骤201：提供一半导体衬底101。如图3a。

该半导体衬底101可以是单晶硅Si（100）衬底。

步骤202：采用原子层外延ALE工艺或低压气相外延工艺在上述半导体衬底上外延生长发射极层102，发射极层102为N型杂质掺杂的单晶碳化硅SiC，其中的C的组分少于2%，其中的N型杂质掺杂可以在外延时同步形成，也可在后续的工艺中通过离子注入并退火形成，发射极层102也可为单晶硅。如图3b。

通过采用ALE技术，可以实现单原子层精度的厚度和成分控制，和传统的低压化学气相外延工艺相比，ALE更容易形成超薄的薄膜以及原子级别的原位杂质掺杂形貌控制，与也能达到原子级沉积控制的分子束外延（MBE）相比，ALE工艺相对简单，速度更快。

上述发射极层102为厚度小于或者等于200纳米的碳掺杂的单晶碳化硅SiC。该碳掺杂硅具有比硅（Si）更大的能带隙，可以实现更强的载流子注入。由于能够在其上形成良好的异质外延硅（Si）或锗化硅（SiGe）的基极，具有良好的高频性能。

值得一提的是，本实施方式中的发射极层102直接外延生长在半导体衬底101上，由于发射极层102与半导体衬底101的材料的晶体结构相近，在半导体衬底101上直接外延生长的单晶发射极层102质量较好，而且工艺成熟。

通过对发射极层102进行适当的应变处理，可以提高载流子的迁移率并提高HBT的性能。

步骤203：采用ALE工艺或低压化学气相外延工艺在发射极层102上外延生长基极层103，基极层103为P型杂质掺杂的单晶锗化硅SiGe，其中的P型杂质掺杂可以在外延时同步形成，也可在后续的工艺中通过离子注入并退火形成。如图3c。

具有单原子层控制能力的ALE工艺通常依赖于两个前驱体的循环处理，以形成A_xB_y型二元化合物，如III-V或II-VI族半导体。ALE工艺步骤203的关键特征是自限制性，该特性一般通过在超高真空（UHV）环境，低于400℃的温度下的化学吸附过程实现。以这种方式，可以在每个周期中生长出成分A或B中的至多一个单层，且与生长周期的长度无关。对于单元素的硅膜的生长，循环处理可以通过使用六氯化二硅（Si₂Cl₆）和六氢化二硅（Si₂H₆）实现。然而，这个过程并不是真正的自限制，因为在400℃以上Si₂H₆很容易分解。就这一点而言，基极130中锗硅合金的ALE预期会更加困难，因为诸如锗甲烷（GeH₄）或六氢化二锗（Ge₂H₆）的锗前驱体易于在更低的温度下分解。为了实现原子层级别的自限制生长，需要在低的温度下进行生长工艺。低温生长的一个挑战是从正在生长的硅表面进行氢原子的脱附，为后续的硅吸附和沉积留有余地。使用光子或等离子体可以帮助释放氢原子，从而实现硅原子层外延。为了避免等离子体诱导损伤，可以采用光子方法进行Si和SiGe的外延，以实现单原子层控制。带有外部激光源的常规超高真空ALE（原子层外延）或ALD（原子层沉积）系统可以用于实现本发明的ALE工艺。

基极可以是Si，也可以是SiGe，但具有SiGe的基极可以获得更高的工作频率，所以下面的讨论将主要集中在具有SiGe基极的HBT。上述基极层103为厚度小于或者等于50纳米的锗掺杂单晶锗化硅SiGe，通过ALE方法制备，其厚度可以非常薄，从而使基极传输时间不会显著地限制HBT的性能，

对SiGe基极层103在多个方向施加压力，载流子迁移率以及受载流子迁移率影响的器件的工作频率可以显着地增加，更大幅度地改善器件的性能。这可以通过内在的异质结外延生长和外在的应变层沉积来实现。同样地，众所周知，异质结有利于载流子的注入和载流子的输运。正如在互补金属氧化物半导体（CMOS）技术中的成功应用一样，使用应变层进行应力处理可以为载流子迁移率增强提供更大的自由度，增强基底中横向空穴和纵向电子的传导。

步骤204：采用ALE工艺在基极层103上外延生长集电极层104。集电极层104为N型杂质掺杂的单晶硅，其中的N型杂质掺杂可以在外延时同步形成，也可在后续的工艺中通过离子注入并退火形成。如图3d。

上述集电极层104为厚度小于或者等于500纳米的较轻N型掺杂的单晶硅。

步骤205：形成发射极102′、基极103′和集电极104′。

具体地说：如图3e，对发射极层102、基极层103和集电极层104进行第一次图案化刻蚀，形成发射极102′和基极103′，其中，基极103′包含非本征基极区103b和本征基极区103a。

对集电极层104进行第二次图案化刻蚀，形成集电极104′，暴露出基极103′的非本征基极区103b。如图3f。

步骤206：在发射极102两侧的半导体衬底101上沉积金属膜105，并对其进行热处理形成位于发射极102′两侧及之下的半导体衬底101区域内的金属硅化物层106。

具体地说：本步骤中采用的是固态反应SSR工艺，SSR工艺过程首先以溅射方式沉积一层约2纳米厚的金属镍Ni膜105，如图3g。接着在约700℃温度下进行简短热处理形成约6纳米厚的超薄单晶外延二硅化镍NiSi₂膜106，即上述金属硅化物层106，如图3h。如图4所示，此NiSi₂膜106厚度均匀，并在原子层级别具有尖锐的界面和光滑的表面。此外，该NiSi₂膜106具有较低的电阻率，例如，约为45μΩ-cm。当沉积的镍膜较厚时，会形成厚度更厚的多晶一硅化镍NiSi膜，和二硅化镍相比，其电阻率会更低。

值得一提的是，上述位于发射极102′之下的半导体衬底内的金属硅化物层106与发射极102′底面两侧的接触面的面积之和要小于发射极102′的底面积，既要保证两侧的金属硅化物层106之间有间隙，又要保证金属硅化物层106与发射极102′底面有足够的接触面积，使金属硅化物层106与发射极102′可以通过这个接触面互相导通，进而把发射极102′引出，与外界连通，这些都是通过控制金属膜105的厚度进而控制金属硅化物层106的厚度来实现的。正是由于两侧的金属硅化物层106之间有间隙，发射极102′才能直接与半导体衬底101接触，避免因为发射极102′与半导体衬底101之间因为存在金属硅化物层106，引起外延层SiC、SiGe和Si质量的下降，从而导致整个HBT器件性能的降低。

为了便于本实施例中的HBT与外界电路连接，本实施例还包含以下步骤：

步骤207：在非本征基极区103b，集电极104′和金属硅化物层106之上的沉积一层绝缘介质层107。如图3i。

接着进入步骤208：在绝缘介质层107内形成3个接触孔108。如图3j。

接着进入步骤209：分别在3个接触孔108底部形成3个金属硅化物接触区109。如图3k。

对于THz器件，为了减小3个金属硅化物接触区109的接触电阻，可以采用诸如杂质分离（DS：dopant segregation）的技术来改变金属硅化物接触区109的肖特基势垒高度。采用DS技术，集电极104′的金属硅化物接触区109可以达到非常低的肖特基势垒高度（SBH）（例如，约为0.1eV），这将进一步提高本实施例中HBT的频率性能。

至此，整个HBT的制作过程结束。

图5是基于本发明一个为大注入工作条件优化的器件结构仿真结果：HBT的工作频率（f_T）与集电极电流密度Jc之间关系的曲线图。

HBT的性能优势主要来自于基极较小的能带隙以及能带隙梯度导致的载流子纵向电场加速。但是，对基极电阻很重要的纵向电子迁移率和横向空穴迁移率，仅有极小的改进。另一方面，在CMOS技术里，90纳米以下CMOS的关键性能增强因子是通过应力工程实现的横向场迁移率增强。在本实施例中，能带隙工程和迁移率工程相结合，进一步改善HBT的性能。例如，额外的应力处理可用于改善横向空穴迁移率，从而可以进一步提高SiGe HBT最大工作频率。

作为本实施方式的进一步改进，上述半导体衬底101也可以是绝缘体上硅（SOI，即Si-SiO₂-Si）衬底，此时通过控制金属膜105的厚度进而控制金属硅化物层106的厚度来控制发射极102′以下的半导体衬底101区域内两侧的金属硅化物层彼此不接触，并控制两侧的金属硅化物层与发射极102′底面两侧边缘部分有足够的接触区，并且由于SOI衬底中的中间层是二氧化硅SiO₂层，是绝缘介质，可以阻止金属硅化物层106中的金属离子在半导体衬底101中纵向扩散，使金属离子在半导体衬底101中横向扩散，因为金属硅化物层106要与发射极102′底面有足够的接触区才能使发射极102′与金属硅化物层106导通，通过这一层SiO₂层，保证了发射极102′与金属硅化物层106的导通性能。

与现有技术相比，本实施例中HBT的集电极104′被制作在靠近HBT的表面，发射极102′被制作在靠近半导体衬底101的低电势区域，这种集电极104′与发射极102′倒置的结构，允许对集电极104′进行简单的掺杂优化，以便可以形成特殊的异质结结构，使器件能在更高的电流密度下工作，以达到更高的频率极限。此外，该倒置结构能够大大简化对HBT器件中不同区域形变的施加，优化半导体材料能带隙的调控和载流子的迁移率，提高HBT的整体性能。并且本发明中的HBT的发射极102′直接外延生长在半导体衬底上，由于发射极102′与半导体衬底101材料的晶体结构相近，在半导体衬底101上直接外延生长的发射极102′质量较好，而且工艺简单。同理，在发射极102′上直接外延生长基极103′以及在基极103′上直接外延生长集电极104′，工艺都是现有成熟工艺，而且生长的基极103′和集电极104′质量较好。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内。

不难发现，本实施方式为与第一实施方式相对应的方法实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

本发明的第三实施方式涉及另一种HBT的制作方法，包含以下步骤：在半导体衬底101上预设区域内外延生长金属硅化物层106；

在金属硅化物层106之上以及预设区域外的半导体衬底101上外延生长发射极层102；

在发射极层102上外延生长基极层103；

在基极层103上外延生长集电极层104；

形成发射极102′，基极103′和集电极104′；

其中，发射极102′位于预设区域外的半导体衬底101上，金属硅化物层106位于所述发射极102′两侧及之下的半导体衬底101区域内，且位于发射极102′之下的半导体衬底101内的金属硅化物层106与发射极102′底面两侧的接触面的面积之和小于发射极102′的底面积，发射极102′与金属硅化物层106通过接触面导通。

为方便描述，下面结合图6和图7a～图7k具体介绍下本实施例中HBT的制造方法。

图6为HBT制备过程流程图，图7a～图7k为图6中各步骤中对应的横截面示意图。

步骤601：提供一半导体衬底101。如图7a。

该半导体衬底101可以是单晶硅Si（100）衬底。

步骤602：采用固态反应SSR工艺在上述半导体衬底101上的预设区域内外延生长金属硅化物层106。

具体地说：SSR工艺过程首先以溅射方式沉积一层约2纳米厚的金属镍Ni膜105，如图7b。接着在约700℃温度下进行简短热处理形成约6纳米厚的超薄单晶外延硅化镍NiSi₂膜106，如图7c，即上述金属硅化物层106。该NiSi₂膜106具有较低的电阻率，例如，45μΩ-cm。当沉积的镍膜较厚时，会形成厚度更厚的多晶一硅化镍NiSi膜，和二硅化镍相比，其电阻率会更低。

步骤603：如图7d，采用ALE工艺或低压化学气相外延工艺在金属硅化物层106之上以及预设区域外的半导体衬底101上外延生长发射极层102，发射极层102为N型杂质掺杂的单晶碳化硅SiC，其中的C的组分少于2%，其中的N型杂质掺杂可以在外延时同步形成，也可在后续的工艺中通过离子注入并退火形成，发射极层102也可为单晶硅。

上述位于金属硅化物层106之上的发射极层为多晶碳化硅SiC发射极层702b，而位于预设区域外的半导体衬底101上发射极层为单晶碳化硅SiC发射极层702a。

本步骤关于ALE工艺和应变处理的相关技术细节及技术效果与本发明第二实施方式中步骤202中相同，为了减少重复，这里不再赘述。

步骤604：采用ALE工艺或低压化学气相外延工艺在发射极层102上外延生长基极层103。基极层103为P型杂质掺杂的单晶锗化硅SiGe，其中的P型杂质掺杂可以在外延时同步形成，也可在后续的工艺中通过离子注入并退火形成。如图7e。

其中，位于多晶SiC发射极层702b之上的基极层为多晶SiGe基极层，位于单晶SiC发射极层702a之上的基极层为单晶SiGe基极层。

本步骤关于ALE工艺和应变处理的相关技术细节及技术效果与本发明第二实施方式中步骤203中相同，为了减少重复，这里不再赘述。

步骤605：采用ALE工艺或低压化学气相外延工艺在基极层上外延生长集电极层。集电极层104为N型杂质掺杂的单晶硅，其中的N型杂质掺杂可以在外延时同步形成，也可在后续的工艺中通过离子注入并退火形成。如图7f。

其中，位于多晶SiGe基极层之上的集电极层为轻掺杂的多晶硅集电极层，位于单晶SiGe基极层之上的集电极层为轻掺杂的单晶硅集电极层。

本步骤关于ALE工艺和应变处理的相关技术细节及技术效果与本发明第二实施方式中步骤204中相同，为了减少重复，这里不再赘述。

步骤606：形成发射极102′、基极103′和集电极104′。

具体地说此步骤包含以下步骤：

首先，如图7g，对发射极层102、基极层103和集电极层104进行第一次图案化刻蚀，刻蚀掉步骤603中的多晶SiC发射极层702b、步骤604中的多晶SiGe基极层和步骤605中轻掺杂的多晶硅集电极层，留下步骤603中的单晶SiC发射极层702a、步骤604中的单晶SiGe基极层和步骤605中的轻掺杂的单晶硅集电极层，形成单晶SiC发射极102′、单晶SiGe基极103′和轻掺杂的单晶硅集电极104′；其中，基极103′包含非本征基极区103b和本征基极区103a。

接着，如图7h，对轻掺杂的单晶硅集电极层进行第二次图案化刻蚀，形成最终轻掺杂的单晶硅集电极104′，暴露出单晶SiGe基极103′的非本征基极区103b。

为了便于本实施例中的HBT与外界电路连接，本实施例还包含以下步骤：

步骤607：在非本征基极区103b，集电极104′和金属硅化物层106之上沉积一层绝缘介质层107。如图7i。

接着进入步骤608：在绝缘介质层107内形成3个接触孔108。如图7j。

接着进入步骤609：分别在3个接触孔108底部形成3个金属硅化物接触区109。如图7k。

至此，整个HBT的制作过程结束。

与本发明第二实施方式相比，本实施例中HBT的是先制作金属硅化物层106，再制作发射极102′、基极103′和集电极104′的，这样的金属硅化物层106是直接在半导体衬底101上外延生长成的单晶NiSi₂膜或多晶NiSi膜，由于发射极102′以下的半导体衬底101区域内的两侧金属硅化物彼此之间有间隙，虽然在金属硅化物层106上直接外延生成的发射极层702b可能是多晶的，但是在金属硅化物层106之间的半导体衬底101上直接外延生成的发射极层702a仍然是单晶的，而最终形成的发射极102′即是这部分单晶的发射极层702a形成的，同理，最终形成的基极103′和集电极104′也都是单晶的，所以本实施方式中的金属硅化物层106、发射极102′、基极103′和集电极104′都是单晶的。第二实施方式所具有的与现有技术相比的优点，本实施方式同样具有，第二实施方式中提到的相关技术细节在本实施方式中依然有效，在第二实施方式中所能达到的技术效果在本实施方式中也同样可以实现，相应地，本实施方式中提到的相关技术细节也可应用在第二实施方式中，为了避免重复，这里不再赘述。

作为本实施方式的进一步改进，上述半导体衬底101也可以是绝缘体上硅（SOI，即Si-SiO₂-Si）衬底，此时通过控制金属硅化物层106的厚度控制发射极102′以下的半导体衬底101区域内两侧的金属硅化物层彼此不接触，并控制两侧的金属硅化物层与发射极102′底面两侧边缘部分有足够的接触区，并且由于SOI衬底中的中间层是二氧化硅SiO₂层，是绝缘介质，可以阻止金属硅化物层106中的金属离子在半导体衬底101中纵向扩散，使金属离子在半导体衬底101中横向扩散，因为金属硅化物层106要与发射极102′底面有足够的接触区才能使发射极102′与金属硅化物层106导通，通过这一层SiO₂层，保证了发射极102′与金属硅化物层106的导通性能。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (27)

1.一种异质结双极型晶体管HBT，其特征在于，包含：半导体衬底，发射极，基极，集电极和金属硅化物层；

所述发射极位于所述半导体衬底之上；

所述基极位于所述发射极之上；

所述集电极位于所述基极之上；

所述金属硅化物层位于所述发射极两侧及之下的半导体衬底区域内；

其中，位于发射极之下的半导体衬底内的金属硅化物层与所述发射极底面两侧的接触面的面积之和小于所述发射极的底面积，所述发射极与所述金属硅化物层通过所述接触面导通。

2.根据权利要求1所述的HBT，其特征在于，所述半导体衬底为单晶硅Si衬底；

或者，所述半导体衬底为绝缘体上硅SOI衬底。

3.根据权利要求1所述的HBT，其特征在于，所述HBT还包含3个接触孔，3个金属硅化物接触区和绝缘介质层；

所述3个接触孔均垂直于所述半导体衬底，所述3个接触孔最底部分别位于所述基极、所述集电极和所述金属硅化物层上表面，最顶部均位于所述HBT表面；

其中，所述基极包含本征基极区和非本征基极区，所述3个接触孔中的其中一个接触孔的最底部位于所述非本征基极区上表面；

所述3个金属硅化物接触区分别位于所述3个接触孔最底部，并分别位于所述非本征基极区、所述集电极和所述金属硅化物层上表面；

所述绝缘介质层位于一个HBT中半导体衬底之上的除所述发射极、所述基极、所述集电极、所述金属硅化物层、所述3个接触孔和所述3个金属硅化物接触区之外的所有区域。

4.根据权利要求1所述的HBT，其特征在于，所述发射极为厚度小于或者等于200纳米的单晶碳化硅SiC。

5.根据权利要求1所述的HBT，其特征在于，所述基极为厚度小于或者等于100纳米的单晶锗化硅SiGe。

6.根据权利要求1所述的HBT，其特征在于，所述集电极为厚度小于或者等于500纳米的单晶硅。

7.根据权利要求1所述的HBT，其特征在于，所述金属硅化物层为厚度小于或者等于50纳米的多晶一硅化镍NiSi薄膜或厚度小于10纳米的单晶二硅化镍NiSi₂。

8.一种HBT的制作方法，其特征在于，包含以下步骤：

在半导体衬底上外延生长发射极层；

在所述发射极层上外延生长基极层；

在所述基极层上外延生长集电极层；

形成发射极、基极和集电极；

在所述发射极两侧的半导体衬底上沉积金属膜，并对所述金属膜进行热处理，形成位于所述发射极两侧及之下的半导体衬底区域内的金属硅化物层；

其中，位于所述发射极之下的半导体衬底内的金属硅化物层与所述发射极底面两侧的接触面的面积之和小于所述发射极的底面积，所述发射极与所述金属硅化物层通过所述接触面导通。

9.根据权利要求8所述的HBT的制作方法，其特征在于，所述半导体衬底为硅Si衬底。

10.根据权利要求8所述的HBT的制作方法，其特征在于，所述半导体衬底为绝缘体上硅SOI衬底。

11.根据权利要求8所述的HBT的制作方法，其特征在于，在所述形成发射极、基极和集电极的步骤中还包含以下子步骤：

对所述发射极层、所述基极层和所述集电极层进行第一次图案化刻蚀，形成发射极和基极；

其中，所述基极包含本征基极区和非本征基极区。

对所述集电极层进行第二次图案化刻蚀，形成集电极，并暴露出基极中的非本征基极区。

12.根据权利要求11所述的HBT的制作方法，其特征在于，所述在发射极两侧的半导体衬底上沉积金属膜，并对所述金属膜进行热处理，形成位于所述发射极两侧及之下的半导体衬底区域内的金属硅化物层的步骤之后还包含以下步骤：

在所述非本征基极区、所述集电极和所述金属硅化物层之上沉积一层绝缘介电层；

对所述绝缘介电层进行平坦化处理；

在所述绝缘介电层内，分别在所述金属硅化物层、所述非本征基极区和集电极的上表面位置形成垂直于所述半导体衬底的接触孔；

通过所述接触孔分别在所述发射极、所述非本征基极区和所述集电极上表面形成金属硅化物接触区。

13.根据权利要求8所述的HBT的制作方法，其特征在于，所述发射极层、所述基极层和所述集电极层中至少一个通过至少一个原子层外延ALE或低压化学气相外延工艺形成。

14.根据权利要求8所述HBT的制作方法，其特征在于，所述在半导体衬底上外延生长发射极层的步骤中采用ALE或低压化学气相外延工艺，形成厚度小于或者等于200纳米的N型杂质掺杂的单晶碳化硅SiC发射极层。

15.根据权利要求8所述HBT的制作方法，其特征在于，所述在发射极层上外延生长基极层的步骤中采用ALE或低压化学气相外延工艺，形成厚度小于或者等于100纳米的P型掺杂单晶锗化硅SiGe基极层。

16.根据权利要求8所述HBT的制作方法，其特征在于，所述在基极层上外延生长集电极层的步骤中采用ALE工艺或低压气相外延工艺，形成厚度小于或者等于500纳米的N型轻掺杂单晶硅集电极层。

17.根据权利要求8所述HBT的制作方法，其特征在于，所述在发射极两侧的半导体衬底上沉积金属膜，并对所述金属进行热处理，形成位于所述发射极两侧及之下的半导体衬底区域内的金属硅化物层的步骤中，采用固态反应SSR工艺；

所述金属膜为厚度小于或者等于30纳米的镍Ni膜；

所述金属硅化物层为厚度小于或者等于50纳米的多晶一硅化镍NiSi薄膜或厚度小于10纳米的单晶硅化镍NiSi₂膜。

18.一种HBT的制作方法，其特征在于，包含以下步骤：

在半导体衬底上预设区域内外延生长金属硅化物层；

在所述金属硅化物层之上以及所述预设区域外的半导体衬底上外延生长发射极层；

在所述发射极层上外延生长基极层；

在所述基极层上外延生长集电极层；

形成发射极，基极和集电极；

其中，所述发射极位于所述预设区域外的半导体衬底上，所述金属硅化物层位于所述发射极两侧及之下的半导体衬底区域内，且位于所述发射极之下的半导体衬底内的金属硅化物层与所述发射极底面两侧的接触面的面积之和小于所述发射极的底面积，所述发射极与所述金属硅化物层通过所述接触面导通。

19.根据权利要求18所述的HBT的制作方法，其特征在于，所述半导体衬底为硅Si衬底。

20.根据权利要求18所述的HBT的制作方法，其特征在于，所述半导体衬底为绝缘体上硅SOI衬底。

21.根据权利要求18所述的HBT的制作方法，其特征在于，所述在形成发射极，基极和集电极的步骤中还包含以下子步骤：

对所述发射极层、所述基极层和所述集电极层进行第一次图案化刻蚀，形成发射极和基极；

其中，所述基极包含本征基极区和非本征基极区；

对所述集电极层进行第二次图案化刻蚀，形成集电极，并暴露出基极中的非本征基极区。

22.根据权利要求18所述的HBT的制作方法，其特征在于，所述在形成发射极，基极和集电极的步骤之后，还包含以下步骤：

在所述非本征基极区、所述集电极和所述金属硅化物层之上沉积一层绝缘介电层；

对所述绝缘介电层进行平坦化处理；

在绝缘介电层内，分别在所述金属硅化物层、所述非本征基极区和集电极的上表面位置形成垂直于所述半导体衬底的接触孔；

通过所述接触孔分别在所述发射极、非本征基极区和集电极上表面形成金属硅化物接触区。

23.根据权利要求18所述的HBT的制作方法，其特征在于，所述在半导体衬底上预设区域内外延生长金属硅化物层的步骤中采用固态反应SSR工艺，所述SSR工艺过程包含以下子步骤：

在所述半导体衬底上预设区域内沉积一层厚度小于或者等于30纳米的金属镍Ni膜；

对所述Ni膜进行热处理，形成位于所述发射极两侧及之下的半导体衬底区域内的金属硅化物层；

其中，所述金属硅化物层为厚度小于或者等于50纳米的多晶一硅化镍NiSi薄膜或厚度小于10纳米的单晶二硅化镍NiSi₂膜。

24.根据权利要求18所述的HBT的制作方法，其特征在于，所述发射极层、所述基极层和所述集电极层中至少一个通过至少一个原子层外延ALE工艺或低压气相外延工艺形成。

25.根据权利要求18所述的HBT的制作方法，其特征在于，所述在金属硅化物层之上以及所述预设区域外的半导体衬底上外延生长发射极层的步骤中，采用ALE工艺或低压气相外延工艺，形成厚度小于或者等于200纳米的N型杂质掺杂的单晶碳化硅SiC发射极层；

其中，位于所述金属硅化物之上的发射极层为多晶SiC发射极层；

位于所述预设区域外半导体衬底上的发射极层为单晶SiC发射极层。

26.根据权利要求25所述的HBT的制作方法，其特征在于，所述在发射极层上外延生长基极层的步骤中采用ALE工艺或低压气相外延工艺，形成厚度小于或者等于100纳米的P型掺杂单晶锗化硅SiGe基极层；

其中，所述位于多晶SiC发射极层之上的基极层为多晶SiGe基极层；

所述位于单晶SiC发射极层之上的基极层为单晶SiGe基极层。

27.根据权利要求26所述的HBT的制作方法，其特征在于，所述在基极层上外延生长集电极层的步骤中采用ALE工艺或低压气相外延工艺，形成厚度小于或者等于500纳米的N型轻掺杂单晶硅集电极层；

其中，所述位于多晶SiGe基极层之上的集电极层为多晶硅集电极层；

所述位于单晶SiGe基极层之上的集电极层为单晶硅集电极层。

Images