CN106783997B - 一种高迁移率晶体管及其制备方法 - Google Patents

一种高迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN106783997B
CN106783997B CN201611100963.4A CN201611100963A CN106783997B CN 106783997 B CN106783997 B CN 106783997B CN 201611100963 A CN201611100963 A CN 201611100963A CN 106783997 B CN106783997 B CN 106783997B
Authority
CN
China
Prior art keywords
graphene
electrode
film
high mobility
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201611100963.4A
Other languages
English (en)
Other versions
CN106783997A (zh
Inventor
周劲
傅云义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201611100963.4A priority Critical patent/CN106783997B/zh
Publication of CN106783997A publication Critical patent/CN106783997A/zh
Application granted granted Critical
Publication of CN106783997B publication Critical patent/CN106783997B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本发明公开了一种高迁移率晶体管及其制备方法,属于功能性电子器件领域。该发明利用高迁移率的双层或三层石墨烯薄膜作为电子输运沟道,其导电特性受到应力和掺杂特性调制,当在栅端加电压调节沟道中的电流,从而实现了HEMT器件的功能。且由于双层或三层石墨烯薄膜导电性随掺杂而改变,因此在同一块GaN上能够同时制作N型HEMT和P型HEMT,N型HEMT和P型HEMT构成数字逻辑电路的反相器,实现射频和微波频段的数字逻辑运算的功能。

Description

一种高迁移率晶体管及其制备方法
技术领域
本发明属于功能性电子器件领域,具体是高电子迁移率的双层石墨烯结构作为电子输运沟道和由此结构衍生的高迁移率晶体管(HEMT)。
背景技术
高电子迁移率晶体管(HEMT)是一利用具有很高迁移率的二维电子气来工作的场效应晶体管,这种器件及其集成电路能够很好的应用于超高频(毫米波)、超高速领域。在常规的HEMT器件中,由于异质结接触有较大的导带不连续差值,界面处的窄禁带半导体一侧形成三角量子阱,宽禁带半导体侧会形成势垒,限制三角量子阱中的自由电子在垂直异质结接触面方向的移动,故称此量子阱为二维电子气(2 DimensionalElectron Gas)。2-DEG是HEMT中电子输运的沟道.由于沟道所在的半导体通常是不掺杂的,沟道中的自由移动电子远离掺杂的半导体中电离杂质的散射,载流子能获得很高的电子迁移率。当今的HEMT器件通常有GaAs基、GaN基、InP基三大系化合物半导体构建,已经在射频和微波领域发挥重大作用。由于石墨烯在狄拉克点下零禁带半导体,电子迁移率非常高。在双层石墨烯结构,对称性受到破坏,在狄拉克点处,零禁带分裂出导带与价带。在氧化物半导体-石墨烯-宽禁带半导体构建的三明治结构的应力作用下,导带与价带分离更大的趋势。应力可以改变石墨烯的电子特性并产生带隙。高迁移率的石墨烯作为电子或空穴的输运沟道,由此构建三明治结构的HEMT器件。根据三明治结构的材料生长的耐温梯度,筛选不同的宽禁带半导体材料和金属氧化物半导体材料,构建HEMT器件的材料组合。
GaN系宽禁带半导体,耐高温,耐化学腐蚀的新一代的宽禁带半导体,已经实现了蓝色和绿色发光二极管和蓝色半导体激光器以及HEMT。AlGaN/GaN HEMT已开始应用到微波领域。但在数字电路领域还缺乏成熟类似CMOS的互补器件构建的反相器。而二维结构石墨烯的能够与GaN基HEMT工艺兼容,结合石墨烯拥有高迁移率优良的电学性能和GaN系宽禁带半导体特性,制作HEMT.拓展HEMT器件在数字领域的射频和微波波段的集成电路应用。活跃的金属原子,易被氧化成氧化物宽禁带半导体.氧化锌(ZnO)是一种具有广泛用途的新型II-VI族多功能半导体材料,它的室温禁带宽度为3.37eV,具有良好电学和光学特性,是制备半导体发光器和半导体激光器的材料。常规条件下制备出的ZnO都是纤锌矿结构,呈六角对称性,此配位结构是典型的sp3轨道杂化的特征,ZnO半导体材料的极性介于离子性和共价性半导体之间,因非中心对称性,而具有压电和热电特性。ZnO可以作为栅电极的肖特基电极接触层。In2O3氧化物半导体已经在薄膜晶体管上获得应用。
石墨烯是迄今为止最薄的二维电子气薄膜材料,它发现于2004年并于2010年获得诺贝尔物理学奖。石墨烯是一种由单层碳原子组成的平面二维结构,与石墨类似,碳原子4个价电子中的3个以sp2杂化的形式与最近邻三个碳原子形成平面正六边形连接的蜂巢结构,另一个垂直于碳原子平面的σz轨道电子在晶格平面两侧如苯环一样形成高度巡游的大π键.这种二元化的电子价键结构决定了石墨烯独特而丰富的性能:sp2键有高的强度和稳定性,理论上,石墨烯中所有sp2杂化的碳原子均饱和成键,结构稳定,其所能承载的电流密度高、抗电击穿能力强;这使其组成的平面六角晶格有极高的强度和热导;另一方面,晶格平面两侧高度巡游的大π键电子又使其具有零带隙半导体和狄拉克载流子特性,表现出良好的导电性、极高的电子迁移率(2.5×105cm2V-1·s-1)约为硅中电子迁移率的140倍。宽频的光吸收和非线性光学性质,以及室温下的量子霍尔效应等。但本征石墨烯零带隙的特点也给其在电子器件领域的应用带来了困难,如漏电流大、开关比低等;通过掺杂获得p型和n型石墨烯,使其可应用于电子器件.利用石墨烯制作场效应晶体管,可使沟道厚度降低至单原子尺度,其沟道长度也可以缩短至纳米尺寸,且不存在类似于硅基器件中的短沟效应,石墨烯在高速电子器件领域将具有巨大的应用潜力。
发明内容
本专利目的在于提出一种基于石墨烯的高迁移率晶体管及其制备方法。
本发明提供的高迁移率晶体管,如图1所示,包括宽禁带半导体或耐高温的晶体基体,在上述晶体基体上设有双层或三层石墨烯作为沟道,在沟道上淀积金属锌或铟并氧化形成氧化锌或氧化铟半导体薄膜,在上述氧化锌或氧化铟半导体薄膜上制备肖特基电极,在双层或三层石墨烯层上制作欧姆电极。
宽禁带半导体具有耐高温的特点,有利于CVD法在基体材料上外延生长优质的石墨烯薄层,因此可以选择GaN,AlN,Si作为衬底材料。石墨烯能带随应力和掺杂调制效应。由于石墨烯的晶格常数纤锌矿结构ZnO晶格常数GaN,晶格常数在ZnO/石墨烯/GaN三明治结构中,三明治结构中拉伸石墨烯晶格,由于规范场的形成从而改变了局域的电子结构,这导致电子如同穿越一个磁场,使得电子处于不同的朗道能级,在某些特定情形下可以形成带隙。双层或三层石墨烯因为对称性破缺而导致狄拉克点出的零禁带的分裂带隙,张应力导致导带和价带分裂。双层或三层石墨烯因吸附活跃的金属原子而呈现P型,在宽禁带GaN和ZnO半导体界面处双层或三层石墨烯因张应力作用能带劈裂成导带和价带。金属原子对石墨烯具有掺杂效应,而石墨烯又耐一定的高温,因此活泼的金属原子易在氧气氛围中形成金属氧化物半导体,综合上述,充分利用石墨烯的高迁移率的特性,构建氧化物半导体-石墨烯-宽禁带半导体三明治材料结构,石墨烯作为电子输运的沟道,由此制作HEMT器件。通过对石墨烯层的掺杂活泼的II、III族金属原子或V族原子实现P型沟道和N型沟道。为GaN基HEMT数字电路MMIC奠定基础。
本发明高迁移率晶体管的制备方法,其步骤包括:
1)利用MOCVD在蓝宝石或者碳化硅或者Si(111)衬底外延生长宽禁带半导体或耐高温的晶体基体;
2)制备双层或三层石墨烯薄膜,并将上述石墨烯薄膜转移到宽禁带半导体或耐高温的晶体基体上;
3)淀积一层金属锌或铟薄层,在纯氧氛围中低温氧化获得氧化锌或氧化铟半导体薄膜;
4)在上述双层或三层石墨烯上制作欧姆电极,以及上述氧化锌或氧化铟半导体薄膜上制作肖特基电极。
本发明利用高迁移率的双层或三层石墨烯薄膜作为电子输运沟道,其导电特性受到应力和掺杂特性调制。掺Zn实现石墨烯P型化和应力导致石墨烯N型化。因此在同一块GaN上能够同时制作N型HEMT和P型HEMT。N型HEMT和P型HEMT构成数字逻辑电路的反相器。实现射频和微波频段的数字逻辑运算的功能。制作单指或者双指以及多指的HEMT器件,漏端电子通过双层或三层石墨烯薄膜输运到源端,其电流大小受到指栅端调制。石墨烯与金属易形成欧姆接触接触,而难形成肖特基接触。因此利用ZnO层中Zn对石墨烯掺杂效应,将双层或三层石墨烯薄膜进行p型掺杂,以及利用ZnO薄膜上易制备肖特基接触得特性。在石墨烯的三明治结构中,石墨烯作为电子输运沟道,当在栅端加电压调节沟道中的电流,从而实现了HEMT器件的功能。
栅压调控石墨烯沟道的电子沟道电子浓度和空间电荷场区宽度,对石墨烯沟道层进行n型或p型掺杂。参考图2,在宽禁带半导体外延层上转移或者外延生长双层或三层石墨烯薄膜后,在石墨烯层上淀积金属原子,然后在氧气氛围中低温氧化金属,获得致密优良的氧化物半导体薄层。与在氧化物半导体薄层上制作肖特基电极。器件的平面结构如图3(a)所示为单指HEMT结构:源端和漏端的尺寸分别为0.1um-5um和0.1um-10um,栅端的尺寸分别为0.1um-5um和0.1um-10um,0.1um-12um与0.01um-2um,漏栅和源栅的间距尺寸分别为0.1um-5um和0.1um-5um。如图3(b)所示为双指HEMT器件结构:源漏之间的间距0.1um-15um,漏电极指的尺寸分别为0.1um-2um和5um-15um,漏电极的pad尺寸分别为0.1um-5um和0.1um-10um,栅电极的pad尺寸分别为0.1um-10um和0.1um-5um,栅指的尺寸分别为0.1um-12um和0.1um-2um,栅的两指间距2um-10um,源栅之间的距离0.1um-8um,漏栅之间的距离0.1um-8um,漏电极的pad与栅电极的pad的尺寸2um-18um。由此也能衍生出多栅指HEMT器件。单元隔离区边长为30um-50um。
发明优点:
本发明根据三明治结构HEMT器件可以选择多种耐高温得材料作为基体,如GaN,AlN,Sapphire,SiC等。
本发明选择金属氧化物半导体材料作为栅电极接触层,能实现多重目的:掺杂、电极接触、张应力等。
本发明根据HEMT器件所需的功能和材料,而设计出双层或三层石墨烯薄膜作为沟道的三明治结构的HEMT器件,其能带结构如图4所示。
本发明进一步提供了N型和P型HEMT的互补逻辑功能的反相器,如图5所示,进而构建整个微波和毫米波领域的数字电路。
本发明是一种利用的高迁移率的双层或三层石墨烯薄膜的新型HEMT器件,器件结构简单且制作工艺兼容性好,它可成为MMIC的基本构件。
附图说明
图1本发明器件结构示意图;
图2本发明不同衬底上三明治结构的HEMT器件的结构示意图;
图3为本发明器件平面电极布局示意图;
其中,(a)为单指HEMT器件平面布局;(b)为双指HEMT器件平面布局;
图4为本发明HEMT器件能带结构示意图;
其中,(a)为N型HEMT器件能带结构示意图;(b)为P型HEMT器件能带结构示意图;
图5为P型HEMT和N型HEMT构建互补逻辑的反相器示意图;
其中:1--宽禁带半导体;2--双层或三层石墨烯薄膜;3--氧化锌或氧化铟半导体薄膜;4--欧姆电极;5--肖特基电极,6-外延缓冲层,7-衬底材料。
具体实施方式:
实施实例一:P型-石墨烯沟道的GaN基HEMT
(1)制备GaN外延层
MOCVD法用III族元素的有机化合物和V族元素的氢化物作为原材料,通过氢气或氮气等载运气体带入反应室在高温加热的衬底上外延成化合物单晶薄膜。GaN材料的生长是在高温下,通过TMGa分解出的Ga与NH3的裂解的N原子发生化学反应,实现的GaN薄层外延生长.生长GaN需要精确控制生长温度和NH3流量及分压,TMGa流量等参数。人们通常采用的方法有常规MOCVD(包括APMOCVD、LPMOCVD)、等离子体增强MOCVD(PE-MOCVD)和电子回旋共振辅助MBE。Sapphire衬底清洗:(H2SO4:H3PO4=3:1)中刻蚀约20min,去离子水冲洗,N2气吹干;衬底预热:800℃,暴漏在氨流中5-15min完成氨化;缓冲层AlN沉积:衬底温度800℃,氮源氨气的流量16SCCM;生长2um厚的i-GaN:衬底温度降到1060℃,氨气流量35SCCM(5*E16cm-3)。外延生长P型GaN层,通过TMMg实现P型Mg掺杂,而后氮气氛围中高温退火实现P型化。
(2)制备双层或三层石墨烯
制备双层或三层石墨烯的方法包括:机械剥离(mechanical exfoliation),CVD生长再转移,在SiC上外延生长,将氧化石墨还原,用多层石墨减薄等。可以直接在衬底上制作石墨烯也可以在其他地方(溶液,金属表面等)合成石墨烯再转移到衬底上。衬底上的石墨烯可以为悬空态,也可以贴着衬底。衬底材料可以为硅,二氧化硅,石英,玻璃等刚性材料以及PMMA等柔性材料。
(3)淀积金属锌和氧化获得ZnO
溅射法是研究比较多、工艺比较成熟的制备工艺,适用于各种压电、气敏和透明导体用优质ZnO薄膜的制备。用溅射法制备薄膜时需要在真空系统中使少量惰性气体(如氩气)放电产生离子(时),生成的惰性气体离子经偏压加速后轰击靶材(阴极),使靶材原子溅射出来并转移到衬底形成薄膜。用的Zn靶,溅射5~10nm的Zn,而后在氧气氩气混合气氛中干氧化金属Zn,获得ZnO薄膜.
(4)在石墨烯上制备欧姆电极
对双石墨烯图形化的方式包括:光刻,溅射,剥离,退火等工艺步骤。利用版图光刻出需要刻蚀掉的区域,使用RIE设备,通入BCl3刻蚀隔离区。本实施例用电子束曝光的方式使石墨烯图形化:将器件部分用PMMA保护起来,而将要刻蚀掉的部分曝光去胶后露出,然后用氧等离子体轰击,用反应离子刻蚀(ICP)刻蚀石墨烯,最终将石墨烯形成为如图3所示的形状。制造源漏电极,光刻欧姆接触窗口,利用电子束蒸发形成多层电极结构Ti/Al/Ti/Au(20/120/40/20nm),剥离工艺形成源漏接触,RTA 900℃,30Sec氩气保护下退火形成良好的欧姆接触。然后
(5)肖特基电极制备
用光刻曝光的方式定义栅金属电极,通过电子束蒸发金属和剥离的过程形成栅电极。制造栅电极(利用光刻版图B)利用电子束蒸发形成多层电极结构(Ni/Au(30/70nm),剥离工艺形成栅电极的接触,金属电极通过接触掺杂的方式将宽的金属性的石墨烯掺杂为P型。关于金属电极对应的掺杂有文献报导Huard,B.and N.Stander,et al.(2008)."Evidence of the role of contacts on the observed electron-hole asymmetry ingraphene."Physical Review B 78(12):121402)输出的电极和接地的电极也用同种方式同种金属制作。最后再次利用光刻,电子束蒸发和剥离工艺形成(Ni/Al 30/70nm)肖特基势垒金属,形成栅长1um,栅宽50um
(6)以金属电极作为电学引出即可以做电学测试。
实施实例二:N型-石墨烯沟道的GaN基HEMT
(1)制备GaN外延层
MOCVD法用III族元素的有机化合物和V族元素的氢化物作为原材料,通过氢气或氮气等载运气体带入反应室在高温加热的衬底上外延成化合物单晶薄膜。GaN材料的生长是在高温下,通过TMGa分解出的Ga与NH3的裂解的N原子发生化学反应,实现的GaN薄层外延生长.生长GaN需要精确控制生长温度和NH3流量及分压,TMGa流量等参数。人们通常采用的方法有常规MOCVD(包括APMOCVD、LPMOCVD)、等离子体增强MOCVD(PE-MOCVD)和电子回旋共振辅助MBE。Sapphire衬底清洗:(H2SO4:H3PO4=3:1)中刻蚀约20min,去离子水冲洗,N2气吹干;衬底预热:800℃,暴漏在氨流中5-15min完成氨化;缓冲层AlN沉积:衬底温度800℃,氮源氨气的流量16SCCM;生长2um厚的i-GaN:衬底温度降到1060℃,氨气流量35SCCM(5*E16cm-3)。外延生长N型GaN层,通过SiH4实现N型Si掺杂。
(2)制备双层或三层石墨烯
制备双层或三层石墨烯的方法包括:机械剥离(mechanical exfoliation),CVD生长再转移,在SiC上外延生长,将氧化石墨还原,用多层石墨减薄等。可以直接在衬底上制作石墨烯也可以在其他地方(溶液,金属表面等)合成石墨烯再转移到衬底上。衬底上的石墨烯可以为悬空态,也可以贴着衬底。衬底材料可以为硅,二氧化硅,石英,玻璃等刚性材料以及PMMA等柔性材料。
(3)淀积金属锌和氧化获得ZnO
溅射法制备透明导体用优质ZnO薄膜。用溅射法制备薄膜时需要在真空系统中使少量惰性气体(如氩气)放电产生离子(时),生成的惰性气体离子经偏压加速后轰击靶材(阴极),用的ZnO靶溅射出来并转移到衬底形成薄膜。
(4)在石墨烯上制备欧姆电极
对双石墨烯图形化的方式包括:光刻,溅射,剥离,退火等工艺步骤。利用版图(6.A),光刻出需要刻蚀掉的区域,使用RIE设备,通入BCl3刻蚀隔离区。本实施例用电子束曝光的方式使石墨烯图形化:将器件部分用PMMA保护起来,而将要刻蚀掉的部分曝光去胶后露出,然后用氧等离子体轰击,用反应离子刻蚀(ICP)刻蚀石墨烯,最终将石墨烯形成为如图3所示的形状。制造源漏电极,光刻欧姆接触窗口,利用电子束蒸发形成多层电极结构Ti/Al/Ti/Au(20/120/40/20nm),剥离工艺形成源漏接触,RTA 900℃,30Sec氩气保护下退火形成良好的欧姆接触。然后
(5)肖特基电极制备
用电子束曝光的方式定义栅金属电极,通过电子束蒸发金属和剥离的过程形成栅电极。制造栅电极(利用光刻版图B)利用电子束蒸发形成多层电极结构(Ni/Au(30/70nm),剥离工艺形成栅电极的接触,金属电极通过接触掺杂的方式将宽的金属性的石墨烯掺杂为P型。最后再次利用光刻,电子束蒸发和剥离工艺形成(Ni/Al 30/70nm)肖特基势垒金属,形成栅长1um,栅宽50um
(6)以金属电极作为电学引出即可以做电学测试。
实施实例三:AlN基P型-石墨烯沟道的HEMT
(1)制备AlN外延层
MOCVD法用III族元素的有机化合物和V族元素的氢化物作为原材料,通过氢气或氮气等载运气体带入反应室在高温加热的衬底上外延成化合物单晶薄膜。GaN材料的生长是在高温下,通过TMGa分解出的Ga与NH3的裂解的N原子发生化学反应,实现的GaN薄层外延生长.生长GaN需要精确控制生长温度和NH3流量及分压,TMGa流量等参数。人们通常采用的方法有常规MOCVD(包括APMOCVD、LPMOCVD)、等离子体增强MOCVD(PE-MOCVD)和电子回旋共振辅助MBE。Sapphire衬底清洗:(H2SO4:H3PO4=3:1)中刻蚀约20min,去离子水冲洗,N2气吹干;衬底预热:800℃,暴漏在氨流中5-15min完成氨化;缓冲层AlN沉积:衬底温度800℃,氮源氨气的流量16SCCM。而后在1100℃下外延生长AlN厚层。
(2)制备双层或三层石墨烯
制备双层或三层石墨烯的方法包括:机械剥离(mechanical exfoliation),CVD生长再转移,在SiC上外延生长,将氧化石墨还原,用多层石墨减薄等。可以直接在衬底上制作石墨烯也可以在其他地方(溶液,金属表面等)合成石墨烯再转移到衬底上。衬底上的石墨烯可以为悬空态,也可以贴着衬底。衬底材料可以为硅,二氧化硅,石英,玻璃等刚性材料以及PMMA等柔性材料。
(3)淀积金属锌和氧化获得ZnO
溅射法是研究比较多、工艺比较成熟的制备工艺,适用于各种压电、气敏和透明导体用优质ZnO薄膜的制备。用溅射法制备薄膜时需要在真空系统中使少量惰性气体(如氩气)放电产生离子(时),生成的惰性气体离子经偏压加速后轰击靶材(阴极),使靶材原子溅射出来并转移到衬底形成薄膜。用的Zn靶,溅射5~10nm的Zn,而后在氧气氩气混合气氛中干氧化金属Zn,获得ZnO薄膜.
(4)在石墨烯上制备欧姆电极
对双石墨烯图形化的方式包括:光刻,溅射,剥离,退火等工艺步骤。利用版图(6.A),光刻出需要刻蚀掉的区域,使用RIE设备,通入BCl3刻蚀隔离区。本实施例用电子束曝光的方式使石墨烯图形化:将器件部分用PMMA保护起来,而将要刻蚀掉的部分曝光去胶后露出,然后用氧等离子体轰击,用反应离子刻蚀(ICP)刻蚀石墨烯,最终将石墨烯形成为如图3所示的形状。制造源漏电极,光刻欧姆接触窗口,利用电子束蒸发形成多层电极结构Ti/Al/Ti/Au(20/120/40/20nm),剥离工艺形成源漏接触,RTA 900℃,30Sec氩气保护下退火形成良好的欧姆接触。然后
(5)肖特基电极制备
用光刻曝光的方式定义栅金属电极,通过电子束蒸发金属和剥离的过程形成栅电极。制造栅电极(利用光刻版图B)利用电子束蒸发形成多层电极结构(Ni/Au(30/70nm),剥离工艺形成栅电极的接触,金属电极通过接触掺杂的方式将宽的金属性的石墨烯掺杂为P型。关于金属电极对应的掺杂有文献报导Huard,B.and N.Stander,et al.(2008)."Evidence of the role of contacts on the observed electron-hole asymmetry ingraphene."Physical Review B 78(12):121402)输出的电极和接地的电极也用同种方式同种金属制作。最后再次利用光刻,电子束蒸发和剥离工艺形成(Ni/Al 30/70nm)肖特基势垒金属,形成栅长1um,栅宽50um
(6)以金属电极作为电学引出即可以做电学测试。
实施实例四:N型-石墨烯沟道的SiC基HEMT
(1)制备6H-SiC外延片
在Sapphire或者Si衬底上,MOCVD法用C3H8和SiH4为原材料,通过氢气或氮气等载运气体带入反应室在高温加热的衬底上外延成6H-SiC化合物薄膜。当碳化温度为1360℃,生长温度为1300℃时得到的是β-SiC单晶薄膜,而当碳化温度较低并且C3H8流量较大时,得到的则是6H-SiC外延层,第一步碳化:将单晶Si衬底在H2气氛中经射频加热至1250℃,用H2携带5%HCl处理10min以清洁Si表面,然后降温至室温;第二步外延:通入C3H8(H2中含量为5%)并将衬底在2min内快速升温至1300℃进行衬底表面碳化,接着通入SiH4(H2中含量为5%)进行6H-SiC薄膜生长。
(2)制备双层石墨烯
制备双层石墨烯的方法包括:机械剥离(mechanical exfoliation),CVD生长再转移,在SiC上外延生长,将氧化石墨还原,用多层石墨减薄等。可以直接在衬底上制作石墨烯也可以在其他地方(溶液,金属表面等)合成石墨烯再转移到衬底上。衬底上的石墨烯可以为悬空态,也可以贴着衬底。衬底材料可以为硅,二氧化硅,石英,玻璃等刚性材料以及PMMA等柔性材料。
(3)淀积金属锌和氧化获得ZnO
溅射法制备透明导体用优质ZnO薄膜。用溅射法制备薄膜时需要在真空系统中使少量惰性气体(如氩气)放电产生离子(时),生成的惰性气体离子经偏压加速后轰击靶材(阴极),用的ZnO靶溅射出来并转移到衬底形成薄膜。
(4)在石墨烯上制备欧姆电极
对双层石墨烯图形化的方式包括:光刻,溅射,剥离,退火等工艺步骤。利用版图(6.A),光刻出需要刻蚀掉的区域,使用RIE设备,通入BCl3刻蚀隔离区。本实施例用电子束曝光的方式使石墨烯图形化:将器件部分用PMMA保护起来,而将要刻蚀掉的部分曝光去胶后露出,然后用氧等离子体轰击,用反应离子刻蚀(ICP)刻蚀石墨烯,最终将石墨烯形成为如图3所示的形状。制造源漏电极,光刻欧姆接触窗口,利用电子束蒸发形成多层电极结构Ti/Al/Ti/Au(20/120/40/20nm),剥离工艺形成源漏接触,RTA 900℃,30Sec氩气保护下退火形成良好的欧姆接触。然后
(5)肖特基电极制备
用电子束曝光的方式定义栅金属电极,通过电子束蒸发金属和剥离的过程形成栅电极。制造栅电极(利用光刻版图B)利用电子束蒸发形成多层电极结构(Ni/Au(30/70nm),剥离工艺形成栅电极的接触,金属电极通过接触掺杂的方式将宽的金属性的石墨烯掺杂为P型。最后再次利用光刻,电子束蒸发和剥离工艺形成(Ni/Al 30/70nm)肖特基势垒金属,形成栅长1um,栅宽50um
(6)以金属电极作为电学引出即可以做电学测试。
实施实例五:N型-石墨烯沟道的Sapphire基HEMT
(1)在Sapphire上外延生长石墨烯薄层
浓硫酸煮沸蓝宝石基片,而后用去离子水反复清洗干净蓝宝石基片。依次用酒精和丙酮清洗蓝宝石基片。再用去离子水清洗基片,而后烘干待用。制备三层石墨烯的方法包括:机械剥离(mechanical exfoliation),CVD生长再转移,在SiC上外延生长,将氧化石墨还原,用多层石墨减薄等。可以直接在衬底上制作石墨烯也可以在其他地方(溶液,金属表面等)合成石墨烯再转移到衬底上。衬底上的石墨烯可以为悬空态,也可以贴着衬底。
(2)淀积金属锌和氧化获得ZnO
溅射法制备透明导体用优质ZnO薄膜。用溅射法制备薄膜时需要在真空系统中使少量惰性气体(如氩气)放电产生离子(时),生成的惰性气体离子经偏压加速后轰击靶材(阴极),用的ZnO靶溅射出来并转移到衬底形成薄膜。
(3)在石墨烯上制备欧姆电极
对双石墨烯图形化的方式包括:光刻,溅射,剥离,退火等工艺步骤。利用版图(6.A),光刻出需要刻蚀掉的区域,使用RIE设备,通入BCl3刻蚀隔离区。本实施例用电子束曝光的方式使石墨烯图形化:将器件部分用PMMA保护起来,而将要刻蚀掉的部分曝光去胶后露出,然后用氧等离子体轰击,用反应离子刻蚀(ICP)刻蚀石墨烯,最终将石墨烯形成为如图3所示的形状。制造源漏电极,光刻欧姆接触窗口,利用电子束蒸发形成多层电极结构Ti/Al/Ti/Au(20/120/40/20nm),剥离工艺形成源漏接触,RTA 900℃,30Sec氩气保护下退火形成良好的欧姆接触。然后
(4)肖特基电极制备
用电子束曝光的方式定义栅金属电极,通过电子束蒸发金属和剥离的过程形成栅电极。制造栅电极(利用光刻版图B)利用电子束蒸发形成多层电极结构(Ni/Au(30/70nm),剥离工艺形成栅电极的接触,金属电极通过接触掺杂的方式将宽的金属性的石墨烯掺杂为P型。最后再次利用光刻,电子束蒸发和剥离工艺形成(Ni/Al 30/70nm)肖特基势垒金属形成栅长1um,栅宽50um
(5)以金属电极作为电学引出即可以做电学测试。
实施实例六:N型-石墨烯沟道的Si基HEMT
(1)在Si片上外延生长石墨烯薄层
依次用酒精和丙酮清洗Si基片。再用去离子水清洗Si基片,而后烘干待用。制备双层或三层石墨烯的方法包括:机械剥离(mechanical exfoliation),CVD生长再转移,在SiC上外延生长,将氧化石墨还原,用多层石墨减薄等。可以直接在衬底上制作石墨烯也可以在其他地方(溶液,金属表面等)合成石墨烯再转移到衬底上。衬底上的石墨烯可以为悬空态,也可以贴着衬底。
(2)淀积金属锌和氧化获得ZnO
溅射法制备透明导体用优质ZnO薄膜。用溅射法制备薄膜时需要在真空系统中使少量惰性气体(如氩气)放电产生离子(时),生成的惰性气体离子经偏压加速后轰击靶材(阴极),用的ZnO靶溅射出来并转移到衬底形成薄膜。
(3)在石墨烯上制备欧姆电极
对双石墨烯图形化的方式包括:光刻,溅射,剥离,退火等工艺步骤。利用版图(6.A),光刻出需要刻蚀掉的区域,使用RIE设备,通入BCl3刻蚀隔离区。本实施例用电子束曝光的方式使石墨烯图形化:将器件部分用PMMA保护起来,而将要刻蚀掉的部分曝光去胶后露出,然后用氧等离子体轰击,用反应离子刻蚀(ICP)刻蚀石墨烯,最终将石墨烯形成为如图3所示的形状。制造源漏电极,光刻欧姆接触窗口,利用电子束蒸发形成多层电极结构Ti/Al/Ti/Au(20/120/40/20nm),剥离工艺形成源漏接触,RTA 900℃,30Sec氩气保护下退火形成良好的欧姆接触。然后
(4)肖特基电极制备
用电子束曝光的方式定义栅金属电极,通过电子束蒸发金属和剥离的过程形成栅电极。制造栅电极(利用光刻版图B)利用电子束蒸发形成多层电极结构(Ni/Au(30/70nm),剥离工艺形成栅电极的接触,金属电极通过接触掺杂的方式将宽的金属性的石墨烯掺杂为P型。最后再次利用光刻,电子束蒸发和剥离工艺形成(Ni/Al 30/70nm)肖特基势垒金属形成栅长1um,栅宽50um
(5)以金属电极作为电学引出即可以做电学测试。
实施实例七:In2O3/石墨烯沟道/GaN基P型-石墨烯沟道的HEMT
(1)制备GaN外延层
MOCVD法用III族元素的有机化合物和V族元素的氢化物作为原材料,通过氢气或氮气等载运气体带入反应室在高温加热的衬底上外延成化合物单晶薄膜。GaN材料的生长是在高温下,通过TMGa分解出的Ga与NH3的裂解的N原子发生化学反应,实现的GaN薄层外延生长.生长GaN需要精确控制生长温度和NH3流量及分压,TMGa流量等参数。人们通常采用的方法有常规MOCVD(包括APMOCVD、LPMOCVD)、等离子体增强MOCVD(PE-MOCVD)和电子回旋共振辅助MBE。Sapphire衬底清洗:(H2SO4:H3PO4=3:1)中刻蚀约20min,去离子水冲洗,N2气吹干;衬底预热:800℃,暴漏在氨流中5-15min完成氨化;缓冲层AlN沉积:衬底温度800℃,氮源氨气的流量16SCCM;生长2um厚的i-GaN:衬底温度降到1060℃,氨气流量35SCCM(5*E16cm-3)。
(2)制备双层石墨烯
制备双层石墨烯的方法包括:机械剥离(mechanical exfoliation),CVD生长再转移,在SiC上外延生长,将氧化石墨还原,用多层石墨减薄等。可以直接在衬底上制作石墨烯也可以在其他地方(溶液,金属表面等)合成石墨烯再转移到衬底上。衬底上的石墨烯可以为悬空态,也可以贴着衬底。衬底材料可以为硅,二氧化硅,石英,玻璃等刚性材料以及PMMA等柔性材料。
(3)淀积金属In和氧化获得In2O3半导体薄膜
金属铟是非常活跃的金属材料。用溅射法制备薄膜时需要在真空系统中使少量惰性气体(如氩气)放电产生离子(时),生成的惰性气体离子经偏压加速后轰击In金属靶材(阴极),使靶材原子溅射出来并转移到衬底形成In薄层。用的In靶,溅射5~10nm的In,而后在氧气氩气混合气氛中干氧化金属In,获得In2O3薄膜.
(4)在石墨烯上制备欧姆电极
对双石墨烯图形化的方式包括:光刻,溅射,剥离,退火等工艺步骤。利用版图(6.A),光刻出需要刻蚀掉的区域,使用RIE设备,通入BCl3刻蚀隔离区。本实施例用电子束曝光的方式使石墨烯图形化:将器件部分用PMMA保护起来,而将要刻蚀掉的部分曝光去胶后露出,然后用氧等离子体轰击,用反应离子刻蚀(ICP)刻蚀石墨烯,最终将石墨烯形成为如图3所示的形状。制造源漏电极,光刻欧姆接触窗口,利用电子束蒸发形成多层电极结构Ti/Al/Ti/Au(20/120/40/20nm),剥离工艺形成源漏接触,RTA 900℃,30Sec氩气保护下退火形成良好的欧姆接触。然后
(5)肖特基电极制备
用光刻曝光的方式定义栅金属电极,通过电子束蒸发金属和剥离的过程形成栅电极。制造栅电极(利用光刻版图B)利用电子束蒸发形成多层电极结构(Ni/Au(30/70nm),剥离工艺形成栅电极的接触,金属电极通过接触掺杂的方式将宽的金属性的石墨烯掺杂为P型。关于金属电极对应的掺杂有文献报导Huard,B.and N.Stander,et al.(2008)."Evidence of the role of contacts on the observed electron-hole asymmetry ingraphene."Physical Review B 78(12):121402)输出的电极和接地的电极也用同种方式同种金属制作。最后再次利用光刻,电子束蒸发和剥离工艺形成(Ni/Al 30/70nm)肖特基势垒金属,形成栅长1um,栅宽50um
(6)以金属电极作为电学引出即可以做电学测试。

Claims (6)

1.一种高迁移率晶体管,其特征在于,包括宽禁带半导体或耐高温的晶体基体,在上述宽禁带半导体或耐高温的晶体基体上设有双层或三层石墨烯作为沟道,在沟道上淀积金属锌或铟并氧化形成氧化锌或氧化铟半导体薄膜,在上述氧化锌或氧化铟半导体薄膜上制备肖特基电极,在双层或三层石墨烯层上制作欧姆电极。
2.如权利要求1所述的高迁移率晶体管,其特征在于,所述宽禁带半导体为GaN或AlN。
3.如权利要求1所述的高迁移率晶体管,其特征在于,所述氧化锌或氧化铟半导体薄膜为4至10nm。
4.如权利要求1所述的高迁移率晶体管,其特征在于,所述欧姆电极为Ti/Al/Ni/Au金属。
5.如权利要求1所述的高迁移率晶体管,其特征在于,所述肖特基电极为Ni/Au或Pt/Au、Pd/Au、W/Au金属。
6.权利要求1所述的高迁移率晶体管的制备方法,其步骤包括:
1)利用MOCVD在蓝宝石或者碳化硅或者Si(111)衬底外延生长宽禁带半导体或耐高温的晶体基体;
2)制备双层或三层石墨烯薄膜,并将上述石墨烯薄膜转移到宽禁带半导体或耐高温的晶体基体上;
3)淀积一层金属锌或铟薄层,在纯氧氛围中低温氧化获得氧化锌或氧化铟半导体薄膜;
4)在上述双层或三层石墨烯上制作欧姆电极,以及上述氧化锌或氧化铟半导体薄膜上制作肖特基电极,并低温退火。
CN201611100963.4A 2016-12-05 2016-12-05 一种高迁移率晶体管及其制备方法 Expired - Fee Related CN106783997B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611100963.4A CN106783997B (zh) 2016-12-05 2016-12-05 一种高迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611100963.4A CN106783997B (zh) 2016-12-05 2016-12-05 一种高迁移率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106783997A CN106783997A (zh) 2017-05-31
CN106783997B true CN106783997B (zh) 2019-07-19

Family

ID=58884002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611100963.4A Expired - Fee Related CN106783997B (zh) 2016-12-05 2016-12-05 一种高迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106783997B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429026B (zh) * 2019-08-15 2022-05-06 西安电子科技大学 一种打开石墨烯带隙的方法
CN112259604B (zh) * 2020-10-16 2023-05-02 南京南智先进光电集成技术研究院有限公司 一种氮化镓复合基板、氮化镓器件及其制备方法
CN112713183B (zh) * 2020-12-28 2022-06-10 光华临港工程应用技术研发(上海)有限公司 气体传感器的制备方法及气体传感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710588A (zh) * 2009-12-08 2010-05-19 北京大学 一种碳基场效应晶体管的顶栅介质及其制备方法
CN105452162A (zh) * 2013-07-30 2016-03-30 美光科技公司 半导电石墨烯结构、形成此类结构的方法及包含此类结构的半导体装置
CN105845722A (zh) * 2015-01-13 2016-08-10 苏州复纳电子科技有限公司 高迁移率氧化锌纳米棒薄膜晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154347B1 (ko) * 2009-08-24 2012-06-13 한양대학교 산학협력단 그래핀 박막과 나노 입자를 이용한 광검출기 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710588A (zh) * 2009-12-08 2010-05-19 北京大学 一种碳基场效应晶体管的顶栅介质及其制备方法
CN105452162A (zh) * 2013-07-30 2016-03-30 美光科技公司 半导电石墨烯结构、形成此类结构的方法及包含此类结构的半导体装置
CN105845722A (zh) * 2015-01-13 2016-08-10 苏州复纳电子科技有限公司 高迁移率氧化锌纳米棒薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
CN106783997A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
TWI464876B (zh) 用於以氮為主之電晶體的帽蓋層和或鈍化層,電晶體結構與其製造方法
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
KR101031798B1 (ko) 3차원 질화물 공명 터널링 반도체 소자 및 그 제조방법
JPH06177400A (ja) 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法
CN107680998A (zh) 一种GaN基p型栅HFET器件及其制备方法
CN112736131B (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
CN106783997B (zh) 一种高迁移率晶体管及其制备方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN110660850A (zh) 高电子移动率晶体管及其制造方法
CN106876443A (zh) 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
JP4908856B2 (ja) 半導体装置とその製造法
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
CN109659362A (zh) 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
US10388751B2 (en) Semiconductor device and method for forming n-type conductive channel in diamond using heterojunction
JP5596653B2 (ja) 電界効果トランジスタおよびその製造方法
CN117080183A (zh) 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用
WO2014089813A1 (zh) 一种晶体管及其制造方法
US10804104B2 (en) Semiconductor device and method for forming p-type conductive channel in diamond using abrupt heterojunction
CN116153933A (zh) 一种GaN基CMOS器件及其制备方法
CN109585544A (zh) 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法
CN109659363A (zh) 一种氮化镓hemt结构低欧姆接触结构的制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN103474457A (zh) 异质结双极型晶体管及其制作方法
CN114497185B (zh) 一种碳掺杂绝缘层的制备方法、hemt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190719

Termination date: 20211205