CN112259604B - 一种氮化镓复合基板、氮化镓器件及其制备方法 - Google Patents

一种氮化镓复合基板、氮化镓器件及其制备方法 Download PDF

Info

Publication number
CN112259604B
CN112259604B CN202011109160.1A CN202011109160A CN112259604B CN 112259604 B CN112259604 B CN 112259604B CN 202011109160 A CN202011109160 A CN 202011109160A CN 112259604 B CN112259604 B CN 112259604B
Authority
CN
China
Prior art keywords
gallium nitride
layer
composite substrate
graphene
synergistic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011109160.1A
Other languages
English (en)
Other versions
CN112259604A (zh
Inventor
尹志军
崔国新
冯会会
许志城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Nanzhi Institute Of Advanced Optoelectronic Integration
Original Assignee
Nanjing Nanzhi Institute Of Advanced Optoelectronic Integration
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Nanzhi Institute Of Advanced Optoelectronic Integration filed Critical Nanjing Nanzhi Institute Of Advanced Optoelectronic Integration
Priority to CN202011109160.1A priority Critical patent/CN112259604B/zh
Publication of CN112259604A publication Critical patent/CN112259604A/zh
Application granted granted Critical
Publication of CN112259604B publication Critical patent/CN112259604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种氮化镓复合基板、氮化镓器件及其制备方法,本申请提供的氮化镓复合基板在GaN/AlGaN异质结界面中设置一层增效层,形成所述增效层具有较高的电子迁移率,进一步地,所述氮化镓与所述增效层之间的跃迁能、所述增效层与铝镓氮之间的跃迁能均小于氮化镓与铝镓氮之间的跃迁能,使得由氮化镓至铝镓氮逐级跃迁而生成的二维电子气能够在所述增效层中快速迁移,提高二维电子气迁移率,从而缩短氮化镓器件的响应时间。

Description

一种氮化镓复合基板、氮化镓器件及其制备方法
技术领域
本申请属于具体内容半导体材料领域,特别涉及一种氮化镓复合基板、氮化镓器件及其制备方法。
背景技术
在化合物半导体电子器件中,高电子迁移率晶体管(High Electron MobilityTransistor,HEMT)广泛应用于高频大功率器件中。它依靠第Ⅲ-V族氮化物半导体的自发极化和压电极化效应,在异质结界面形成具有量子效应的二维电子气(Two-DimensionalElectron Gas,2DEG)导电沟道,所述二维电子气具有电子平面传导特性。
目前,基于GaN及相关Ⅲ-Ⅴ族氮化物材料(例如,AlN、InN)的HEMT器件是化合物半导体电子器件的研究热点。与第二代半导体材料GaAs相比,GaN具有宽禁带、临界击穿电场高、高电子迁移率、电子饱和速度高、热导率高、抗辐照能力强等优势,与铝镓氮(AlGaN)形成异质结可以获得高密度的二维电子气,因此GaN HEMT具有优异的高频、耐压、耐高温等特性,广泛应用于射频微波器件以及功率开关器件等领域。
但是,目前GaN HEMT的响应时间仍较长,一般在0.8μs,对于高速器件尚难以满足使用需求。
发明内容
为解决上述问题,本申请提供一种氮化镓复合基板、氮化镓器件及其制备方法,本申请提供的氮化镓复合基板在GaN/AlGaN异质结界面中设置一层增效层,形成所述增效层具有较高的电子迁移率,进一步地,所述氮化镓与所述增效层之间的跃迁能、所述增效层与铝镓氮之间的跃迁能均小于氮化镓与铝镓氮之间的跃迁能,使得由氮化镓至铝镓氮逐级跃迁而生成的二维电子气能够在所述增效层中快速迁移,提高二维电子气迁移率,从而缩短氮化镓器件的响应时间。
本申请的目的在于提供以下几个方面:
第一方面,一种氮化镓复合基板,所述氮化镓复合基板依次包括衬底层1、氮化镓沟道层2、增效层3和铝镓氮势垒层4。
在一种可实现的方式中,所述增效层3的电子迁移率大于10000cm2/(V·s),优选地,大于15000cm2/(V·s),例如250000cm2/(V·s)。
进一步地,所述增效层3与所述氮化镓沟道层2以及铝镓氮势垒层4形成GaN/增效层/AlGaN双异质结结构,其中,GaN/增效层的跃迁能以及增效层/AlGaN的跃迁能均小于GaN/AlGaN的跃迁能。
更进一步地,所述增效层可以为石墨烯层。
更进一步地,所述石墨烯层可以为单层石墨烯,也可以为多层石墨烯,其中,多层石墨烯的层数为2层或者3层。
在一种可实现的方式中,所述氮化镓沟道层2的厚度为1μm~3μm。
进一步地,所述氮化镓沟道层2中原子排布无缺陷。
在一种可实现的方式中,所述铝镓氮势垒层4的厚度为20nm~25nm,优选为22nm~24nm。
进一步地,基于所述铝镓氮势垒层4铝元素和镓元素的总重量,所述铝镓氮势垒层4中铝元素的重量百分含量为25%~35%,优选为28%~32%,例如,30%。
在一种可实现的方式中,所述衬底层1与所述氮化镓沟道层2之间还可以设置有氮化镓缓冲层8。
进一步地,所述氮化镓缓冲层8的厚度可以为1μm~3μm。
更进一步地,所述氮化镓缓冲层8的原子排布上有缺陷。
在一种可实现的方式中,在所述衬底层与所述氮化镓缓冲层8之间还可以设置有氮化镓成核层9。
进一步地,所述氮化镓成核层9的厚度为1μm~50μm,优选为5μm~40μm。
更进一步地,所述氮化镓成核层9的原子排布具有缺陷,并且,缺陷密度大于所述氮化镓缓冲层8的原子排布缺陷密度。
在一种可实现的方式中,所述衬底层1可以为SiC、GaN、蓝宝石等可用于衬底的材料。
进一步地,所述衬底层1的厚度可以为430μm~450μm,具体的厚度可以根据使用需求而具体选取。
第二方面,本申请提供一种氮化镓器件,所述氮化镓器件由第一方面所述氮化镓基板制备。
在一种可实现的方式中,所述氮化镓器件包括第一方面所述氮化镓复合基板,设置于所述氮化镓复合基板上的源极5、栅极6和漏极7。
第三方面,本申请提供一种制备第一方面所述氮化镓复合基板的方法,所述方法包括:
在衬底上制备氮化镓沟道层2;
在所述氮化镓沟道层2上制备增效层3;
在所述增效层3上制备铝镓氮势垒层4。
在一种可实现的方式中,在衬底上制备氮化镓沟道层2的方法可以为现有技术中任意一种可在衬底层1上制备氮化镓沟道层2的方法。
可选地,本申请可以利用金属-有机化学气相沉积(Metal-organic ChemicalVapor Deposition,MOCVD)方法在所述衬底层1上逐层制备氮化镓成核层9、氮化镓缓冲层8和氮化镓沟道层2。
具体地,利用低温MOCVD法制备氮化镓成核层9,再利用金属MOCVD法在氮化镓成核层9上制备氮化镓缓冲层8,继续利用金属MOCVD法的氮化镓缓冲层8上制备氮化镓沟道层2。
进一步地,利用低温MOCVD法制备氮化镓成核层9的参数包括:温度为500~650℃。
更进一步地,利用金属MOCVD法在氮化镓成核层9上制备氮化镓缓冲层8的方法可用现有技术中任意一种制备缓冲层的方法,具体方法可根据需要而具体设定。
更进一步地,利用金属MOCVD法的氮化镓缓冲层8上制备氮化镓沟道层2的方法可用现有技术中任意一种制备沟道层的方法,具体方法可根据需要而具体设定。
在一种可实现的方式中,所述在所述氮化镓沟道层2上制备增效层3的方法可根据增效层3的材料选择适当的制备方法。
例如,所述增效层3为石墨烯,则可以采用PECVD的方法在所述氮化镓沟道层2表面沉积制备石墨烯层。
具体地,制备石墨烯层参数包括生长温度为400℃~500℃,压强在10Pa~200Pa范围内,沉积速率为5~20层/小时。
在一种可实现的方式中,所述在所述增效层3上制备铝镓氮势垒层4可以根据所述增效层3的材料而选择适当的制备方法。
例如,所述增效层3为石墨烯,则可以采用MOCVD的方法在所述石墨烯层上制备铝镓氮势垒层4。
第四方面,本申请还提供一种制备第二方面所述氮化镓器件的方法,所述方法包括:
预处理氮化镓复合基板;
在预处理后的氮化镓复合基板上制备源极5、栅极6和漏极7。
在一种可实现的方式中,所述预处理氮化镓复合基板可采用现有技术中任意一种对氮化镓基板进行预处理的方法,例如,首先使用有机溶剂清洗,再使用去离子水清洗后干燥,具体地,可以首先使用丙酮超声清洗5min,再用异丙醇超声清洗5min,最后用去离子水冲洗后,N2吹干。
在一种可实现的方式中,在预处理后的氮化镓复合基板上制备源极5、栅极6和漏极7可以采用现有技术中任意一种在氮化镓复合基板上制备源极5、栅极6和漏极7的方法。
在一种可实现的方式中,在预处理后的氮化镓复合基板上制备源极5、栅极6和漏极7可以包括:
制备源极5与漏极7;
制备PN结沟道;制备栅极6。
可选地,所述制备源极5与漏极7可以包括:
在所述氮化镓复合基板的铝镓氮表面进行光刻;
再对所述铝镓氮表面依次蒸镀多层金属电极;
洗去光刻胶;
对所蒸镀的多层金属进行快速退火处理。
在本实例中,所述PN结沟道即形成二维电子气的物理层。
可选在,所述制备PN结沟道包括:
在制备有源极5与漏极7的铝镓氮表面进行光刻;
继续采用反应离子刻蚀(Reactive Ion Etching,RIE)技术进行刻蚀。
进一步地,所述PN结沟道的深度为90nm~110nm,优选为100nm。
在本实例中,所述PN结沟道的宽度可以为90~110nm,优选为100nm,深度可以为20~30nm,优选为25nm。
可选地,制备栅极6可以包括:
在制备有PN结沟道的铝镓氮表面进行光刻;
在光刻后的铝镓氮表面蒸镀多层金属薄膜;
洗去光刻胶。
在一种可实现的方式中,在制备源极5、栅极6和漏极7完成后,所述方法还可以包括:
对所述铝镓氮表面进行钝化处理;
使电极互联。
与现有技术相比,本申请提供的氮化镓复合基板在GaN/AlGaN界面中间嵌插入增效层,特别地,本申请选择石墨烯作为增效层,使得在GaN/AlGaN界面中形成二维电子气通过所述石墨烯层传导,从而提高所述二维电子气在二维平面内的迁移率,改善GaN/AlGaN异质界面的势垒,进而增强由所述氮化镓复合基板所制氮化镓器件的栅控能力,并且,该氮化镓器件的散热能力显著增强。
附图说明
图1示出本申请提供的氮化镓复合基板的剖面结构示意图;
图2示出石墨烯的结构示意图;
图3示出本申请提供一种氮化镓器件的剖面结构示意图。
附图标记说明
1-衬底层,2-氮化镓沟道层,3-增效层,4-铝镓氮势垒层,5-源极,6-栅极,7-漏极,8-氮化镓缓冲层,9-氮化镓成核层。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致方法的例子。
下面通过具体的实施例对本申请提供的氮化镓复合基板、由氮化镓复合基板制得的氮化镓器件及其制备方法进行详细阐述。
本申请提供的方案为在衬底上生长GaN成核层,再继续生长GaN缓冲层,再在所述GaN缓冲层表面生长高迁移率的GaN沟道层,再在所述GaN沟道层上制备石墨烯层,再在石墨烯表面生长AlGaN势垒层,从而形成具有GaN/石墨烯/AlGaN双异质结结构的氮化镓复合基板。
图1示出本申请提供的氮化镓复合基板的剖面结构示意图,如图1所示,所示氮化镓复合基板依次包括衬底层1、氮化镓沟道层2、增效层3和铝镓氮势垒层4。
在本实例中,所述增效层(3)的电子迁移率大于10000cm2/(V·s),优选地,大于15000cm2/(V·s),例如250000cm2/(V·s),使得在氮化镓沟道层2与所述铝镓氮势垒层4之间生成的二维电子气能够透过所述增效层进行迁移,从而增加二维电子气的电子迁移速率。
进一步地,所述增效层3与所述氮化镓沟道层2以及铝镓氮势垒层4形成GaN/增效层/AlGaN双异质结结构,其中,GaN/增效层的跃迁能以及增效层/AlGaN的跃迁能均小于GaN/AlGaN的跃迁能,使电子跃迁由一步跃迁分解成两步跃迁,并且,每步电子跃迁所需要的能量均小于一步跃迁所需要的能量,从而减小电子跃迁的谱带宽度,进而减小生成二维电子气所需要的能量。
特别是单层石墨烯、双层石墨烯以及三层石墨烯能够满足前述增效层的性能,并且,在所述氮化镓表面能够方便地制备出石墨烯层,因此,本申请特别优选使用石墨烯层作为所述增效层。
图2示出石墨烯的结构示意图,如图2所示,石墨烯内部碳原子的排列方式与石墨单原子层一样以sp2杂化轨道成键,并有如下的特点:碳原子有4个价电子,其中3个电子生成sp2键,即每个碳原子都贡献一个位于pz轨道上的未成键电子,近邻原子的pz轨道与平面成垂直方向可形成π键,新形成的π键呈半填满状态。研究证实,石墨烯中碳原子的配位数为3,每两个相邻碳原子间的键长为1.42×10-10米,键与键之间的夹角为120°,除σ键与其他碳原子链接成六角环的蜂窝式层状结构外,每个碳原子的垂直于层平面的pz轨道可以形成贯穿全层的多原子的大π键与苯环类似,因而具有优良的导电和光学性能。
本申请人认为,由于石墨烯为平面结构,在其平面内存在大π键,导致其具有很高的电子迁移率,具体地,单层石墨烯对白光的透光率约为97.7%,因此,石墨烯被认为能够形成优异的透明异质结结构,试验结果表明,将石墨烯插入GaN/AlGaN异质结结构形成增效层,能够使二维电子气在半导体异质结器件中获得较好的电子迁移率,从而提高氮化镓器件的性能。
进一步地,石墨烯在室温下的载流子迁移率约为15000cm2/(V·s),超过硅材料的10倍余,是已知载流子迁移率最高的化合物锑化铟(InSb)的两倍以上;在某些特定条件下,如在低温条件下,石墨烯的载流子迁移率甚至可高达250000cm2/(V·s)。特别地,石墨烯的电子迁移率受温度变化的影响较小,在50~500K之间的任何温度下,单层石墨烯的电子迁移率都在15000cm2/(V·s)左右。石墨烯中的载流子遵循一种特殊的量子隧道效应,在碰到杂质时不会产生背散射,这是石墨烯局域超强导电性以及很高的载流子迁移率的原因。
此外,石墨烯中电子载体和空穴载流子的半整数量子霍尔效应能够通过电场作用改变化学势而被观察到,并且,在室温条件下,石墨烯就被观察到量子霍尔效应。
进一步地,本申请人还发现,在GaN/AlGaN异质结结构中加入石墨烯层后,二维电子气的电子迁移率主要依靠石墨烯层调控,在此条件下,基于该复合基板所制备器件中的沟道层以及势垒层对电子迁移率及导电性的调控减弱。
基于石墨烯的优异性质,GaN HEMT中载流子传输能够通过石墨烯层进行高速传输,使得二维电子气中各载流子的迁移率大大提高。
目前,GaN/AlGaN异质结HEMT器件中,石墨烯主要用作衬底材料,仅利用石墨烯导热系数小、高散热能力的性能对所述HEMT器件进行散热,目前,衬底上的石墨烯均为转移而得,所述石墨烯高散热能力。
可以理解的是,所述增效层也可以由满足上述条件的其它材料制备而得。
本申请对所述增效层的厚度不做特别限定,以满足前述条件为优选。
在本实例中,所述氮化镓沟道层2的厚度可以为现有技术中任意一种可用于氮化镓复合基板的任意一种氮化镓沟道层,其厚度可根据需要而具体设定,例如,1μm~3μm。
进一步地,所述氮化镓沟道层2中原子排布无缺陷,从而与铝镓氮势垒层4形成二维电子气。
在本实例中,所述铝镓氮势垒层4的厚度可以为根据使用需求而具体设定,例如,可以为20nm~25nm,优选为22nm~24nm。
进一步地,基于所述铝镓氮势垒层4中铝元素和镓元素的总重量,所述铝镓氮势垒层4中铝元素的重量百分含量为25%~35%,优选为28%~32%,例如,30%。
在本实例中,由于目前制备工艺的限制,所述氮化镓沟道层2难以直接制备于衬底上,而需要先在衬底层1上制备在原子排布上具有较多缺陷的氮化镓成核层9,再制备在原子排布上具有较少缺陷的氮化镓缓冲层8,最后制备氮化镓沟道层2。
可以理解的是,如果制备工艺有所突破,则可以将所述氮化镓沟道层2直接制备于衬底上,所述氮化镓复合基板也属于本申请请求保护的范围。
在本实例中,所述氮化镓成核层9的厚度与所述氮化镓缓冲层8的厚度均可以现有技术中任意一种氮化镓复合基板中相应层的厚度,以满足使用需求为优选,例如,所述氮化镓成核层9的厚度可以为1μm~50μm,优选为5μm~40μm,所述氮化镓缓冲层8的厚度可以为1μm~3μm。
在本实例中,所述衬底层1可以由现有技术中任意一种可用于氮化镓复合基板衬底的材料制成,例如,SiC、GaN、蓝宝石等可用于衬底的材料,优选为碳化硅,本申请人发现SiC与GaN的晶格失配小,热导率高,能够获得高质量的GaN晶体薄膜用作氮化镓沟道层。
进一步地,所述衬底层1的厚度可以为430μm~450μm,具体的厚度可以根据使用需求而具体选取。
在本实例中,所述氮化镓复合基板可以根据包括以下步骤1至步骤3的方法制备:
步骤1,在衬底上制备氮化镓沟道层2。
在本实例中,所述衬底与所述氮化镓沟道层如前所述,在此不再赘述。
在本实例中,在衬底上制备氮化镓沟道层2的方法可以为现有技术中任意一种可在衬底层1上制备氮化镓沟道层2的方法。
在本实例中,由于制备工艺水平的限制,本申请可选用低温MOCVD方法在所述衬底层1上逐层制备氮化镓成核层9、氮化镓缓冲层8和氮化镓沟道层2。
可以理解的是,在突破制备工艺限制后,可以在衬底层上直接制备氮化镓沟道层2,所述方案也属于本申请的保护范畴。
具体地,利用低温MOCVD法制备氮化镓成核层9,再利用金属MOCVD法在氮化镓成核层9上制备氮化镓缓冲层8,继续利用金属MOCVD法的氮化镓缓冲层8上制备氮化镓沟道层2。
其中,利用低温MOCVD法制备氮化镓成核层9的参数包括:温度为500~650℃。
更进一步地,利用金属MOCVD法在氮化镓成核层9上制备氮化镓缓冲层8的方法可用现有技术中任意一种制备缓冲层的方法,具体方法可根据需要而具体设定。
更进一步地,利用金属MOCVD法的氮化镓缓冲层8上制备氮化镓沟道层2的方法可用现有技术中任意一种制备沟道层的方法,具体方法可根据需要而具体设定。
步骤2,在所述氮化镓沟道层2上制备增效层3。
在本实例中,所述增效层3如前所述,在此不再赘述。
在本实例以下的表述中,仅在增效层为石墨烯层为例进行说明,如无特别说明,增效层即为石墨烯层,石墨烯层即为本方案中的增效层。
在本实例中,所述在所述氮化镓沟道层2上制备增效层3的方法可根据增效层3的材料选择适当的制备方法。
例如,所述增效层3为石墨烯,则可以采用PECVD的方法在所述氮化镓沟道层2表面沉积制备石墨烯层。
具体地,制备石墨烯层参数包括生长温度为400℃~500℃,压强在10Pa~200Pa范围内,沉积速率为5~20层/小时。
本申请人发现,按照上述工艺参数能够在所述氮化镓沟道层表面制备3层石墨烯、双层石墨烯甚至单层石墨烯,所制备的石墨烯均匀完整,能够用于二维电子气的迁移增效。
步骤3,在所述增效层3上制备铝镓氮势垒层4。
在本实例中,所述铝镓氮势垒层4如前所述,在此不再赘述。
在本实例中,所述在所述增效层3上制备铝镓氮势垒层4可以根据所述增效层3的材料而选择适当的制备方法。例如,所述增效层3为石墨烯,则可以采用MOCVD方法在所述石墨烯层上制备铝镓氮势垒层4。
图3示出本申请提供一种氮化镓器件的剖面结构示意图,如图3所示,所述氮化镓器件基于前述氮化镓基板制备。
请参见图3,所述氮化镓器件包括前述氮化镓复合基板10以及设置于所述氮化镓复合基板上的源极5、栅极6和漏极7,其中,所述源极5为金属欧姆接触,所述漏极7也为金属欧姆接触,所述栅极6为金属肖特基接触。
进一步地,在所述铝镓氮层上还设置有氮化镓帽层。
更进一步地,在所述氮化镓帽层上还设置有钝化层,可选地,所述钝化层为SiO2,所述钝化层的厚度为10nm~60nm。
与现有技术相比,本申请提供的方案能够通过PECVD的方法直接在GaN和AlGaN异质结中间插入一层石墨烯,增强二维电子气的迁移率,加快器件的反应时间,而结构可以直接采用传统的HEMT结构,避免复杂工艺而带来的成本增加及工艺难度增大,使得电子迁移率不仅依靠材料本身及器件结构设计来调控,还通过增效层进行调控。
进一步地,本申请还提供一种制备前述氮化镓器件的方法,所述方法包括以下步骤1’和步骤2’:
步骤1’,预处理氮化镓复合基板。
在本实例中,所述预处理氮化镓复合基板可采用现有技术中任意一种对氮化镓基板进行预处理的方法,例如,首先使用有机溶剂清洗,再使用去离子水清洗后干燥,具体地,可以首先使用丙酮超声清洗5min,再用异丙醇超声清洗5min,最后用去离子水冲洗后,N2吹干。
步骤2’,在预处理后的氮化镓复合基板上制备源极5、栅极6和漏极7。
在本实例中,在预处理后的氮化镓复合基板上制备源极5、栅极6和漏极7可以采用现有技术中任意一种在氮化镓复合基板上制备源极5、栅极6和漏极7的方法。
例如,在预处理后的氮化镓复合基板上制备源极5、栅极6和漏极7可以包括:
制备源极5与漏极7;
制备PN结沟道;
制备栅极6。
可选地,所述制备源极5与漏极7可以包括:
在所述氮化镓复合基板的铝镓氮表面进行光刻;
再对所述铝镓氮表面依次蒸镀多层金属电极;
洗去光刻胶;
对所蒸镀的多层金属进行快速退火处理。
例如,可以使用MA6光刻机以及AZ5214型光刻胶在真空模式下曝光,曝光剂量可以为130mJ/cm2,再采用Ei-5z电子束蒸发,其中,蒸发速率0.2nm/s,电极金属材料为依次为Ti、Al、Ni和Au,厚度分别为30nm,130nm,50nm和60nm,源极以及漏极欧姆接触金属蒸发完成后进行金属剥离;采用快速退火炉,在850℃、N2气氛下进行30s快速退火,进行欧姆接触的合金化。
在本实例中,所述制备PN结沟道包括:
在制备有源极5与漏极7的铝镓氮表面进行光刻;
继续采用RIE技术进行刻蚀。
进一步地,所述PN结沟道的深度为90nm~110nm,优选为100nm。
例如,可以使用MA6光刻机,AZ5214光刻胶在真空模式下曝光,曝光剂量130mJ/cm2;进一步采用RIE刻蚀技术刻蚀100nm,保证沟道完全被刻断。
在本实例中,所述PN结沟道的宽度可以为90~110nm,优选为100nm,深度可以为20~30nm,优选为25nm。
可选地,制备栅极6可以包括:
在制备有PN结沟道的铝镓氮表面进行光刻;
在光刻后的铝镓氮表面蒸镀多层金属薄膜;
洗去光刻胶。
例如,可以使用MA6光刻机,AZ5214光刻胶在真空模式下曝光,曝光剂量130mJ/cm2,采用Ei-5z电子束蒸发以0.1A/s的速率蒸发金属Ni和Au,厚度分别是22nm及150nm,获得栅电极肖特基接触金属,蒸镀完成后进行金属剥离。
在本实例中,在制备源极5、栅极6和漏极7完成后,所述方法还可以包括:
对所述铝镓氮表面进行钝化处理获得钝化层,所述钝化层可以为SiN,厚度可以为10-60nm;
使电极互联,具体地,可以通过开孔互联,露出金属的方式使电极互联。
实施例
实施例1氮化镓复合基板的制备
在SiC衬底上(厚度为500nm)2μm厚的GaN成核层,其中,沉积温度为600℃;
在所述GaN成核层上利用采用MOCVD方法生长2μm厚的GaN缓冲层;
采用MOCVD方法生长2μm厚的GaN沟道层;
采用PECVD方法在所述GaN沟道层表面直接生长的单层石墨烯;
采用MOCVD方法在所述单层石墨烯生长厚度为20nm的AlGaN势垒层,其中,基于AlGaN势垒层的总重量,所述Al元素的重量百分比为30%。
实施例2氮化镓器件的制备
在实施例1获得的氮化镓复合基板的氮化铝镓表面采用Ei-5z电子束蒸发,蒸发速率0.2nm/s,依次蒸镀电极金属Ti、Al、Ni和Au,各层电极金属的厚度依次分别为30nm,130nm,50nm和60nm,所述蒸镀的电极金属即为源漏电极欧姆接触金属,蒸镀完成后进行金属剥离。
对前一步骤所得氮化镓复合基板采用快速退火炉,在850℃、N2气氛下进行30s快速退火,进行欧姆接触的合金化;
对前一步骤所得氮化镓复合基板采用光刻及RIE刻蚀技术刻蚀100nm,保证沟道,即,形成二维电子气的物理层,完全被刻断;
继续采用电子束光刻机及ICP刻蚀机制作沟道,使所述沟道的宽度为100nm,深度为25nm;
继续采用Ei-5z电子束蒸发以0.1A/s的速率在所述氮化铝镓表面依次蒸发金属Ni以及Au,厚度分别是22nm及150nm;
继续在所述金表面制备30nm的SiN钝化层,采用的是PECVD工艺;
开孔互联。
利用本实施例制备的氮化镓器件的电子迁移率为1.0×105(V·s)。
对比例
对比例1
本对比例与实施例1所用方法相似,区别仅在于无步骤没有增效层,即,在氮化镓层与铝镓氮层之间未设置石墨烯层。
利用本对比例制备的氮化镓器件的电子迁移率为1.0×104(V·s)。
由于现有技术中,氮化镓复合基板GaN/AlGaN异质结界面或者无增效层,二维电子气在二维平面的传导通常依靠栅压调控,电子迁移率也只能依靠材料本身及器件结构设计来调控。
通过以上说明,与现有技术的本申请提供的在GaN/AlGaN异质结界面插层制备增效层,特别地,选用石墨烯作为增效层材料,所获得氮化镓复合基板不仅可以有效提高二维电子气的电子迁移率还可以提高电流传导效率,有效增强HEMT中二维电子气的横向控制能力,使得基于所述氮化镓复合基板制备的氮化镓器件导电性明显增强,响应时间明显缩短,同时,器件的散热能力也显著增强。并且,本申请提供在GaN沟道层表面通过PECVD生长石墨烯的方法工艺简单易行。
以上结合具体实施方式和范例性实例对本申请进行了详细说明,不过这些说明并不能理解为对本申请的限制。本领域技术人员理解,在不偏离本申请精神和范围的情况下,可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (11)

1.一种氮化镓复合基板,其特征在于,所述氮化镓复合基板依次包括衬底层(1)、氮化镓沟道层(2)、增效层(3)和铝镓氮势垒层(4),所述增效层(3)与所述氮化镓沟道层(2)以及铝镓氮势垒层(4)形成GaN/增效层/AlGaN双异质结结构,其中,GaN/增效层的跃迁能以及增效层/AlGaN的跃迁能均小于GaN/AlGaN的跃迁能,所述增效层(3)为石墨烯层。
2.根据权利要求1所述的氮化镓复合基板,其特征在于,所述增效层(3)的电子迁移率大于10000cm2/(V·s)。
3.根据权利要求2所述的氮化镓复合基板,其特征在于,所述增效层(3)的电子迁移率大于15000cm2/(V·s)。
4.根据权利要求1至3任一项所述的氮化镓复合基板,其特征在于,所述石墨烯层可以为单层石墨烯,也可以为多层石墨烯,其中,多层石墨烯的层数为2层或者3层。
5.根据权利要求1至3任一项所述的氮化镓复合基板,其特征在于,
所述氮化镓沟道层(2)的厚度为1μm~3μm;和/或
所述铝镓氮势垒层(4)的厚度为20nm~25nm。
6.根据权利要求5所述的氮化镓复合基板,其特征在于,所述铝镓氮势垒层(4)的厚度为22nm~24nm。
7.根据权利要求1至3任一项所述的氮化镓复合基板,其特征在于,基于所述铝镓氮势垒层(4)铝元素和镓元素的总重量,所述铝镓氮势垒层(4)中铝元素的重量百分含量为25%~35%。
8.根据权利要求7所述的氮化镓复合基板,其特征在于,基于所述铝镓氮势垒层(4)铝元素和镓元素的总重量,所述铝镓氮势垒层(4)中铝元素的重量百分含量为28%~32%。
9.一种氮化镓器件,所述氮化镓器件由权利要求1至8任一项所述氮化镓复合基板制备。
10.一种制备权利要求1至8任一项所述氮化镓复合基板的方法,其特征在于,所述方法包括:
在衬底上制备氮化镓沟道层(2);
在所述氮化镓沟道层(2)上制备增效层(3);
在所述增效层(3)上制备铝镓氮势垒层(4)。
11.一种制备权利要求9所述氮化镓器件的方法,其特征在于,所述方法包括:
预处理氮化镓复合基板;
在预处理后的氮化镓复合基板上制备源极(5)、栅极(6)和漏极(7)。
CN202011109160.1A 2020-10-16 2020-10-16 一种氮化镓复合基板、氮化镓器件及其制备方法 Active CN112259604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011109160.1A CN112259604B (zh) 2020-10-16 2020-10-16 一种氮化镓复合基板、氮化镓器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011109160.1A CN112259604B (zh) 2020-10-16 2020-10-16 一种氮化镓复合基板、氮化镓器件及其制备方法

Publications (2)

Publication Number Publication Date
CN112259604A CN112259604A (zh) 2021-01-22
CN112259604B true CN112259604B (zh) 2023-05-02

Family

ID=74244321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011109160.1A Active CN112259604B (zh) 2020-10-16 2020-10-16 一种氮化镓复合基板、氮化镓器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112259604B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591444B (zh) * 2016-07-08 2020-12-22 中国科学院苏州纳米技术与纳米仿生研究所 增强型晶体管及其制作方法
CN106783997B (zh) * 2016-12-05 2019-07-19 北京大学 一种高迁移率晶体管及其制备方法
CN110828291A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法

Also Published As

Publication number Publication date
CN112259604A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN108615756A (zh) 半导体器件
CN113013242A (zh) 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
JP2005311028A (ja) 窒化物半導体装置及びその製造方法
JP2008263212A (ja) 半導体装置及びその作製方法並びに半導体装置応用システム
CN114566544A (zh) 一种高迁移率自旋场效应晶体管及其制备方法
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
TW202201555A (zh) 垂直高電子遷移率電晶體及其製造方法
CN106783997B (zh) 一种高迁移率晶体管及其制备方法
CN109659362A (zh) 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
CN110676167A (zh) 多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法
CN112259604B (zh) 一种氮化镓复合基板、氮化镓器件及其制备方法
JP5486166B2 (ja) 半導体装置とその製造方法
CN111211161A (zh) 一种双向散热的纵向氮化镓功率晶体管及其制备方法
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
CN115346872A (zh) 一种氮化物半导体功率器件的芯片制造方法
CN111446296B (zh) p型栅增强型氮化镓基高迁移率晶体管结构及制作方法
CN114597266A (zh) 具有混合p型材料欧姆阴极的横向肖特基势垒二极管
TW202131517A (zh) 積體晶片
CN110676166A (zh) P-GaN帽层的FinFET增强型器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant