CN114597266A - 具有混合p型材料欧姆阴极的横向肖特基势垒二极管 - Google Patents

具有混合p型材料欧姆阴极的横向肖特基势垒二极管 Download PDF

Info

Publication number
CN114597266A
CN114597266A CN202210037578.9A CN202210037578A CN114597266A CN 114597266 A CN114597266 A CN 114597266A CN 202210037578 A CN202210037578 A CN 202210037578A CN 114597266 A CN114597266 A CN 114597266A
Authority
CN
China
Prior art keywords
cathode
layer
anode
type
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210037578.9A
Other languages
English (en)
Inventor
张涛
李若晗
段小玲
张进成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202210037578.9A priority Critical patent/CN114597266A/zh
Publication of CN114597266A publication Critical patent/CN114597266A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管，包括：从下至上依次层叠设置的衬底、成核层、缓冲层、沟道层、势垒层、帽层；其中，帽层的右上方设有一P型阴极岛结构；P型阴极岛结构的右侧和器件的左侧分对应设置有阴极凹槽和阳极凹槽；阴极凹槽内的沟道层上设置阴电极，P型阴极岛结构上表面设有阴极板，阴极板与阴电极相连接，以形成混合P型材料欧姆阴极；阳极凹槽内的沟道层上设置有阳电极；在帽层上表面，凹槽阳极附近一定长度范围内设置有与阳电极相连的阳极场板；阳极场板与P型阴极岛之间的帽层上覆盖有一层钝化层。本发明提供的二极管对抑制电流崩塌有显著的作用，改善了器件的动态导通电阻退化现象。

Description

具有混合P型材料欧姆阴极的横向肖特基势垒二极管
技术领域
本发明属于半导体技术领域，具体涉及一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管。
背景技术
随着半导体技术的发展，氮化镓(GaN)作为第三代宽禁带半导体材料的典型代表，其具有3.4eV的禁带宽度，击穿场强为3.3MV/cm，在其与AlGaN形成的异质结结构中，二维电子气(2DEG)迁移率大于2000cm2/V·s，载流子面密度可达到1013量级，因此，特别适用于在高频、高压、大功率和高温环境下的应用，在军事、无线电、雷达、卫星、电力线传输等应用领域日益受到重视。
肖特基势垒二极管(SBD，Schottky Barrier Diode)具有低导通压降和极短的反向恢复时间对电路系统效率的提高引起了人们的高度重视并广泛应用。目前，GaN基肖特基二极管是微波整流电路的关键单元器件，决定了RF-DC信号之间的转换效率，因为其优异的沟道导电特性，具有导通电阻低，结电容低的特点满足器件在高频率下工作。
然而，传统的AlGaN/GaN横向肖特基二极管由于导电路径接近器件表面，在高压状态下，表面态对器件有不可忽视的影响，在没有达到GaN材料的临界击穿电场时，高电场效应会对电极附近电子场致发射隧穿进入表面钝化层，这些隧穿的电子会中和AlGaN层的表面极化正电荷，而这些表面极化正电荷直接关系到异质结界面处2DEG的浓度大小，部分表面正电荷被中和会降低高密度的2DEG浓度，从而使横向AlGaN/GaN肖特基二极管输出电流明显减小，这就是电流崩塌效应。这些缺陷严重影响器件的工作性能和可靠性，尤其是当器件长时间处在高温高压工作状态时。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管。本发明要解决的技术问题通过以下技术方案实现：
一方面，本发明提供了一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管，包括：从下至上依次层叠设置的衬底、成核层、缓冲层、沟道层、势垒层、帽层；其中，
所述帽层的右上方设有一P型阴极岛结构；
所述P型阴极岛结构的右侧和器件的左侧分对应设置有阴极凹槽和阳极凹槽，所述阴极凹槽和所述均起始于所述帽层上表面，并向下延伸至所述沟道层内；
所述阴极凹槽内的沟道层上设置阴电极，所述P型阴极岛结构上表面设有阴极板，所述阴极板与所述阴电极相连接，以形成混合P型材料欧姆阴极；
所述阳极凹槽内的沟道层上设置有阳电极；在所述帽层上表面，所述凹槽阳极附近一定长度范围内设置有与所述阳电极相连的阳极场板；
所述阳极场板与所述P型阴极岛之间的帽层上覆盖有一层钝化层。
在本发明的一个实施例中，所述沟道层和所述势垒层之间还设有插入层。
在本发明的一个实施例中，所述插入层的材料为AlN，厚度为0.5～2nm。
在本发明的一个实施例中，所述P型阴极岛结构的材料为Mg掺杂的GaN或者P型NiO、SnO材料，其厚度大于或者等于10nm。
在本发明的一个实施例中，所述P型阴极岛结构的长度为2μm～4μm。
在本发明的一个实施例中，所述沟道层与所述阴电极为欧姆接触，所述沟道层与所述阳电极的接触面均为肖特基接触。
在本发明的一个实施例中，所述阴极凹槽的最底部距离所述沟道层的上表面的距离为10～40nm。
另一方面，本发明还提供了一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备方法，包括：
以衬底为基础，从下至上依次层叠淀积成核层、缓冲层、沟道层、势垒层、帽层以及P型层；
对所述P型层进行完全刻蚀，形成一个独立的P型材料块，称为P型阴极岛结构；
依次对所述帽层、所述势垒层和所述沟道层进行刻蚀，以形成阴极凹槽；
分别在所述阴极凹槽内和所述P型阴极岛的上表面沉积阴极金属，以形成互相连接的阴电极和阴极板，从而形成混合P型材料欧姆阴极；
刻蚀外延片以形成阳极凹槽，并在所述阳极凹槽内和所述帽层的部分上表面沉积阳极金属形成相互连接的阳电极和阳极场板；
在整个器件表面沉积钝化层，并对所述阴电极和所述阴极板上的钝化层进行光刻和刻蚀形成阴极接触孔，对所述阳电极和所述阳极场板上的钝化层进行光刻和刻蚀形成阳极接触孔，以完成器件的制备。
在本发明的一个实施例中，在淀积了沟道层之后，且在淀积势垒层之前，还包括：
在所述沟道层上淀积插入层。
在本发明的一个实施例中，分别在所述阴极凹槽内和所述P型阴极岛的上表面沉积阴极金属，以形成互相连接的阴电极和阴极板，包括：
在阴极凹槽和P型阴极岛结构上制作掩膜；
将制作完掩模的外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10- 2Pa；
在掩模中沉积Ti/Al、Ti/Al/Ni/Au或Ti/Al/Mo/Au金属，并在氮气氛围、870摄氏度的高温下进行退火，以形成互相连接的阴电极和阴极板。
本发明的有益效果：
1、本发明提供的个具有混合P型材料欧姆阴极的横向肖特基势垒二极管，采用混合P型材料欧姆阴极，通过高电压下，P型材料中的空穴注入现象，中和阴极边缘陷阱电子，对抑制电流崩塌有显著的作用，器件的动态导通电阻退化现象相比于传统横向AlGaN/GaN肖特基二极管有了明显的改善，从而提升了器件性能和可靠性；
2、本发明还通过采用AlN插入层增加了异质结界面处的导带断续，提高了2DEG在势井中的局限性，增强了极化作用，提高了2DEG面密度；并且使2DEG波函数和势垒层在空间上有效分离，抑制2DEG波函数向势垒层穿透，从而降低合金无序散射，增强电子横向运输；同时形成平整光滑的界面，降低界面粗糙散射，进一步提升了器件的性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管的截面结构图；
图2是本发明实施例提供的一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备方法流程图；
图3a～3o是本发明实施例提供的一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
需要说明的是，本实施例中提到的“上”“下”“左”“右”为该肖特基二极管结构处于图示状态时的位置关系，“长”为该肖特基二极管处于图示状态时的横向尺寸，“深”为该肖特基二极管处于图示状态时的纵向尺寸。
实施例一
请参见图1，图1是本发明实施例提供的一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管的截面结构图，其包括：从下至上依次层叠设置的衬底1、成核层2、缓冲层3、沟道层4、势垒层6、帽层7；其中，
帽层7的右上方设有一P型阴极岛结构8；
P型阴极岛结构8的右侧和器件的左侧分对应设置有阴极凹槽和阳极凹槽，阴极凹槽和均起始于帽层7上表面，并向下延伸至沟道层4内；
阴极凹槽内的沟道层4上设置阴电极9，P型阴极岛结构8上表面设有阴极板10，阴极板10与阴电极9相连接，以形成混合P型材料欧姆阴极；
阳极凹槽内的沟道层4上设置有阳电极11；在帽层7上表面，凹槽阳极11附近一定长度范围内设置有与阳电极11相连的阳极场板12；
阳极场板12与P型阴极岛8之间的帽层7上覆盖有一层钝化层13。
在本实施例中，衬底1的材料可以为蓝宝石、Si、SiC或GaN；成核层2的材料为AlN或GaN，其厚度为30～90nm；缓冲层3的材料为GaN，其厚度为0.5～5μm；沟道层4的材料为GaN，其厚度为100～300nm；势垒层6的材料为AlGaN，其厚度为10～30nm，其中，Al组分为0.15～0.3；帽层7的材料为GaN，其厚度为1～5nm；钝化层13的材料为SiO2、Al2O3或HfO2，其厚度优选为20nm。
在本发明的另一个实施例中，沟道层4和势垒层6之间还设有插入层5，如图1所示。其中，插入层5的材料为AlN，其厚度为0.5～2nm。
本实施例采用AlN插入层可以增加异质结界面处的导带断续，提高2DEG在势井中的局限性，增强极化作用，提高2DEG面密度；并且使2DEG波函数和势垒层在空间上有效分离，抑制2DEG波函数向势垒层穿透，从而降低合金无序散射，增强电子横向运输；同时形成平整光滑的界面，降低界面粗糙散射，进而提升了器件的性能。
进一步地，P型阴极岛结构8的材料为Mg掺杂的GaN或者P型NiO、SnO材料，其厚度大于或者等于10nm，长度为2μm～4μm。
在本实施例中，阳极凹槽的最底部距离沟道层4上表面的深度为10～40nm；处于帽层7上表面的阳极场板12的长度为1μm～4μm；阳电极11与阳极场板12的材料为Ni/Au/Ni、Ni/Au、W/Au或Mo/Au，阳电极11与阳极场板12的厚度与其使用的材料有关。相应的，阴极凹槽的最底部距离沟道层4上表面的深度为10～40nm；处于P型阴极岛结构8上表面的阴极板10长度与该P型阴极岛结构8的长度相等，且与阴电极9相连，阴电极9和阴极板10的材料为Ti/Al、Ti/Al/Ni/Au或Ti/Al/Mo/Au。需要说明的是，阴电极9和阴极板10的厚度与其使用的材料有关。
进一步地，沟道层4与阴电极9为欧姆接触，沟道层4与阳电极11的接触面均为肖特基接触。当器件处于开启状态时：肖特基阳极加正向偏压，阴极接地，P型岛在势垒层形成的耗尽区不会影响其下的2DEG的浓度，因此不会影响器件正向导通特性。当器件处于关断状态时：肖特基阳极加负压，阴极接地，阴极端相对处于高电势，使P-Cathode发射空穴，抑制阴极一侧缓冲层或沟道中陷阱，抑制了电流崩塌。
需要说明的是，本实施例中的阳极凹槽和阴极凹槽可位于器件的两端，如图1所示，也可以距离器件两端有一定的间距，对此，本实施例不做具体限定。
本实施例通过采用混合P型材料欧姆阴极，通过高电压下，P型材料中的空穴注入现象，中和阴极边缘陷阱电子，对抑制电流崩塌有显著的作用，器件的动态导通电阻退化现象相比于传统横向AlGaN/GaN肖特基二极管有了明显的改善，从而提升了器件性能和可靠性。
实施例二
在上述实施例一的基础上，本实施例提供了一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备方法。请参见图2，图2是本发明实施例提供的一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备方法流程图，具体包括一下步骤：
S1：以衬底为基础，从下至上依次层叠淀积成核层、缓冲层、沟道层、势垒层、帽层以及P型层。
首先，选取蓝宝石、Si、SiC或GaN中的任意一种材料作为衬底，并对其表面进行消除悬挂键预处理。
悬挂键是指晶体因晶格在表面处突然终止，在外表面的最外层的每个原子将有一个未配对的电子，即有一个未饱和的键；悬挂键会影响原子之间的成键结合，容易形成错位。
然后，对衬底进行清洗。具体的，将衬底材料放入HF酸溶液中浸泡30s，依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗2min，将清洗后的衬底1用氮气吹干。
接着，采用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相淀积)工艺依次在衬底上淀积成核层、缓冲层、沟道层、势垒层以及帽层。其中，成核层的材料可以为AlN或GaN，缓冲层的材料可以为GaN，沟道层的材料可以为GaN，势垒层的材料可以为AlGaN，其中，Al组分为0.15～0.3；帽层的材料可以为GaN。
MOCVD是在气相外延生长的基础上发展起来的一种新型气相外延生长技术。MOCVD生长GaN或AlN材料时，需要在高温下以氢气或氮气为载气将氨气、三甲基镓或三甲基铝通入反应腔内，氨气和金属源在腔体内充分混合后向下输运到衬底表面，由于衬底一般具有较高的温度，金属源在高温作用下的分解产物与氨气进行反应生成GaN分子或AlN分子沉淀在衬底1表面，通过调整金属源的比例和成分，还可以进行AlGaN，InAlN等材料的外延生长。对于本实施例中的MOCVD工艺的具体参数，可依照材料和具体需求设定。
最后，可通过在帽层上表面外延生长Mg掺杂的GaN，或通过氧化物淀积NiO，SnO等P型材料，形成P型层，其厚度大于或者等于10nm。
在本发明的另一个实施例中，在淀积了沟道层之后，并且在淀积势垒层之前，还包括：在沟道层上淀积插入层。具体的，插入层仍可采用MOCVD工艺形成，其材料为AlN。
S2：对P型层进行完全刻蚀，形成一个独立的P型材料块，称为P型阴极岛结构。
具体地，采用涂胶、烘胶、曝光、显影、后烘工艺在P型层上表面光刻出独立的p型半导体区域，利用ICP(感应耦合等离子体刻蚀)工艺完全刻蚀，得到P型阴极岛结构。其中，该P型阴极岛结构的厚度大于或者等于10nm，长度为2μm～4μm。
S3：依次对帽层、势垒层和沟道层进行刻蚀，以形成阴极凹槽。
首先，采用涂胶、烘胶、曝光、显影工艺在帽层7上表面光刻阴极区域，将样品利用去离子水冲洗并用氮气吹干。
然后，利用ICP(感应耦合等离子体刻蚀)工艺分别刻蚀帽层、势垒层、和少量沟道层，得到阴极凹槽区域。
需要说明的是，若器件包括插入层，则还需对插入层进行刻蚀。其中，刻蚀深度大于帽层、势垒层和插入层的厚度之和，且小于帽层7、势垒层6、插入层5和沟道层4的厚度之和，使得刻蚀凹槽与沟道层4界面处的二维电子气(2DEG)相接触。
S4：分别在阴极凹槽内和P型阴极岛的上表面沉积阴极金属，以形成互相连接的阴电极和阴极板，从而形成混合P型材料欧姆阴极。
首先，在阴极凹槽和P型阴极岛结构上制作掩膜；
然后，将制作完掩模的外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa。
最后，采用电子束蒸发或者磁控溅射工艺在掩模中沉积Ti/Al、Ti/Al/Ni/Au或Ti/Al/Mo/Au金属，并在氮气氛围、870摄氏度的高温下进行35s退火，以形成阴电极和阴极板。其中，沟道层与阴电极的接触面为欧姆接触。
电子束蒸发工艺是真空蒸发镀膜的一种，是在真空条件下利用电子束进行直接加热蒸发材料，使蒸发材料气化并向基板输运，在基底上凝结形成薄膜的方法。在电子束加热装置中，被加热的物质放置于水冷的坩埚中，可避免蒸发材料与坩埚壁发生反应影响薄膜的质量，因此，电子束蒸发沉积法可以制备高纯薄膜，同时在同一蒸发沉积装置中可以安置多个坩埚，实现同时或分别蒸发，沉积多种不同的物质。
磁控溅射工艺是物理气相沉积的一种，通过在靶阴极表面引入磁场，利用磁场对带电粒子的约束来提高等离子体密度以增加溅射率，即在低气压下进行高速溅射，多被用于制备金属、半导体和绝缘体等，具有设备简单、易于控制、镀膜面积大和附着力强等优点。
S5：刻蚀外延片以形成阳极凹槽，并在阳极凹槽内和帽层的部分上表面沉积阳极金属形成相互连接的阳电极和阳极场板。
首先，采用涂胶、烘胶、曝光、显影工艺在帽层7上表面远离阴极一端光刻阳极区域，将样品利用去离子水冲洗并用氮气吹干；
然后，利用ICP(感应耦合等离子体刻蚀)工艺分别刻蚀帽层、AlGaN势垒层、和少量GaN沟道层，得到阳极凹槽区域，刻蚀深度与阴极凹槽相同。
最后，采用电子束蒸发或者磁控溅射工艺在掩模中沉积Ni/Au/Ni、Ni/Au、W/Au或Mo/Au金属，再在氮气氛围内，450摄氏度的高温下进行5min退火，以形成阴阳电极和阳极场板。其中，沟道层与阳电极的接触面为肖特基接触。
S6：在整个器件表面沉积钝化层，并对阴电极和阴极板上的钝化层进行光刻和刻蚀形成阴极接触孔，对阳电极和阳极场板上的钝化层进行光刻和刻蚀形成阳极接触孔，以完成器件的制备。
具体的，将步骤S5得到的外延片清洗烘干后放入等离子体化学气相淀积反应室内，在400℃高温下，淀积厚度为20nm的钝化层，其材料可以是Al2O3、HfO2或者SiO2。
然后，对阴极板上的钝化层进行光刻和刻蚀形成阴极接触孔，对阳电极场板上的钝化层进行光刻和刻蚀形成阳极接触孔。
至此，完成具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备。
实施例三
下面以衬底1的材料为蓝宝石，成核层2的材料为AlN，插入层5的材料为AlN，钝化层8的材料为Al2O3，P型阴极岛结构8的材料为Mg掺杂的GaN的二极管为例，对本发明的制备过程进行详细描述。
请参见图3a～3o，图3a～3o是本发明实施例提供的一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备过程示意图。具体如下：
步骤1：选取衬底1。
选取蓝宝石材料的衬底1，并对其表面进行消除悬挂键预处理和清洗处理，如图3a所示。
步骤2、以衬底1为基础，从下至上依次层叠淀积成核层2、缓冲层3、沟道层4、插入层5、势垒层6、帽层7和P型层。
21)在衬底1的上表面生长成核层2。
具体地，基于MOCVD工艺，将预处理后的衬底1放入金属有机物化学气相淀积MOCVD系统中，在此系统腔室的压力为40Torr，温度为900℃的条件下，向系统反应室同时通入流量为40μmol/min的Al源、流量为1000sccm的氢气和流量为1500sccm的氨气，以形成厚度为45nm的AlN成核层2，如图3b所示。
22)在成核层2表面生长缓冲层3。
具体地，基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为100sccm的三甲基镓、流量为800sccm的氢气和流量为1000sccm的氨气，以形成厚度为2.4μm的GaN缓冲层3，如图3c所示。
23)在缓冲层3表面生长沟道层4。
具体地，基于MOCVD工艺，维持温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为10sccm的三甲基镓、流量为80sccm的氢气和流量为100sccm的氨气，以形成厚度为200nm的GaN沟道层4，如图3d所示。
24)在沟道层4表面生长插入层5。
具体地，基于MOCVD工艺，在MOCVD系统反应室中同时通入流量为40μmol/min的Al源、流量为1000sccm的氢气和流量为1500sccm的氨气，以形成厚度为1nm的AlN材料的插入层5，如图3e所示。
25)在插入层5表面生长势垒层6。
具体地，基于MOCVD工艺，控制温度保持在950℃，系统腔室的压力为40Torr，以氢气为载体，带入三甲基铝作为铝源，以氮气为载体，带入三乙基镓作为镓源，同时通入氨气作为氮源，因此在MOCVD系统反应室中通入摩尔流速分别为27.4μmol/min的三甲基铝和8.6μmol/min的三乙基镓、流量为800sccm的氢气和流量为1000sccm的氨气，生长AlGaN材料的势垒层6。如图3f所示。其中，势垒层6的厚度为25nm，Al组分为0.3。
26)在势垒层6表面生长帽层7。
具体地，基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为10sccm的三甲基镓、流量为80sccm的氢气和流量为100sccm的氨气，以形成厚度为2nm的GaN帽层7，如图3g所示。
27)在帽层7表面生长P型层。
具体地，基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为10sccm的三甲基镓、流量为80sccm的氢气、流量为100sccm的氨气和流量为40nmol/min的二茂镁作为Mg源，最后生长p型掺杂的GaN材料作为P型层。其中，P型层的p型掺杂浓度为5.0×1018cm-3，厚度为50nm，如图3h所示。
步骤3：对P型层进行刻蚀，形成P型阴极岛结构。
请参见图3i，采用涂胶、烘胶、曝光、显影、后烘工艺在P型层上表面光刻出独立的p型半导体区域，利用ICP工艺完全刻蚀，得到P型阴极岛结构8，刻蚀深度约为50nm。
步骤4：依次对帽层7、势垒层6、插入层5、沟道层4进行刻蚀，形成阴极凹槽。
请参见图3j，采用涂胶、烘胶、曝光、显影工艺在帽层7上表面光刻阴极区域，将样品利用去离子水冲洗并用氮气吹干，利用ICP工艺分别刻蚀帽层7、AlGaN势垒层6、AlN插入层5、和少量GaN沟道层4，得到阴极凹槽区域，刻蚀深度约为48nm。
步骤5：同时在阴极凹槽内与阴极岛上方沉积阴极金属形成阴电极9和相连的阴极板10。
请参见图3k，首先制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的金、镍、铝和钛靶材，在此掩模中沉积厚度分别为20nm/140nm/50nm/40nm的金属Ti/Al/Ni/Au形成阴电极，再在氮气氛围，870摄氏度的高温下进行35s退火。沟道层4与阴电极9的接触面为欧姆接触。
步骤6：在帽层7远离阴极9一端的上表面制作掩模，依次对帽层7、势垒层6、插入层5、沟道层4进行刻蚀，形成阳极凹槽。
请参见图3l，采用涂胶、烘胶、曝光、显影工艺在帽层7上表面光刻阳极区域，将样品利用去离子水冲洗并用氮气吹干，利用ICP工艺分别刻蚀帽层7、AlGaN势垒层6、AlN插入层5、和少量GaN沟道层4，得到阳极凹槽区域，刻蚀深度约为48nm。
步骤7、沉积阳极金属形成阳电极11和阳极场板12。
请参见图3m，首先在沟道层4远离阴电极9一端的上表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的钨和金靶材，沉积厚度分别为30nm/150nm的金属W/Au形成阳电极，再在氮气氛围内，450摄氏度的高温下进行5min退火。沟道层4与阳电极9的接触面为肖特基接触。
步骤8：在阳极场板12、帽层7和阴极板10的上表面沉积钝化层13。
请参见图3n，将现在已制成的二极管外延片清洗烘干后放入等离子体化学气相淀积反应室内，在400℃高温下，淀积厚度为20nm的Al2O3钝化层13。
步骤9：对阴极板10上的钝化层13进行光刻和刻蚀形成阴极接触孔，对阳电极场板12上的钝化层13进行光刻和刻蚀形成阳极接触孔。
请再参见图3o，在阴极板10和阳极场板12上的钝化层13进行光刻和刻蚀分别形成阴极接触孔和阳极接触孔。
至此，完成器件的制备。
实施例四
下面以衬底1的材料为碳化硅，插入层5的材料为AlN，钝化层8的材料为HfO2，P型阴极岛结构8的材料为Mg掺杂的GaN的二极管为例，对本发明的制备过程进行详细描述。
步骤一：选取衬底1。
选取碳化硅材料为衬底1，并对其表面进行消除悬挂键预处理和清洗处理。
步骤二、以衬底1为基础，从下至上依次层叠淀积成核层2、缓冲层3、沟道层4、插入层5、势垒层6、帽层7和P型层。
具体地，本实施例中，淀积成核层2、缓冲层3、沟道层4、插入层5、势垒层6、帽层7的详细过程参见上述实施例三中的步骤21)-27)以及附图3b-3g；其中，AlGaN势垒层6的Al组分为0.3。
在帽层7表面生长P型层的过程如下：
基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为10sccm的三甲基镓、流量为80sccm的氢气、流量为100sccm的氨气和流量为40nmol/min的二茂镁作为Mg源，以形成p型掺杂的GaN材料的P型层，其中，P型层的掺杂浓度为1.0×1020cm-3，厚度为100nm。
步骤三：对P型层进行刻蚀，形成P型阴极岛结构8。
采用涂胶、烘胶、曝光、显影、后烘工艺在P型层上表面光刻出独立的p型半导体区域，利用ICP工艺完全刻蚀，得到阴极岛区域，刻蚀深度约为100nm，如图3i所示。
步骤四：依次对帽层7、势垒层6、插入层5、沟道层4进行刻蚀，形成阴极凹槽。
步骤五：同时在阴极凹槽内与阴极岛上方沉积阴极金属形成阴电极9和相连的阴极板10。
步骤六：在帽层7远离阴极9一端的上表面制作掩模，依次对帽层7、势垒层6、插入层5、沟道层4进行刻蚀，形成阳极凹槽。
在本实施例中，步骤四至步骤六的具体过程参见实施例三中的步骤4-6。
步骤七：沉积阳极金属形成阳电极11和阳极场板12。
首先在沟道层4远离阴电极9一端的上表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的钨和金靶材，沉积厚度分别为50nm/150nm的金属Ni/Au形成阳电极，再在氮气氛围内，450摄氏度的高温下进行5min退火。沟道层4与阳电极9的接触面为肖特基接触。
步骤八：在阳极场板12、帽层7和阴极板10的上表面沉积钝化层13。
请再参见图3n，将现在已制成的二极管外延片清洗烘干后放入等离子体化学气相淀积反应室内，在400℃高温下，淀积厚度为20nm的HfO2钝化层13。
步骤九：对阴极板10上的钝化层13进行光刻和刻蚀形成阴极接触孔，对阳电极场板12上的钝化层13进行光刻和刻蚀形成阳极接触孔。
至此，完成器件制备。
实施例五
下面以衬底1的材料为氮化镓，插入层5的材料为AlN，钝化层8的材料为SiO2，P型阴极岛结构8的材料为NiO二极管为例，对本发明的制备过程进行详细描述。
步骤A：选取衬底1。
选取氮化镓材料为衬底1，并对其表面进行消除悬挂键预处理和清洗处理。
步骤B：以衬底1为基础，从下至上依次层叠淀积成核层2、缓冲层3、沟道层4、插入层5、势垒层6、帽层7和P型层。
具体地，本实施例中，淀积成核层2、缓冲层3、沟道层4、插入层5、势垒层6、帽层7的详细过程参见上述实施例三中的步骤21)-27)以及附图3b-3g。
在帽层7表面生长P型层的过程如下：
基于PEALD(等离子体增强原子层沉积)工艺，在系统反应室中通入流量为250sccm的氩气作为载气，流量为150sccm的氧气用作氧等离子系统，同时采用乙基二茂镍作为Ni源，控制反应室温度，以形成厚度为20nm的NiO P型层。
步骤C：对P型层进行刻蚀，形成阴极岛结构。
采用涂胶、烘胶、曝光、显影、后烘工艺在P型层上表面光刻出独立的p型半导体区域，利用ICP工艺完全刻蚀，得到P型阴极岛结构8，刻蚀深度约为20nm。
步骤D：依次对帽层7、势垒层6、插入层5、沟道层4进行刻蚀，形成阴极凹槽。具体刻蚀工艺参见实施例三中的步骤4。
步骤E：同时在阴极凹槽内与阴极岛上方沉积阴极金属形成阴电极9和相连的阴极板10。
首先制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的金和钛靶材，在此掩模中沉积厚度分别为50nm/150nm的金属Ti/Au形成阴电极，再在氮气氛围，870摄氏度的高温下进行35s退火。沟道层4与阴电极9的接触面为欧姆接触。
步骤F：在帽层7远离阴极9一端的上表面制作掩模，依次对帽层7、势垒层6、插入层5、沟道层4进行刻蚀，形成阳极凹槽。具体工艺过程参见实施例三中的步骤6。
步骤G：沉积阳极金属形成阳电极11和阳极场板12。具体工艺过程参见实施例四中的步骤七。
步骤H：在阳极场板12、帽层7和阴极板10的上表面沉积钝化层13。
请再参见图3n，将现在已制成的二极管外延片清洗烘干后放入等离子体化学气相淀积反应室内，在400℃高温下，淀积厚度为20nm的SiO2钝化层13。
步骤I：对阴极板10上的钝化层13进行光刻和刻蚀形成阴极接触孔，对阳电极场板12上的钝化层13进行光刻和刻蚀形成阳极接触孔。
至此，完成器件制备。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管，其特征在于，包括：从下至上依次层叠设置的衬底(1)、成核层(2)、缓冲层(3)、沟道层(4)、势垒层(6)、帽层(7)；其中，
所述帽层(7)的右上方设有一P型阴极岛结构(8)；
所述P型阴极岛结构(8)的右侧和器件的左侧分对应设置有阴极凹槽和阳极凹槽，所述阴极凹槽和所述均起始于所述帽层(7)上表面，并向下延伸至所述沟道层(4)内；
所述阴极凹槽内的沟道层(4)上设置阴电极(9)，所述P型阴极岛结构(8)上表面设有阴极板(10)，所述阴极板(10)与所述阴电极(9)相连接，以形成混合P型材料欧姆阴极；
所述阳极凹槽内的沟道层(4)上设置有阳电极(11)；在所述帽层(7)上表面，所述凹槽阳极(11)附近一定长度范围内设置有与所述阳电极(11)相连的阳极场板(12)；
所述阳极场板(12)与所述P型阴极岛(8)之间的帽层(7)上覆盖有一层钝化层(13)。
2.根据权利要求1所述的具有混合P型材料欧姆阴极的横向肖特基势垒二极管，其特征在于，所述沟道层(4)和所述势垒层(6)之间还设有插入层(5)。
3.根据权利要求2所述的具有混合P型材料欧姆阴极的横向肖特基势垒二极管，其特征在于，所述插入层(5)的材料为AlN，厚度为0.5～2nm。
4.根据权利要求1或2所述的具有混合P型材料欧姆阴极的横向肖特基势垒二极管，其特征在于，所述P型阴极岛结构(8)的材料为Mg掺杂的GaN或者P型NiO、SnO材料，其厚度大于或者等于10nm。
5.根据权利要求1或2所述的具有混合P型材料欧姆阴极的横向肖特基势垒二极管，其特征在于，所述P型阴极岛结构(8)的长度为2μm～4μm。
6.根据权利要求1或2所述的具有混合P型材料欧姆阴极的横向肖特基势垒二极管，其特征在于，所述沟道层(4)与所述阴电极(9)为欧姆接触，所述沟道层(4)与所述阳电极(11)的接触面均为肖特基接触。
7.根据权利要求1或2所述的具有混合P型材料欧姆阴极的横向肖特基势垒二极管，其特征在于，所述阴极凹槽的最底部距离所述沟道层(4)的上表面的距离为10～40nm。
8.一种具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备方法，其特征在于，包括：
以衬底为基础，从下至上依次层叠淀积成核层、缓冲层、沟道层、势垒层、帽层以及P型层；
对所述P型层进行完全刻蚀，形成一个独立的P型材料块，称为P型阴极岛结构；
依次对所述帽层、所述势垒层和所述沟道层进行刻蚀，以形成阴极凹槽；
分别在所述阴极凹槽内和所述P型阴极岛的上表面沉积阴极金属，以形成互相连接的阴电极和阴极板，从而形成混合P型材料欧姆阴极；
刻蚀外延片以形成阳极凹槽，并在所述阳极凹槽内和所述帽层的部分上表面沉积阳极金属形成相互连接的阳电极和阳极场板；
在整个器件表面沉积钝化层，并对所述阴电极和所述阴极板上的钝化层进行光刻和刻蚀形成阴极接触孔，对所述阳电极和阳所述阳极场板上的钝化层进行光刻和刻蚀形成阳极接触孔，以完成器件的制备。
9.根据权利要求8所述的具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备方法，其特征在于，在淀积了沟道层之后，且在淀积势垒层之前，还包括：
在所述沟道层上淀积插入层。
10.根据权利要求8所述的具有混合P型材料欧姆阴极的横向肖特基势垒二极管的制备方法，其特征在于，分别在所述阴极凹槽内和所述P型阴极岛的上表面沉积阴极金属，以形成互相连接的阴电极和阴极板，包括：
在阴极凹槽和P型阴极岛结构上制作掩膜；
将制作完掩模的外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa；
在掩模中沉积Ti/Al、Ti/Al/Ni/Au或Ti/Al/Mo/Au金属，并在氮气氛围、870摄氏度的高温下进行退火，以形成互相连接的阴电极和阴极板。
CN202210037578.9A 2022-01-13 2022-01-13 具有混合p型材料欧姆阴极的横向肖特基势垒二极管 Pending CN114597266A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210037578.9A CN114597266A (zh) 2022-01-13 2022-01-13 具有混合p型材料欧姆阴极的横向肖特基势垒二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210037578.9A CN114597266A (zh) 2022-01-13 2022-01-13 具有混合p型材料欧姆阴极的横向肖特基势垒二极管

Publications (1)

Publication Number Publication Date
CN114597266A true CN114597266A (zh) 2022-06-07

Family

ID=81803927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210037578.9A Pending CN114597266A (zh) 2022-01-13 2022-01-13 具有混合p型材料欧姆阴极的横向肖特基势垒二极管

Country Status (1)

Country Link
CN (1) CN114597266A (zh)

Similar Documents

Publication Publication Date Title
US10566450B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
TW552712B (en) Insulating gate AlGaN/GaN HEMT
US11158702B2 (en) Gallium nitride high electron mobility transistor having high breakdown voltage and formation method therefor
CN109559991B (zh) 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN109659352A (zh) 一种高电子迁移率晶体管及其制备方法
CN210897292U (zh) 氮化镓外延层及半导体器件
CN109285777A (zh) 具有n-极性氮化镓的外延衬底的形成方法
TW202145579A (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體（ｈｅｍｔ）半導體裝置
CN110911485A (zh) 基于P型层的增强型双向阻断功率GaN基器件及制作方法
CN115472671A (zh) 高电子迁移率晶体管及其制备方法
CN114597266A (zh) 具有混合p型材料欧姆阴极的横向肖特基势垒二极管
CN112054056B (zh) 具有栅极静电防护结构的高电子迁移率晶体管及制作方法
CN114156339A (zh) 基于复合沟道结构的双向阻断hemt及其制备方法
CN112713188A (zh) 一种GaN基增强型MIS-HEMT器件及其制备方法
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
CN114121945B (zh) 复合调制功率开关器件
CN108376704A (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN114156340A (zh) 基于复合沟道结构的高电子迁移率晶体管及其制备方法
CN112133747A (zh) 高击穿的AlN AlGaN高电子迁移率晶体管及制备方法
CN117153867A (zh) 一种垂直FinFET结构的晶体管及其制备方法
CN114582726A (zh) 一种GaN基HEMT器件及其制作方法
CN115172458A (zh) 三端电压控制器件及其制作方法
CN116885000A (zh) 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination