CN112133747A - 高击穿的AlN AlGaN高电子迁移率晶体管及制备方法 - Google Patents
高击穿的AlN AlGaN高电子迁移率晶体管及制备方法 Download PDFInfo
- Publication number
- CN112133747A CN112133747A CN202010879635.9A CN202010879635A CN112133747A CN 112133747 A CN112133747 A CN 112133747A CN 202010879635 A CN202010879635 A CN 202010879635A CN 112133747 A CN112133747 A CN 112133747A
- Authority
- CN
- China
- Prior art keywords
- layer
- aln
- substrate layer
- substrate
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 230000004888 barrier function Effects 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 39
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 230000015556 catabolic process Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 238000009616 inductively coupled plasma Methods 0.000 claims description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 238000006243 chemical reaction Methods 0.000 description 17
- 239000010931 gold Substances 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种高击穿的AlN AlGaN高电子迁移率晶体管及制备方法，该高电子迁移率晶体管包括：AlN层(2)；两部分衬底层(1)，所述两部分衬底层(1)分别位于所述AlN层(2)的下表面的两端；AlxGa1‑xN势垒层(3)，所述AlxGa1‑xN势垒层(3)位于所述两部分衬底层(1)之间；源极(4)，所述源极(4)位于处于所述AlxGa1‑xN势垒层(3)一端的所述衬底层(1)的下表面；漏极(5)，所述漏极(5)位于处于所述AlxGa1‑xN势垒层(3)另一端的所述衬底层(1)的下表面；栅极(6)，所述栅极(6)位于所述AlxGa1‑xN势垒层(3)的下表面。本发明所提供的低欧姆接触电阻的AlxGa1‑xN基高电子迁移率晶体管，采用了AlN和AlGaN材料来实现AlN/AlxGa1‑xN异质结，保证了晶体管具有较高的电子迁移率。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种高击穿的AlN AlGaN高电子迁移率晶体管及制备方法。
背景技术
高电子迁移率晶体管(HEMT，High Electron Mobility Transistor)是一种异质结场效应晶体管，和硅基器件相比具有很多优势。由第三代宽禁带半导体材料氮化物构成的HEMT器件，凭着其在直接带隙、高温、高频、大功率等方面的明显优势，在发光二极管、激光器、移动通信、雷达系统、电力电子、微波功率、航空航天等领域得到了广泛应用。
AlGaN/GaN HEMT因为极化效应强，不需要进行掺杂就可以形成天然的导电沟道。如果把异质结两侧的Al组分同时提升，就可以得到AlN/AlGaN HEMT。这种异质结的两侧都是由超宽禁带半导体材料构成的，其击穿电压明显高于传统的AlGaN/GaN HEMT。
但是，AlGaN/GaN HEMT器件仍存在许多问题，制约了其大规模的应用。由于高铝组分的AlGaN材料禁带宽度非常大，有效的掺杂非常困难，后果就是有很好的二维电子气，但是没有办法制备有效的金半接触。
发明内容
本发明为了解决超宽禁带异质结中存在的上述问题，提供了一种高击穿电压、低欧姆接触电阻的AlGaN基高电子迁移率晶体管及制备方法。
本发明提供了一种高击穿的AlN AlGaN高电子迁移率晶体管及制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种高击穿的AlN AlGaN高电子迁移率晶体管，包括：
AlN层；
两部分衬底层，所述两部分衬底层分别位于所述AlN层的下表面的两端；
AlxGa1-xN势垒层，所述AlxGa1-xN势垒层位于所述两部分衬底层之间；
源极，所述源极位于处于所述AlxGa1-xN势垒层一端的所述衬底层的下表面；
漏极，所述漏极位于处于所述AlxGa1-xN势垒层另一端的所述衬底层的下表面；
栅极，所述栅极位于所述AlxGa1-xN势垒层的下表面。
在本发明的一个实施例中，所述衬底层的材料为Si，所述衬底层的厚度范围为5-50nm。
在本发明的一个实施例中，所述AlxGa1-xN势垒层中x的取值范围为0.5≤x≤1。
在本发明的一个实施例中，所述AlN层的厚度范围为1000-5000nm，所述AlxGa1-xN势垒层的厚度范围为5-50nm。
在本发明的一个实施例中，所述源极和所述漏极均为欧姆接触电极。
在本发明的一个实施例中，所述源极、所述漏极和所述栅极的材料均为Ti/Al/Ni/Au。
本发明一个实施例还提供一种高击穿的AlN AlGaN高电子迁移率晶体管的制备方法，用于制备上述任一项实施例所述的高电子迁移率晶体管，所述高电子迁移率晶体管的制备方法包括：
选取衬底层；
在所述衬底层上生长AlN层；
去除中间部分的所述衬底层，保留位于所述AlN层两端的所述衬底层；
在去除中间部分的所述衬底层的位置生长AlxGa1-xN势垒层；
分别在处于所述AlN层两端的所述衬底层的下表面制备源极和漏极；
在所述AlxGa1-xN势垒层的下表面制备栅极。
在本发明的一个实施例中，在衬底层上生长AlN层，包括：
对所述衬底层进行热处理；
采用MOCVD工艺在所述衬底层上生长厚度为1000-5000nm的AlN层。
在本发明的一个实施例中，去除中间部分的所述衬底层，包括：
采用ICP刻蚀工艺刻蚀去除中间部分的所述衬底层。
在本发明的一个实施例中，在去除中间部分的所述衬底层的位置生长AlxGa1-xN势垒层，包括：
采用MOCVD工艺在去除中间部分的所述衬底层的位置生长5-50nm的AlxGa1-xN，以形成所述AlxGa1-xN势垒层，其中，0.5≤x≤1。
本发明的有益效果：
1.本发明所提供的低欧姆接触电阻的AlxGa1-xN基高电子迁移率晶体管，采用了AlN和AlGaN材料来实现AlN/AlxGa1-xN异质结，保证了晶体管具有较高的电子迁移率。
2.本发明的低欧姆接触电阻的AlxGa1-xN基高电子迁移率晶体管，在Si材料上制作了源漏区欧姆接触电极，由于在带隙更小的Si材料上制作电极，可以有效降低欧姆接触电阻，提升了器件的整体性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种高击穿的AlN AlGaN高电子迁移率晶体管的结构示意图；
图2是本发明实施例提供的一种高击穿的AlN AlGaN高电子迁移率晶体管的制备方法的流程示意图；
图3a-图3e是本发明实施例提供的一种高击穿的AlN AlGaN高电子迁移率晶体管的制备过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种高击穿的AlN AlGaN高电子迁移率晶体管的结构示意图。本实施例提供一种高击穿的AlN AlGaN高电子迁移率晶体管，该高电子迁移率晶体管包括：
AlN层2；
两部分衬底层1，两部分衬底层1分别位于AlN层2的下表面的两端；
AlxGa1-xN势垒层3，AlxGa1-xN势垒层3位于两部分衬底层1之间；
源极4，源极4位于处于AlxGa1-xN势垒层3一端的衬底层1的下表面；
漏极5，漏极5位于处于AlxGa1-xN势垒层3另一端的衬底层1的下表面；
栅极6，栅极6位于AlxGa1-xN势垒层3的下表面。
进一步地，衬底层1的材料为Si，衬底层1的厚度范围为5-50nm。
进一步地，AlxGa1-xN势垒层3为n型AlxGa1-xN势垒层，AlxGa1-xN势垒层中x的取值范围为0.5≤x≤1。
进一步地，AlN层2的厚度范围为1000-5000nm，AlxGa1-xN势垒层3的厚度范围为5-50nm。
进一步地，源极4和漏极5均为欧姆接触电极，位于AlN层2的下表面的两端的两部分衬底层1分别为源区和漏区。
进一步地，源极4、漏极5和栅极6的材料均为Ti/Al/Ni/Au，即源极4、漏极5和栅极6均包括从下至上依次层叠的Ti层、Al层、Ni层和Au层，源极4、漏极5和栅极6的厚度范围均为20-200nm。
本发明的低欧姆接触电阻的AlxGa1-xN基高电子迁移率晶体管，采用了AlN和AlGaN材料来实现AlN/AlxGa1-xN异质结，保证了晶体管具有较高的电子迁移率；
本发明的低欧姆接触电阻的AlxGa1-xN基高电子迁移率晶体管，在Si材料上制作了源、漏区欧姆接触电极，由于在带隙更小的Si材料上制作电极，可以有效降低欧姆接触电阻，提升了器件的整体性能。
实施例二
请参见图2、图3a-图3e，图2是本发明实施例提供的一种高击穿的AlN AlGaN高电子迁移率晶体管的制备方法的流程示意图，图3a-图3e是本发明实施例提供的一种高击穿的AlN AlGaN高电子迁移率晶体管的制备过程示意图，本发明在上述实施例的基础上还提供种高击穿的AlN AlGaN高电子迁移率晶体管的制备方法，该高电子迁移率晶体管的制备方法包括：
步骤1、请参见图3a，选取衬底层1。
具体地，对衬底层1进行加热预处理。
进一步地，衬底层1的材料为Si，衬底层1的厚度范围为5-50nm。
步骤2、请参见图3b，在衬底层1上生长AlN层2。
具体地，采用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)工艺在衬底层1上生长1000-5000nm AlN层2。
进一步地，向反应室中通入流量为2500sccm的氨气和流量为150sccm的铝源，采用MOCVD工艺在衬底层1上生长1000-5000nm的AlN层2，其中，反应温度为1250℃，反应压力为40Torr。
步骤3、请参见图3c，去除中间部分的衬底层1，保留位于AlN层2两端的衬底层1。
具体地，采用ICP(Inductively Coupled Plasma，即电感耦合等离子体)刻蚀工艺在衬底层1上刻蚀以去除衬底层1的中间部分。位于AlN层2的下表面的两端的两部分衬底层1分别为源区和漏区。
步骤4、请参见图3d，在去除中间部分的衬底层1的位置生长AlxGa1-xN势垒层3。
具体地，采用MOCVD工艺在去除中间部分的衬底层1的位置生长5-50nm的AlxGa1- xN，以形成AlxGa1-xN势垒层3，其中，0.5≤x≤1。
进一步地，向反应室中通入流量为100-1000sccm的氨气、流量为10-100sccm的镓源和流量为100sccm-1000sccm的铝源，采用MOCVD工艺在去除中间部分的衬底层1的位置生长厚度为5-50nm的AlxGa1-xN势垒层3，其中，反应温度1000℃-1200℃、反应压力为20-100Torr。
步骤5、请参见图3e，分别在处于AlN层2两端的衬底层1的下表面制备源极4和漏极5。
具体地，采用标准光刻工艺在源区和漏区上制备源极4和漏极5。
进一步地，源极4和漏极5均为欧姆接触电极。
步骤6、在AlxGa1-xN势垒层3的下表面制备栅极6。
具体地，采用标准光刻工艺在AlxGa1-xN势垒层3的下表面制备栅极6。
进一步地，源极4、漏极5和栅极6的材料均为Ti/Al/Ni/Au，即源极4、漏极5和栅极6均包括从下至上依次层叠的Ti层、Al层、Ni层和Au层，源极4、漏极5和栅极6的厚度范围均为20-200nm。
本实施例高电子迁移率晶体管具有高击穿电压、低欧姆接触电阻，其采用了AlN和AlxGa1-xN来实现AlN/AlxGa1-xN异质结，由于极化效应的影响，界面处有高密度的二维电子气，保证了晶体管具有较高的电子迁移率。另外，在Si材料上制作了源、漏区欧姆接触电极，由于在带隙更小的Si材料上制作电极，可以有效降低欧姆接触电阻，降低了热损耗。
实施例三
本发明在上述实施例的基础上提供一种AlxGa1-xN势垒层中的Al组分为0.8的高击穿电压、高电子迁移率晶体管的制备方法，该制备方法包括：
步骤1，对衬底层1进行预处理。
具体地，衬底层1经过清洗之后，置于金属有机化学气相淀积反应室中，将反应室的真空度降低至1×10-3Torr；向反应室通入氢气，在MOCVD反应室压力达到40Torr条件下，将衬底层1加热到1000℃，并保持5min，完成对衬底层1的热处理。
步骤2，在衬底层1上生长AlN层2。
具体地，在反应室温度为1100℃，同时通入流量为2500sccm的氨气和流量为150sccm的Al源，在保持压力为40Torr的条件下，采用MOCVD工艺在衬底层1上生长厚度为2000nm的AlN层2。
步骤3，去除中间部分的衬底层1，保留位于AlN层2两端的衬底层1。
具体地，采用光刻工艺刻蚀掉中间部分的衬底层1。
步骤4，生长AlxGa1-xN势垒层3。
具体地，在反应室温度为1000℃、压力为50Torr的条件下，采用MOCVD工艺在去除中间部分的衬底层1的位置(AlN层2的下表面)生长Al0.8Ga0.2N势垒层，Al0.8Ga0.2N势垒层的厚度为20nm，其中生长过程中氮源的流量保持在1000sccm，镓源流量保持在80sccm，铝源流量保持在800sccm。
步骤5，制作电极。
5a)制作源极4和漏极5。
具体地，采用标准光刻工艺在处于AlN层2两端的衬底层1的下表面蒸发溅射金属Ti/Al/Ni/Au多层结构，其中金属Ti的厚度为30nm，金属Al的厚度为50nm，金属Ni的厚度为30nm，金属Au的厚度为50nm，并在850℃的温度下的氢气氛围中快速热退火10min。
5b)制作栅极6。
具体地，采用标准光刻工艺在Al0.8Ga0.2N势垒层的下表面蒸发溅射金属Ti/Al/Ni/Au多层结构，其中金属Ti的厚度为30nm，金属Al的厚度为50nm，金属Ni的厚度为30nm，金属Au的厚度为50nm，并在850℃的温度下的氢气氛围中快速热退火10min，完成对Al组分为0.8的高电子迁移率晶体管的制备。
实施例四
本发明在上述实施例的基础上提供一种AlxGa1-xN势垒层中的Al组分为0.5的高击穿电压、高电子迁移率晶体管的制备方法，该制备方法包括：
步骤1，对衬底层1进行预处理。
具体地，衬底层1经过清洗之后，置于MOCVD反应室中，将反应室的真空度降低至1×10-3Torr；向反应室通入氢气，在MOCVD反应室压力达到40Torr条件下，将衬底层1加热到1000℃，并保持5min，完成对衬底层1的热处理。
步骤2，在衬底层1上生长AlN层2。
具体地，在反应室温度为1100℃，同时通入流量为2500sccm的氨气和流量为150sccm的铝源，在保持压力为40Torr的条件下，采用MOCVD工艺在衬底层1上生长厚度为5000nm的AlN层2。
步骤3，去除中间部分的衬底层1，保留位于AlN层2两端的衬底层1。
具体地，采用光刻工艺分别刻蚀掉中间部分的衬底层1，刻蚀深度25nm。
步骤4，生长AlxGa1-xN势垒层3。
具体地，在反应室温度为1100℃、压力为40Torr的条件下，采用MOCVD工艺在去除中间部分的衬底层1的位置(AlN层2的下表面)生长Al0.5Ga0.5N势垒层，Al0.5Ga0.5N势垒层3的厚度为25nm，其中生长过程中氮源的流量保持在1100sccm，镓源流量保持在50sccm，铝源流量保持在50sccm。
步骤5，制作电极。
5a)制作源极4和漏极5。
具体地，采用标准光刻工艺在处于AlN层2两端的衬底层1的下表面蒸发溅射金属Ti/Al/Ni/Au多层结构，其中金属Ti的厚度为30nm，金属Al的厚度为50nm，金属Ni的厚度为30nm，金属Au的厚度为50nm，并在850℃的温度下的氢气氛围中快速热退火10min。
5b)制作栅极6。
具体地，采用标准光刻工艺在Al0.5Ga0.5N势垒层的下表面蒸发溅射金属Ti/Al/Ni/Au多层结构，其中金属Ti的厚度为30nm，金属Al的厚度为50nm，金属Ni的厚度为30nm，金属Au的厚度为50nm，并在850℃的温度下的氢气氛围中快速热退火10min，完成对Al组分为0.5的高电子迁移率晶体管的制备。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种高击穿的AlN AlGaN高电子迁移率晶体管，其特征在于，包括：
AlN层(2)；
两部分衬底层(1)，所述两部分衬底层(1)分别位于所述AlN层(2)的下表面的两端；
AlxGa1-xN势垒层(3)，所述AlxGa1-xN势垒层(3)位于所述两部分衬底层(1)之间；
源极(4)，所述源极(4)位于处于所述AlxGa1-xN势垒层(3)一端的所述衬底层(1)的下表面；
漏极(5)，所述漏极(5)位于处于所述AlxGa1-xN势垒层(3)另一端的所述衬底层(1)的下表面；
栅极(6)，所述栅极(6)位于所述AlxGa1-xN势垒层(3)的下表面。
2.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述衬底层(1)的材料为Si，所述衬底层(1)的厚度范围为5-50nm。
3.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述AlxGa1-xN势垒层(3)中x的取值范围为0.5≤x≤1。
4.根据权利要求1或3所述的高电子迁移率晶体管，其特征在于，所述AlN层(2)的厚度范围为1000-5000nm，所述AlxGa1-xN势垒层(3)的厚度范围为5-50nm。
5.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述源极(4)和所述漏极(5)均为欧姆接触电极。
6.根据权利要求1或5所述的高电子迁移率晶体管，其特征在于，所述源极(4)、所述漏极(5)和所述栅极(6)的材料均为Ti/Al/Ni/Au。
7.一种高击穿的AlN AlGaN高电子迁移率晶体管的制备方法，其特征在于，用于制备权利要求1至6任一项所述的高电子迁移率晶体管，所述高电子迁移率晶体管的制备方法包括：
选取衬底层(1)；
在所述衬底层(1)上生长AlN层(2)；
去除中间部分的所述衬底层(1)，保留位于所述AlN层(2)两端的所述衬底层(1)；
在去除中间部分的所述衬底层(1)的位置生长AlxGa1-xN势垒层(3)；
分别在处于所述AlN层(2)两端的所述衬底层(1)的下表面制备源极(4)和漏极(5)；
在所述AlxGa1-xN势垒层(3)的下表面制备栅极(6)。
8.根据权利要求7所述的高电子迁移率晶体管的制备方法，其特征在于，在衬底层(1)上生长AlN层(2)，包括：
对所述衬底层(1)进行热处理；
采用MOCVD工艺在所述衬底层(1)上生长厚度为1000-5000nm的AlN层(2)。
9.根据权利要求7所述的高电子迁移率晶体管的制备方法，其特征在于，去除中间部分的所述衬底层(1)，包括：
采用ICP刻蚀工艺刻蚀去除中间部分的所述衬底层(1)。
10.根据权利要求7所述的高电子迁移率晶体管的制备方法，其特征在于，在去除中间部分的所述衬底层(1)的位置生长AlxGa1-xN势垒层(3)，包括：
采用MOCVD工艺在去除中间部分的所述衬底层(1)的位置生长5-50nm的AlxGa1-xN，以形成所述AlxGa1-xN势垒层(3)，其中，0.5≤x≤1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010879635.9A CN112133747A (zh) | 2020-08-27 | 2020-08-27 | 高击穿的AlN AlGaN高电子迁移率晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010879635.9A CN112133747A (zh) | 2020-08-27 | 2020-08-27 | 高击穿的AlN AlGaN高电子迁移率晶体管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112133747A true CN112133747A (zh) | 2020-12-25 |
Family
ID=73847493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010879635.9A Pending CN112133747A (zh) | 2020-08-27 | 2020-08-27 | 高击穿的AlN AlGaN高电子迁移率晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112133747A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120153356A1 (en) * | 2010-12-20 | 2012-06-21 | Triquint Semiconductor, Inc. | High electron mobility transistor with indium gallium nitride layer |
| EP2806463A1 (en) * | 2013-05-22 | 2014-11-26 | Imec | Low temperature Ohmic contacts for III-N power devices |
-
2020
- 2020-08-27 CN CN202010879635.9A patent/CN112133747A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120153356A1 (en) * | 2010-12-20 | 2012-06-21 | Triquint Semiconductor, Inc. | High electron mobility transistor with indium gallium nitride layer |
| EP2806463A1 (en) * | 2013-05-22 | 2014-11-26 | Imec | Low temperature Ohmic contacts for III-N power devices |
Non-Patent Citations (1)
| Title |
|---|
| J.CHARLES PRAVIN ET AL: ""Evaluation of Charge Density and Sheet Carrier Concentration in the 2DEG Aera of AlGaN/AlN High Electron Mobility Transistors(HEMTs)"", 《2019 IEEE INTERNATIONAL CONFERENCE ON INTELLIGENT TECHNIQUES IN CONTROL, OPTIMIZATION AND SIGNAL PROCESSING (INCOS)》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456443B2 (en) | Transistors having buried n-type and p-type regions beneath the source region | |
| JP2009283915A (ja) | 浅いイオン注入された領域を含む半導体デバイスとその形成方法 | |
| CN109559991B (zh) | 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法 | |
| CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN112542508A (zh) | ScAlN/GaN高电子迁移率晶体管及其制作方法 | |
| CN115472671A (zh) | 高电子迁移率晶体管及其制备方法 | |
| CN113555431B (zh) | 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 | |
| CN113314597B (zh) | 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法 | |
| JP2008263212A (ja) | 半導体装置及びその作製方法並びに半導体装置応用システム | |
| CN112951910A (zh) | BAlN/GaN高电子迁移率晶体管及其制作方法 | |
| CN110504316B (zh) | 具有分割子器件的GaN高电子迁移率晶体管及制造方法 | |
| CN109300974B (zh) | 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法 | |
| CN110838514B (zh) | 一种半导体器件的外延结构及其制备方法、半导体器件 | |
| CN110911485A (zh) | 基于P型层的增强型双向阻断功率GaN基器件及制作方法 | |
| CN114121655B (zh) | 一种基于增强型器件的自终止刻蚀方法及器件 | |
| CN113257910B (zh) | 梳型栅结构hemt射频器件及其制备方法 | |
| CN114121656B (zh) | 一种基于硅衬底的新型hemt器件的制备方法及器件 | |
| CN112133747A (zh) | 高击穿的AlN AlGaN高电子迁移率晶体管及制备方法 | |
| CN109830540B (zh) | 一种基于空心阳极结构的肖特基二极管及其制备方法 | |
| CN114725022A (zh) | 一种基于GaOx-GaN的CMOS反相器的制备方法 | |
| CN113937155A (zh) | 一种组份渐变复合势垒层hemt器件及其制备方法 | |
| CN113314598A (zh) | 一种金刚石基氮极性面氮化镓高电子迁移率晶体管及其制作方法 | |
| CN108695156B (zh) | 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 | |
| CN113314590B (zh) | 一种氮化物高电子迁移率晶体管及其制作方法 | |
| EP2117039A2 (en) | Semiconductor devices including shallow inplanted regions and methods of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201225 |
|
| RJ01 | Rejection of invention patent application after publication |