CN113937155A - 一种组份渐变复合势垒层hemt器件及其制备方法 - Google Patents
一种组份渐变复合势垒层hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN113937155A CN113937155A CN202111150529.8A CN202111150529A CN113937155A CN 113937155 A CN113937155 A CN 113937155A CN 202111150529 A CN202111150529 A CN 202111150529A CN 113937155 A CN113937155 A CN 113937155A
- Authority
- CN
- China
- Prior art keywords
- layer
- component
- barrier layer
- algan barrier
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 145
- 239000002131 composite material Substances 0.000 title claims abstract description 31
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 110
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 238000002161 passivation Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000203 mixture Substances 0.000 claims description 28
- 229910052737 gold Inorganic materials 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 20
- 150000002739 metals Chemical class 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 16
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 claims description 16
- 230000000873 masking effect Effects 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 13
- 230000006911 nucleation Effects 0.000 claims description 11
- 238000010899 nucleation Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000002791 soaking Methods 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000010287 polarization Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000005566 electron beam evaporation Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- -1 Ni and Au Chemical class 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910004312 HN4F Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体器件领域，具体涉及一种组份渐变复合势垒层HEMT器件及其制备方法，该组份渐变复合势垒层HEMT器件，包括SiC衬底/Si衬底、AlN成核层、中部厚度大于两侧厚度的GaN沟道层、AlN插入层、渐变Al组份AlGaN势垒层、与渐变Al组份AlGaN势垒层相邻且厚度相同的固定Al组份AlGaN势垒层、源电极、漏电极、栅电极和钝化层。本发明利用三族氮化物的极化效应，在栅下采用了渐变Al组份AlGaN势垒层，能够有效调节栅下半导体的能带结构，增加了势垒高度，降低了栅泄漏电流；同时在非栅势垒区采用了固定Al组份AlGaN势垒层，能保持沟道区高电子浓度，最终达到降低栅泄漏电流的同时保持漏极输出电流处于较高水平的效果。
Description
技术领域
本发明涉及半导体器件领域，具体涉及一种组份渐变复合势垒层HEMT(高电子迁移率晶体管，High electron mobi l i ty trans i s tor)器件及其制备方法。
背景技术
以AlGaN/GaN异质结为代表的Ⅲ族氮化物异质结构，因强极化效应诱导异质结界面处形成高浓度的二维电子气(2-DEG)，非常适合于制备高电子迁移率晶体管。HEMT器件凭借高浓度和高迁移率的二维电子气的特点，被广泛应用于高频微波大功率器件、光电子器件及电力电子器件领域。
然而，AlGaN/GaN HEMT器件的可靠性问题一直是制约其发展的关键难题，而栅泄漏电流又是其中的重要因素。尤其是随着制作工艺的进步，器件的特征尺寸持续缩小，栅电流的影响越来越显著，故如何抑制栅电流来提高AlGaN/GaN HEMT器件的可靠性成为了AlGaN/GaN HEMT器件研究的当务之急。
肖特基势垒隧穿和热电子发射是引起常规AIGaN/GaN HEMT器件栅电流的主要机制，两种机制的发生概率均与势垒高度相关。通过高功函数金属的方法可以在一定程度上提高势垒高度，但是因为表面态等因素的影响使得通过功函数方法提高势垒高度的程度受限；采用栅介质能够有效抑制栅泄漏，但是会增加栅和沟道的距离，降低器件栅控。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种组份渐变复合势垒层HEMT器件及其制备方法，通过采用栅下区域Al组份渐变和非栅沟道区Al组份固定的复合势垒层结构，并利用氮化物的极化效应，来增加栅下势垒高度，且同时保持非栅区沟道电子浓度，从而解决常规HEMT器件栅泄漏电流的问题。
为了达到上述目的，本发明采用以下技术方案予以实现。
技术方案一：一种组份渐变复合势垒层HEMT器件，包括SiC衬底/Si衬底，所述SiC衬底/Si衬底的上表面设置有AlN成核层；
所述AlN成核层的上表面设置有GaN沟道层，所述GaN沟道层的中部厚度大于所述GaN沟道层的两侧厚度；
所述GaN沟道层中部的上表面设置有AlN插入层；
所述AlN插入层的上表面中部设置有渐变Al组份AlGaN势垒层；所述AlN插入层的上表面两侧分别设置有与所述渐变Al组份AlGaN势垒层相邻且厚度相同的固定Al组份AlGaN势垒层；
左侧的固定Al组份AlGaN势垒层的上表面左端设置有源电极，右侧的固定Al组份AlGaN势垒层的上表面右端设置有漏电极；所述渐变Al组份AlGaN势垒层的上表面中部设置有栅电极；
所述源电极和所述漏电极分别与所述固定Al组份AlGaN势垒层形成欧姆接触；所述栅电极与所述渐变Al组份AlGaN势垒层形成肖特基接触；
在所述源电极和栅电极之间、所述漏电极和栅电极之间分别设置有钝化层；所述GaN沟道层中部的两个侧面设置有钝化层；所述GaN沟道层两个侧较薄部分的上表面设置有钝化层；所述AlN插入层的两个侧面设置有钝化层；所述固定Al组份AlGaN势垒层的两个侧面设置有钝化层；所述源电极的两个侧面设置有钝化层；所述漏电极的两个侧面分别设置有钝化层。
进一步的，所述AlN成核层的厚度为200～300nm。
进一步的，所述GaN沟道层的厚度为1～3μm。
进一步的，所述AlN插入层的厚度为1nm。
进一步的，所述固定Al组份AlGaN势垒层厚度为10～50nm；在所述固定Al组份AlGaN势垒层中，Al组分固定不变；
进一步的，所述渐变Al组份AlGaN势垒层的厚度为10～50nm；在所述渐变Al组份AlGaN势垒层中，Al组分由下到上递减，最下层Al组分≤50％，最上层Al组分≥0％，且下层Al组分＞上层Al组分。
进一步的，钝化层的厚度为100～250nm。
进一步的，所述漏电极和所述源电极均为Ti、Al、Ni和Au四层金属由下至上依次组合而成。
进一步的，所述栅电极为Ni和Au两层金属由下至上依次组合而成。
技术方案二：一种组份渐变复合势垒层HEMT器件的制备方法，包括以下步骤：
步骤S1，选择使用SiC衬底/Si衬底，在SiC衬底/Si衬底上外延生长AlN成核层；
步骤S2，在AlN成核层上外延生长GaN沟道层；
步骤S3，在GaN沟道层上外延生长AlN插入层；
步骤S4，在AlN插入层上外延生长固定Al组份AlGaN势垒层；
步骤S5，在固定Al组份AlGaN势垒层上外延生长SiO2掩蔽膜；
步骤S6，在固定Al组份AlGaN势垒层和SiO2掩蔽膜中部光刻出渐变Al组份AlGaN势垒层的区域，刻蚀该区域的SiO2掩膜层和固定Al组份AlGaN势垒层，形成一处凹槽；
步骤S7，在凹槽处的AlN插入层上外延生长渐变Al组份AlGaN势垒层，再去除其余的SiO2掩蔽膜；
步骤S8，对固定Al组份AlGaN势垒层进行光刻，暴露出源电极区域和漏电极区域，再对器件进行蒸镀、剥离、退火处理，在源电极区域和漏电极区域形成源电极和漏电极；
步骤S9，对器件进行台面隔离处理；
步骤S10，对渐变Al组份AlGaN势垒层进行光刻，暴露出栅电极区域，再对器件进行蒸镀、剥离处理，在栅电极区域形成栅电极；
步骤S11，在器件的GaN沟道层上表面及GaN沟道层以上部分的外表面外延生长钝化层；
步骤S12，对源电极区域、漏电极区域和栅电极区域上的钝化层进行化学腐蚀处理，组份渐变复合势垒层HEMT器件制备完成。
进一步的，步骤S1中的外延生长的AlN成核层，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为980～1050℃。
进一步的，步骤S2中外延生长的GaN沟道层，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为980～1050℃。
进一步的，步骤S3中外延生长的AlN插入层，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为980～1050℃。
进一步的，步骤S4中外延生长的固定Al组份AlGaN势垒层采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为980～1050℃，固定Al组份AlGaN势垒层的Al组份固定不变。
进一步的，步骤S5中外延生长的SiO2掩蔽膜，采用等离子增强化学气相沉积(PECVD)生长制备，生长温度为300℃。
进一步的，步骤S7中外延生长的渐变Al组份AlGaN势垒层，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为980～1050℃；
具体为：在衬底温度为980～1050℃下，通入三甲基铝(TMAl)、三甲基镓(TMGa)与氨气(NH3)，同时三甲基铝(TMAl)和三甲基镓(TMGa)以设定的摩尔量变化，使得渐变Al组份AlGaN势垒层中的Al组分由下层到上层递减，下层Al组分≤50％，上层Al组分≥0％，且下层Al组分＞上层Al组分。
进一步的，步骤S8中，具体的，采用电子束蒸发方式进行源电极和漏电极的金属淀积，源电极和漏电极自下而上淀积的金属依次为Ti、Al、Ni、Au，Ti、Al、Ni、Au四层金属的厚度分别为20～22nm、120～140nm、45～55nm、30～40nm；将所有金属蒸发完后，再将器件放入金属剥离液中进行剥离；最后进行快速热退火处理：退火气氛为N2，退火温度为800～900℃，退火时间为20～40s。
进一步的，步骤S9中的台面隔离，采用干法刻蚀的方法，向下刻蚀至GaN沟道层。
进一步的，步骤S10中，具体的，采用电子束蒸发的方法进行栅电极的金属淀积，栅电极自下而上淀积的金属依次为Ni、Au，Ni、Au两层金属的厚度分别为45～55nm、100～120nm；将所有金属蒸发完后，再将器件放入金属剥离液中进行剥离。
进一步的，步骤S11中外延生长的钝化层为SiN钝化层，采用等离子增强化学气相沉积(PECVD)生长制备，生长温度为230～320℃。
进一步的，步骤S12中的化学腐蚀处理，具体为：采用质量分数比为HF:HN4F＝1:7～1:5的缓冲氧化物刻蚀剂(BOE)溶液浸泡50～100s。
与现有技术相比，本发明的有益效果为：
利用三族氮化物的极化效应，在栅下采用了渐变Al组份AlGaN势垒层，能够有效调节栅下半导体的能带结构，增加了势垒高度，降低了栅泄漏电流；同时在非栅势垒区采用了固定Al组份AlGaN势垒层，能保持沟道区高电子浓度，最终达到降低栅泄漏电流的同时保持漏极输出电流处于较高水平的效果。
附图说明
下面结合附图和具体实施例对本发明做进一步详细说明。
图1为本发明组份渐变复合势垒层HEMT器件一种实施例的结构示意图；
图2为本发明组份渐变复合势垒层HEMT器件一种实施例的结构示意图；
图3为本发明组份渐变复合势垒层HEMT器件的制备过程示意图；
图4为在漏压为10V的情况下，本发明组份渐变复合势垒层HEMT器件的一种实施例与常规器件的栅电压-漏电流转移特性对比图；横坐标为栅电压，纵坐标为漏电流；
图5为在漏压为10V的情况下，本发明组份渐变复合势垒层HEMT器件的一种实施例与常规器件的跨导特性对比图；横坐标为栅电压，纵坐标为跨导；
图6为在漏压为零的情况下，本发明组份渐变复合势垒层HEMT器件的一种实施例与常规器件的栅泄漏电流对比图；横坐标为栅电压，纵坐标为栅电流。
以上图中，101 SiC衬底；102 Si衬底；2 AlN成核层；3 GaN沟道层；4 AlN插入层；5固定Al组份AlGaN势垒层；6渐变Al组份AlGaN势垒层；7源电极；8漏电极；9钝化层；10栅电极。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域的技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。
实施例1
参考图1，为本发明组份渐变复合势垒层HEMT器件一种实施例的结构示意图；该组份渐变复合势垒层HEMT器件，包括SiC衬底101，所述SiC衬底101的上表面设置有AlN成核层2；
所述AlN成核层2的上表面设置有GaN沟道层3，所述GaN沟道层3的中部厚度大于所述GaN沟道层3的两侧厚度；
所述GaN沟道层3中部的上表面设置有AlN插入层4；
所述AlN插入层4的上表面中部设置有渐变Al组份AlGaN势垒层6；所述AlN插入层4的上表面两侧分别设置有与所述渐变Al组份AlGaN势垒层6相邻且厚度相同的固定Al组份AlGaN势垒层5；
左侧的固定Al组份AlGaN势垒层5的上表面左端设置有源电极7，右侧的固定Al组份AlGaN势垒层5的上表面右端设置有漏电极8；所述渐变Al组份AlGaN势垒层6的上表面中部设置有栅电极10；
所述源电极7和所述漏电极8分别与所述固定Al组份AlGaN势垒层5形成欧姆接触；所述栅电极10与所述渐变Al组份AlGaN势垒层6形成肖特基接触；
在所述源电极7和栅电极10之间、所述漏电极8和栅电极10之间分别设置有钝化层9；所述GaN沟道层3中部的两个侧面设置有钝化层9；所述GaN沟道层3两个侧较薄部分的上表面设置有钝化层9；所述AlN插入层4的两个侧面设置有钝化层9；所述固定Al组份AlGaN势垒层5的两个侧面设置有钝化层9；所述源电极7的两个侧面设置有钝化层9；所述漏电极8的两个侧面分别设置有钝化层9。
进一步的，所述AlN成核层2的厚度为200nm。
进一步的，所述GaN沟道层3的厚度为1μm。
进一步的，所述AlN插入层4的厚度为1nm。
进一步的，所述固定Al组份AlGaN势垒层5的厚度为30nm；在所述固定Al组份AlGaN势垒层5中，Al组分固定不变为30％。
进一步的，所述渐变Al组份AlGaN势垒层6的厚度为30nm；在所述渐变Al组份AlGaN势垒层6中，Al组分由下层到上层递减，最下层Al组分为50％，最上层Al组分为10％。
进一步的，所述钝化层9的厚度为150nm。
进一步的，所述漏电极8和所述源电极7均为Ti、Al、Ni和Au四层金属由下至上依次组合而成。
进一步的，所述栅电极10为Ni和Au两层金属由下至上依次组合而成。
参考图3，为本发明组份渐变复合势垒层HEMT器件的制备过程示意图；该组份渐变复合势垒层HEMT器件的制备方法，包括以下步骤：
步骤S1，选择使用SiC衬底101，在SiC衬底101上外延生长AlN成核层2；
步骤S2，在AlN成核层2上外延生长GaN沟道层3；
步骤S3，在GaN沟道层3上外延生长AlN插入层4；
步骤S4，在AlN插入层4上外延生长固定Al组份AlGaN势垒层5；
步骤S5，在固定Al组份AlGaN势垒层5上外延生长SiO2掩蔽膜；
步骤S6，在固定Al组份AlGaN势垒层5和SiO2掩蔽膜中部光刻出渐变Al组份AlGaN势垒层6的区域，刻蚀该区域的SiO2掩膜层和固定Al组份AlGaN势垒层5，形成一处凹槽；
步骤S7，在凹槽处的AlN插入层4上外延生长渐变Al组份AlGaN势垒层6，再去除其余的SiO2掩蔽膜；
步骤S8，对固定Al组份AlGaN势垒层5进行光刻，暴露出源电极7区域和漏电极8区域，再对器件进行蒸镀、剥离、退火处理，在源电极7区域和漏电极8区域形成源电极7和漏电极8；
步骤S9，对器件进行台面隔离处理；
步骤S10，对渐变Al组份AlGaN势垒层6进行光刻，暴露出栅电极10区域，再对器件进行蒸镀、剥离处理，在栅电极10区域形成栅电极10；
步骤S11，在器件的GaN沟道层3上表面及GaN沟道层3以上部分的外表面外延生长钝化层上外延生长钝化层9；
步骤S12，对源电极7区域、漏电极8区域和栅电极10区域上的钝化层9进行化学腐蚀处理，制备完成。
进一步的，步骤S1中的外延生长的AlN成核层2，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1000℃。
进一步的，步骤S2中外延生长的GaN沟道层3，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1000℃。
进一步的，步骤S3中外延生长的AlN插入层4，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1000℃。
进一步的，步骤S4中外延生长的固定Al组份的AlGaN势垒层，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1000℃；固定Al组份的AlGaN势垒层中的Al组份固定为30％。
进一步的，步骤S5中外延生长的SiO2掩蔽膜，采用等离子增强化学气相沉积(PECVD)生长制备，生长温度为300℃。
进一步的，步骤S7中外延生长的渐变Al组份AlGaN势垒层6，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1000℃，具体为：在衬底温度为1000℃下，通入三甲基铝(TMAl)、三甲基镓(TMGa)与氨气(NH3)，同时三甲基铝(TMAl)和三甲基镓(TMGa)以设定的摩尔量变化，使得渐变Al组份AlGaN势垒层6中的Al组分由下层到上层递减，下层Al组分为50％，上层Al组分为10％。
进一步的，步骤S8中，具体的，采用电子束蒸发方式进行源电极7和漏电极8的金属淀积，源电极7和漏电极8自下而上淀积的金属依次为Ti、Al、Ni、Au，Ti、Al、Ni、Au四层金属的厚度分别为20nm、120nm、45nm、30nm；将所有金属蒸发完后，再将器件放入金属剥离液中进行剥离；最后进行快速热退火处理：退火气氛为N2，退火温度为800℃，退火时间为30s。
进一步的，步骤S9中的台面隔离，采用干法刻蚀的方法，向下刻蚀至GaN沟道层3。
进一步的，步骤S10中，具体的，采用电子束蒸发的方法进行栅电极10的金属淀积，栅电极10自下而上淀积的金属依次为Ni、Au，Ni、Au两层金属的厚度分别为45nm、100nm；将所有金属蒸发完后，再将器件放入金属剥离液中进行剥离。
进一步的，步骤S11中外延生长的钝化层9为SiN钝化层9，采用等离子增强化学气相沉积(PECVD)生长制备，生长温度为230℃。
进一步的，步骤S12中的化学腐蚀处理，具体为：采用质量分数比为HF:HN4F＝1:5的缓冲氧化物刻蚀剂(BOE)溶液浸泡50s。
实施例2
参考图2，为本发明组份渐变复合势垒层HEMT器件一种实施例的结构示意图；该组份渐变复合势垒层HEMT器件，包括Si衬底102，所述Si衬底102的上表面设置有AlN成核层2；
所述AlN成核层2的上表面设置有GaN沟道层3，所述GaN沟道层3的中部厚度大于所述GaN沟道层3的两侧厚度；
所述GaN沟道层3中部的上表面设置有AlN插入层4；
所述AlN插入层4的上表面中部设置有渐变Al组份AlGaN势垒层6；所述AlN插入层4的上表面两侧分别设置有与所述渐变Al组份AlGaN势垒层6相邻且厚度相同的固定Al组份AlGaN势垒层5；
左侧的固定Al组份AlGaN势垒层5的上表面左端设置有源电极7，右侧的固定Al组份AlGaN势垒层5的上表面右端设置有漏电极8；所述渐变Al组份AlGaN势垒层6的上表面中部设置有栅电极10；
所述源电极7和所述漏电极8分别与所述固定Al组份AlGaN势垒层5形成欧姆接触；所述栅电极10与所述渐变Al组份AlGaN势垒层6形成肖特基接触；
在所述源电极7和栅电极10之间、所述漏电极8和栅电极10之间分别设置有钝化层9；所述GaN沟道层3中部的两个侧面设置有钝化层9；所述GaN沟道层3两个侧较薄部分的上表面设置有钝化层9；所述AlN插入层4的两个侧面设置有钝化层9；所述固定Al组份AlGaN势垒层5的两个侧面设置有钝化层9；所述源电极7的两个侧面设置有钝化层9；所述漏电极8的两个侧面分别设置有钝化层9。
进一步的，所述AlN成核层2的厚度为300nm。
进一步的，所述GaN沟道层3的厚度为2μm。
进一步的，所述AlN插入层4的厚度为1nm。
进一步的，所述固定Al组份AlGaN势垒层5的厚度为20nm；在所述固定Al组份AlGaN势垒层5中，Al组分固定不变为30％。
进一步的，所述渐变Al组份AlGaN势垒层6的厚度为20nm；所述渐变Al组份AlGaN势垒层6中，Al组分由下层到上层递减，最下层Al组分为45％，最上层Al组分为15％。
进一步的，所述钝化层9的厚度为250nm。
进一步的，所述漏电极8和所述源电极7均为Ti、Al、Ni和Au四层金属由下至上依次组合而成。
进一步的，所述栅电极10为Ni和Au两层金属由下至上依次组合而成。
参考图3，为本发明组份渐变复合势垒层HEMT器件的制备过程示意图；该组份渐变复合势垒层HEMT器件的制备方法，包括以下步骤：
步骤S1，选择使用Si衬底102，在Si衬底102上外延生长AlN成核层2；
步骤S2，在AlN成核层2上外延生长GaN沟道层3；
步骤S3，在GaN沟道层3上外延生长AlN插入层4；
步骤S4，在AlN插入层4上外延生长固定Al组份AlGaN势垒层5；
步骤S5，在固定Al组份AlGaN势垒层5上外延生长SiO2掩蔽膜；
步骤S6，在固定Al组份AlGaN势垒层5和SiO2掩蔽膜中部光刻出渐变Al组份AlGaN势垒层6的区域，刻蚀该区域的SiO2掩膜层和固定Al组份AlGaN势垒层5，形成一处凹槽；
步骤S7，在凹槽处的AlN插入层4上外延生长渐变Al组份AlGaN势垒层6，再去除其余的SiO2掩蔽膜；
步骤S8，对固定Al组份AlGaN势垒层5进行光刻，暴露出源电极7区域和漏电极8区域，再对整体器件进行蒸镀、剥离、退火处理，在源电极7区域和漏电极8区域形成源电极7和漏电极8；
步骤S9，对整体器件进行台面隔离处理；
步骤S10，对渐变Al组份AlGaN势垒层6进行光刻，暴露出栅电极10区域，再对整体器件进行蒸镀、剥离处理，在栅电极10区域形成栅电极10；
步骤S11，在器件的GaN沟道层3上表面及GaN沟道层3以上部分的外表面外延生长钝化层9；
步骤S12，对源电极7区域、漏电极8区域和栅电极10区域上的钝化层9进行化学腐蚀处理，制备完成。
进一步的，步骤S1中的外延生长的AlN成核层2，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1050℃。
进一步的，步骤S2中外延生长的GaN沟道层3，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1050℃。
进一步的，步骤S3中外延生长的AlN插入层4，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1050℃。
进一步的，步骤S4中外延生长的固定Al组份的AlGaN势垒层，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1050℃；固定Al组份的AlGaN势垒层中的Al组份固定为30％。
进一步的，步骤S5中外延生长的SiO2掩蔽膜，采用等离子增强化学气相沉积(PECVD)生长制备，生长温度为300℃。
进一步的，步骤S7中外延生长的渐变Al组份AlGaN势垒层6，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为1050℃，具体为：在衬底温度为1050℃下，通入三甲基铝(TMAl)、三甲基镓(TMGa)与氨气(NH3)，同时三甲基铝(TMAl)和三甲基镓(TMGa)以设定的摩尔量变化，使得渐变Al组份AlGaN势垒层6中的Al组分由下层到上层递减，下层Al组分为45％，上层Al组分为15％。
进一步的，步骤S8中，具体的，采用电子束蒸发方式进行源电极7和漏电极8的金属淀积，源电极7和漏电极8自下而上淀积的金属依次为Ti、Al、Ni、Au，Ti、Al、Ni、Au四层金属的厚度分别为22nm、140nm、55nm、40nm；将所有金属蒸发完后，再将器件放入金属剥离液中进行剥离；最后进行快速热退火处理：退火气氛为N2，退火温度为850℃，退火时间为30s。
进一步的，步骤S9中的台面隔离，采用干法刻蚀的方法，向下刻蚀至GaN沟道层3。
进一步的，步骤S10中，具体的，采用电子束蒸发的方法进行栅电极10的金属淀积，栅电极10自下而上淀积的金属依次为Ni、Au，Ni、Au两层金属的厚度分别为55nm、120nm；将所有金属蒸发完后，再将器件放入金属剥离液中进行剥离。
进一步的，步骤S11中外延生长的钝化层9为SiN钝化层9，采用等离子增强化学气相沉积(PECVD)生长制备，生长温度为300℃。
进一步的，步骤S12中的化学腐蚀处理，具体为：采用质量分数比为HF:HN4F＝1:6的缓冲氧化物刻蚀剂(BOE)溶液浸泡75s。
仿真对比
使用Si lvaco At las软件对实施例2的组份渐变复合势垒层HEMT器件和常规HEMT器件(与实施例2的组份渐变复合势垒层HEMT器件相比，将渐变Al组份AlGaN势垒层替换为固定Al组份AlGaN势垒层)进行对比仿真，对比结果如图4、图5、图6所示。
参考图4，可以看出实施例2的组份渐变复合势垒层HEMT器件相较于常规器件，在负栅电压下的关态漏电流显著降低，从10-6量级降到10-12量级。
参考图4、图5，可以看出实施例2的组份渐变复合势垒层HEMT器件相较于常规器件，能保持器件的开态电流在较高水平(大于1A/mm)，且跨导特性和栅控能力不退化。
参考图6，可以看出实施例2的组份渐变复合势垒层HEMT器件相较于常规器件，栅泄漏电流降低了12个量级。
虽然，本说明书中已经用一般性说明及具体实施方案对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。
Claims (10)
1.一种组份渐变复合势垒层HEMT器件，其特征在于，包括SiC衬底(101)/Si衬底(102)，所述SiC衬底(101)/Si衬底(102)的上表面设置有AlN成核层(2)；
所述AlN成核层(2)的上表面设置有GaN沟道层(3)，所述GaN沟道层(3)的中部厚度大于所述GaN沟道层(3)的两侧厚度；
所述GaN沟道层(3)中部的上表面设置有AlN插入层(4)；
所述AlN插入层(4)的上表面中部设置有渐变Al组份AlGaN势垒层(6)；所述AlN插入层(4)的上表面两侧分别设置有与所述渐变Al组份AlGaN势垒层(6)相邻且厚度相同的固定Al组份AlGaN势垒层(5)；
左侧的固定Al组份AlGaN势垒层(5)的上表面左端设置有源电极(7)，右侧的固定Al组份AlGaN势垒层(5)的上表面右端设置有漏电极(8)；所述渐变Al组份AlGaN势垒层(6)的上表面中部设置有栅电极(10)；
所述源电极(7)和所述漏电极(8)分别与所述固定Al组份AlGaN势垒层(5)形成欧姆接触；所述栅电极(10)与所述渐变Al组份AlGaN势垒层(6)形成肖特基接触；
在所述源电极(7)和栅电极(10)之间、所述漏电极(8)和栅电极(10)之间分别设置有钝化层(9)；所述GaN沟道层(3)中部的两个侧面设置有钝化层(9)；所述GaN沟道层(3)两个侧较薄部分的上表面设置有钝化层(9)；所述AlN插入层(4)的两个侧面设置有钝化层(9)；所述固定Al组份AlGaN势垒层(5)的两个侧面设置有钝化层(9)；所述源电极(7)的两个侧面设置有钝化层(9)；所述漏电极(8)的两个侧面分别设置有钝化层(9)。
2.根据权利要求1所述的组份渐变复合势垒层HEMT器件，其特征在于，所述AlN成核层(2)的厚度为200～300nm。
3.根据权利要求2所述的组份渐变复合势垒层HEMT器件，其特征在于，所述GaN沟道层(3)的厚度为1～3μm。
4.根据权利要求3所述的组份渐变复合势垒层HEMT器件，其特征在于，所述AlN插入层(4)的厚度为1nm。
5.根据权利要求4所述的组份渐变复合势垒层HEMT器件，其特征在于，所述固定Al组份AlGaN势垒层(5)厚度为10～50nm；在所述固定Al组份AlGaN势垒层(5)中，Al组分固定不变；
所述渐变Al组份AlGaN势垒层(6)的厚度为10～50nm；在所述渐变Al组份AlGaN势垒层(6)中，Al组分由下到上递减，最下层Al组分≤50％，最上层Al组分≥0％，且下层Al组分＞上层Al组分。
6.根据权利要求5所述的组份渐变复合势垒层HEMT器件，其特征在于，钝化层(9)的厚度为100～250nm。
7.根据权利要求6所述的组份渐变复合势垒层HEMT器件，其特征在于，所述漏电极(8)和所述源电极(7)均为Ti、Al、Ni和Au四层金属由下至上依次组合而成；所述栅电极(10)为Ni和Au两层金属由下至上依次组合而成。
8.权利要求7所述的组份渐变复合势垒层HEMT器件的制备方法，其特征在于，包括以下步骤：
步骤S1，选择使用SiC衬底(101)/Si衬底(102)，在SiC衬底(101)/Si衬底(102)上外延生长AlN成核层(2)；
步骤S2，在AlN成核层(2)上外延生长GaN沟道层(3)；
步骤S3，在GaN沟道层(3)上外延生长AlN插入层(4)；
步骤S4，在AlN插入层(4)上外延生长固定Al组份AlGaN势垒层(5)；
步骤S5，在固定Al组份AlGaN势垒层(5)上外延生长SiO2掩蔽膜；
步骤S6，在固定Al组份AlGaN势垒层(5)和SiO2掩蔽膜中部光刻出渐变Al组份AlGaN势垒层(6)的区域，刻蚀该区域的SiO2掩膜层和固定Al组份AlGaN势垒层(5)，形成一处凹槽；
步骤S7，在凹槽处的AlN插入层(4)上外延生长渐变Al组份AlGaN势垒层(6)，再去除其余的SiO2掩蔽膜；
步骤S8，对固定Al组份AlGaN势垒层(5)进行光刻，暴露出源电极(7)区域和漏电极(8)区域，再对器件进行蒸镀、剥离、退火处理，在源电极(7)区域和漏电极(8)区域形成源电极(7)和漏电极(8)；
步骤S9，对器件进行台面隔离处理；
步骤S10，对渐变Al组份AlGaN势垒层(6)进行光刻，暴露出栅电极(10)区域，再对器件进行蒸镀、剥离处理，在栅电极(10)区域形成栅电极(10)；
步骤S11，在器件的GaN沟道层(3)及GaN沟道层(3)以上部分外延生长钝化层(9)；
步骤S12，对源电极(7)区域、漏电极(8)区域和栅电极(10)区域上的钝化层(9)进行化学腐蚀处理，组份渐变复合势垒层HEMT器件制备完成。
9.一种组份渐变复合势垒层HEMT器件的制备方法，其特征在于，步骤S7中外延生长的渐变Al组份AlGaN势垒层(6)，采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为980～1050℃；
具体为：在衬底温度为980～1050℃下，通入三甲基铝(TMAl)、三甲基镓(TMGa)与氨气(NH3)，同时三甲基铝(TMAl)和三甲基镓(TMGa)以设定的摩尔量变化，使得渐变Al组份AlGaN势垒层(6)中的Al组分由下层到上层递减，下层Al组分≤50％，上层Al组分≥0％，且下层Al组分＞上层Al组分。
10.根据权利要求9所述的组份渐变复合势垒层HEMT器件的制备方法，其特征在于，步骤S12中的化学腐蚀处理，具体为：采用质量分数比为HF:HN4F＝1:7～1:5的缓冲氧化物刻蚀剂(BOE)溶液浸泡50～100s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111150529.8A CN113937155B (zh) | 2021-09-29 | 2021-09-29 | 一种组份渐变复合势垒层hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111150529.8A CN113937155B (zh) | 2021-09-29 | 2021-09-29 | 一种组份渐变复合势垒层hemt器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113937155A true CN113937155A (zh) | 2022-01-14 |
| CN113937155B CN113937155B (zh) | 2024-01-19 |
Family
ID=79277456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111150529.8A Active CN113937155B (zh) | 2021-09-29 | 2021-09-29 | 一种组份渐变复合势垒层hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113937155B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117438457A (zh) * | 2023-12-15 | 2024-01-23 | 浙江集迈科微电子有限公司 | 凹槽栅型GaN基HEMT器件及其制备方法 |
| WO2024183700A1 (zh) * | 2023-03-08 | 2024-09-12 | 华为技术有限公司 | 一种增强型hemt器件及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101385132A (zh) * | 2006-02-10 | 2009-03-11 | 日本电气株式会社 | 半导体器件 |
| KR20100034921A (ko) * | 2008-09-25 | 2010-04-02 | 전자부품연구원 | 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 |
| CN104201202A (zh) * | 2014-09-17 | 2014-12-10 | 电子科技大学 | 一种具有复合势垒层的氮化镓基异质结场效应管 |
| CN105609552A (zh) * | 2015-12-31 | 2016-05-25 | 深圳市华讯方舟微电子科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| CN106252403A (zh) * | 2016-08-29 | 2016-12-21 | 中国科学院半导体研究所 | 一种hemt外延结构及制备方法 |
| KR20190112523A (ko) * | 2018-03-26 | 2019-10-07 | 홍익대학교 산학협력단 | 이종접합 전계효과 트랜지스터 및 그 제조 방법 |
| CN110875379A (zh) * | 2018-08-29 | 2020-03-10 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
| CN111834439A (zh) * | 2019-04-22 | 2020-10-27 | 珠海格力电器股份有限公司 | 一种高电子迁移率晶体管、其制备方法及电子装置 |
| CN113284947A (zh) * | 2021-05-14 | 2021-08-20 | 杭州士兰明芯科技有限公司 | 半导体晶体管外延结构、其制备方法及半导体晶体管 |
-
2021
- 2021-09-29 CN CN202111150529.8A patent/CN113937155B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101385132A (zh) * | 2006-02-10 | 2009-03-11 | 日本电气株式会社 | 半导体器件 |
| KR20100034921A (ko) * | 2008-09-25 | 2010-04-02 | 전자부품연구원 | 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 |
| CN104201202A (zh) * | 2014-09-17 | 2014-12-10 | 电子科技大学 | 一种具有复合势垒层的氮化镓基异质结场效应管 |
| CN105609552A (zh) * | 2015-12-31 | 2016-05-25 | 深圳市华讯方舟微电子科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| CN106252403A (zh) * | 2016-08-29 | 2016-12-21 | 中国科学院半导体研究所 | 一种hemt外延结构及制备方法 |
| KR20190112523A (ko) * | 2018-03-26 | 2019-10-07 | 홍익대학교 산학협력단 | 이종접합 전계효과 트랜지스터 및 그 제조 방법 |
| CN110875379A (zh) * | 2018-08-29 | 2020-03-10 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
| CN111834439A (zh) * | 2019-04-22 | 2020-10-27 | 珠海格力电器股份有限公司 | 一种高电子迁移率晶体管、其制备方法及电子装置 |
| CN113284947A (zh) * | 2021-05-14 | 2021-08-20 | 杭州士兰明芯科技有限公司 | 半导体晶体管外延结构、其制备方法及半导体晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| TIAN-LI WU ET AL: "Investigation of Recessed Gate AlGaN/GaN MIS-HEMTs with Double AlGaN Barrier Designs toward an Enhancement-Mode Characteristic", 《MICROMACHINES》, pages 1 - 10 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024183700A1 (zh) * | 2023-03-08 | 2024-09-12 | 华为技术有限公司 | 一种增强型hemt器件及其制备方法 |
| CN117438457A (zh) * | 2023-12-15 | 2024-01-23 | 浙江集迈科微电子有限公司 | 凹槽栅型GaN基HEMT器件及其制备方法 |
| CN117438457B (zh) * | 2023-12-15 | 2024-03-22 | 浙江集迈科微电子有限公司 | 凹槽栅型GaN基HEMT器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113937155B (zh) | 2024-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9147761B2 (en) | Compound semiconductor device | |
| US7550784B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| US7901994B2 (en) | Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers | |
| US7456443B2 (en) | Transistors having buried n-type and p-type regions beneath the source region | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| CN108417627B (zh) | 一种用于制备GaN基高频微波器件的方法 | |
| CN109873034B (zh) | 沉积多晶AlN的常关型HEMT功率器件及其制备方法 | |
| CN113937155B (zh) | 一种组份渐变复合势垒层hemt器件及其制备方法 | |
| JP2017514316A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2019062115A (ja) | 電界効果トランジスタの製造方法及び電界効果トランジスタ | |
| CN108447788B (zh) | 增强型高电子迁移率晶体管的制备方法 | |
| JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
| CN115799331B (zh) | 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件 | |
| CN111446296B (zh) | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 | |
| CN213212169U (zh) | 一种半导体器件的外延结构及半导体器件 | |
| CN110444598B (zh) | 高电子迁移率晶体管及其制备方法 | |
| WO2019095924A1 (zh) | 一种利用极化掺杂制备增强型GaN基晶体管的方法 | |
| US11646357B2 (en) | Method for preparing a p-type semiconductor structure, enhancement mode device and method for manufacturing the same | |
| CN113517335B (zh) | 一种可调节的复合凹槽栅e-hemt器件及制备方法 | |
| WO2022068256A1 (zh) | 半导体器件的外延结构及其制备方法 | |
| CN116864393A (zh) | 一种增强型GaN HEMT器件制备方法及其外延结构 | |
| CN114156340A (zh) | 基于复合沟道结构的高电子迁移率晶体管及其制备方法 | |
| CN116581143A (zh) | 一种增强型hemt器件及其制备方法和应用 | |
| CN117153867A (zh) | 一种垂直FinFET结构的晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |