CN110444598B - 高电子迁移率晶体管及其制备方法 - Google Patents

高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN110444598B
CN110444598B CN201910536346.6A CN201910536346A CN110444598B CN 110444598 B CN110444598 B CN 110444598B CN 201910536346 A CN201910536346 A CN 201910536346A CN 110444598 B CN110444598 B CN 110444598B
Authority
CN
China
Prior art keywords
layer
aln
layers
barrier layer
seed crystals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910536346.6A
Other languages
English (en)
Other versions
CN110444598A (zh
Inventor
洪威威
王倩
周飚
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201910536346.6A priority Critical patent/CN110444598B/zh
Publication of CN110444598A publication Critical patent/CN110444598A/zh
Application granted granted Critical
Publication of CN110444598B publication Critical patent/CN110444598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种高电子迁移率晶体管及其制备方法,属于半导体技术领域。高电子迁移率晶体管包括Si衬底、多个AlN晶种、AlN缓冲层、GaN沟道层、AlGaN势垒层、源极、漏极和栅极;多个AlN晶种均匀分布在Si衬底的第一表面上,AlN缓冲层设置在多个AlN晶种上并填满各个AlN晶种之间的空间,各个AlN晶种上的AlN缓冲层的晶体取向相同;GaN沟道层和AlGaN势垒层依次层叠在AlN缓冲层的第二表面上,第二表面为平面;源极、漏极和栅极分别设置在AlGaN势垒层上,源极和漏极均与AlGaN势垒层形成欧姆接触,栅极与AlGaN势垒层形成肖特基接触。本发明可以提高GaN沟道层的晶体质量。

Description

高电子迁移率晶体管及其制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种高电子迁移率晶体管及其制备方法。
背景技术
高电子迁移率晶体管(英文:High electron mobility transistor,简称:HEMT)是场效应晶体管的一种,它使用两种具有不同能隙的材料形成异质结,为载流子提供沟道。氮化镓(GaN)基材料具有宽带隙、高电子迁移率、耐高压、抗辐射、易形成异质结构、自发极化效应大的特点,适合制备HEMT等新一代高频大功率微电子器件和电路。
现有的高电子迁移率晶体管包括衬底、沟道层、势垒层、源极、漏极和栅极,沟道层和势垒层依次层叠在衬底上,源极、漏极和栅极分别设置在势垒层上,源极和漏极均与势垒层形成欧姆接触,栅极与势垒层形成肖特基接触。与蓝宝石衬底相比,硅(Si)衬底的硬度较低,减薄加工工艺更为简单,可以有效降低半导体器件的制作工艺成本。而且Si衬底尺寸大、价格低廉,可以降低外延生长成本。因此,高电子迁移率晶体管优选Si衬底实现。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
在Si衬底上直接生长GaN时,衬底Si会与外延生长过程中通入的N源发生反应,生成非晶态的SiN,影响GaN的晶体质量,甚至扩散到GaN内,破坏GaN的晶体结构,严重影响高电子迁移率晶体管的性能。
发明内容
本发明实施例提供了一种高电子迁移率晶体管及其制备方法,可以避免衬底Si与N源反应甚至扩展到GaN内,提高GaN的晶体质量,保证高电子迁移率晶体管的性能。所述技术方案如下:
一方面,本发明实施例提供了一种高电子迁移率晶体管,所述高电子迁移率晶体管包括Si衬底、多个AlN晶种、AlN缓冲层、GaN沟道层、AlGaN势垒层、源极、漏极和栅极;所述多个AlN晶种均匀分布在所述Si衬底的第一表面上,所述AlN缓冲层设置在所述多个AlN晶种上并填满各个所述AlN晶种之间的空间,各个所述AlN晶种上的所述AlN缓冲层的晶体取向相同;所述GaN沟道层和所述AlGaN势垒层依次层叠在所述AlN缓冲层的第二表面上,所述第二表面为平面;所述源极、所述漏极和所述栅极分别设置在所述AlGaN势垒层上,所述源极和所述漏极均与所述AlGaN势垒层形成欧姆接触,所述栅极与所述AlGaN势垒层形成肖特基接触。
可选地,所述AlN晶种的高度为2nm~3nm。
进一步地,所述AlN晶种的间距为与所述AlN晶种的高度相同。
可选地,所述高电子迁移率晶体管还包括应力释放层,所述应力释放层设置在所述AlN缓冲层和所述GaN沟道层之间;所述应力释放层包括交替层叠的多个第一子层和多个第二子层,所述第一子层为AlGaN层,所述第二子层为AlN层,所述应力释放层中各个第一子层中Al组分的含量自所述AlN缓冲层向所述GaN沟道层的方向逐层减小。
进一步地,所述应力释放层中最靠近所述AlN缓冲层的第一子层为Al0.8Ga0.2N层,所述应力释放层中最靠近所述GaN沟道层的第一子层为Al0.2Ga0.8N层。
另一方面,本发明实施例提供了一种高电子迁移率晶体管的制备方法,所述制备方法包括:
在衬底的第一表面上形成多个AlN晶种,所述多个AlN晶种均匀分布在所述第一表面上;
在所述多个AlN晶种上和各个所述AlN晶种之间的空间形成AlN缓冲层,各个所述AlN晶种上的AlN缓冲层的晶体取向相同;
在所述AlN缓冲层的第二表面上依次形成GaN沟道层和AlGaN势垒层,所述第二表面为平面;
在所述AlGaN势垒层上形成源极和漏极,所述源极和所述漏极均与所述势垒层形成欧姆接触;
在所述AlGaN势垒层上形成栅极,所述栅极与所述势垒层形成肖特基接触。
可选地,所述在衬底的第一表面上形成多个AlN晶种,包括:
将所述衬底放入MOCVD反应室内;
分多个阶段向所述MOCVD反应室内通入气体形成所述AlN晶种;各个所述阶段中,先在小于3s的时间段内保持向所述MOCVD反应室内通入Al源气体并停止向所述MOCVD反应室内通入N源气体,再在小于3s的时间段内保持向所述MOCVD反应室内通入N源气体并停止向所述MOCVD反应室内通入Al源气体。
进一步地,所述AlN晶种形成时所述MOCVD反应室的温度为800℃~900℃。
可选地,在所述AlN缓冲层的第二表面上依次形成GaN沟道层和AlGaN势垒层之前,所述制备方法还包括:
在所述第二表面上形成应力释放层;所述应力释放层包括交替层叠的第一子层和第二子层,所述第一子层为AlGaN层,所述第二子层为AlN层,所述应力释放层中各个第一子层中Al组分的含量在所述应力释放层的形成过程中逐层减小。
进一步地,所述应力释放层的形成温度为900℃~950℃。
本发明实施例提供的技术方案带来的有益效果是:
通过先在Si衬底上均匀分布多个AlN晶种,再在AlN晶种上和AlN晶种之间形成AlN缓冲层,AlN缓冲层将AlN晶种之间的空间填满并为GaN沟道层提供生长平面,由于Al-N键比Si-N键更容易形成,因此在Si衬底和GaN沟道层之间增设AlN晶种和AlN缓冲层,可以防止衬底Si反应形成无定形或者多晶态的SiN而影响GaN沟道层的晶体质量。而且各个AlN晶种上的AlN缓冲层的晶体取向相同,确保AlN缓冲层表面的极性一致,可以有效抑制Si扩散到GaN内,提高GaN沟道层的晶体质量,最终提升高电子迁移率晶体管的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种高电子迁移率晶体管的结构示意图;
图2是本发明实施例提供的图1沿A-A向的剖视图;
图3是本发明实施例提供的应力释放层的结构示意图;
图4是本发明实施例提供的一种高电子迁移率晶体管的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种高电子迁移率晶体管。图1为本发明实施例提供的一种高电子迁移率晶体管的结构示意图。参见图1,高电子迁移率晶体管包括Si衬底10、多个AlN晶种21、AlN缓冲层22、GaN沟道层31、AlGaN势垒层32、源极41、漏极42和栅极43。
图2为本发明实施例提供的图1沿A-A向的剖视图。参见图2和图1,多个AlN晶种21均匀分布在Si衬底10的第一表面100上,AlN缓冲层22设置在多个AlN晶种21上并填满各个AlN晶种21之间的空间,各个AlN晶种21上的AlN缓冲层22的晶体取向相同。
如图1所示,GaN沟道层31和AlGaN势垒层32依次层叠在AlN缓冲层22的第二表面200上,第二表面200为平面。源极41、漏极42和栅极43分别设置在AlGaN势垒层32上,源极41和漏极42均与AlGaN势垒层32形成欧姆接触,栅极43与AlGaN势垒层32形成肖特基接触。
在本实施例中,晶种是在结晶法中可以形成晶核,从而加快或促进与之晶型或立体构型相同的对映异构体结晶生长的添加物。AlN晶种21为AlN缓冲层的生长中心,AlN缓冲层22生长时先聚集在AlN晶种21周围,形成体积越来越大的AlN晶体结构,直到填满各个AlN晶种21之间的空间,形成AlN薄膜,即表面为平面的AlN缓冲层。
本发明实施例通过先在Si衬底上均匀分布多个AlN晶种,再在AlN晶种上和AlN晶种之间形成AlN缓冲层,AlN缓冲层将AlN晶种之间的空间填满并为GaN沟道层提供生长平面,由于Al-N键比Si-N键更容易形成,因此在Si衬底和GaN沟道层之间增设AlN晶种和AlN缓冲层,可以防止衬底Si反应形成无定形或者多晶态的SiN而影响GaN沟道层的晶体质量。而且各个AlN晶种上的AlN缓冲层的晶体取向相同,确保AlN缓冲层表面的极性一致,可以有效抑制Si扩散到GaN内,提高GaN沟道层的晶体质量,最终提升高电子迁移率晶体管的性能。
在实际应用中,欧姆接触是指金属与半导体在接触处是一个电阻值远小于半导体本身的电阻,因此源极和漏极与势垒层之间都是直接接触,并且还可以采用退火等工艺手段降低金属与半导体之间的电阻值。肖特基接触是指金属和半导体材料相接触的时候,在界面处半导体的能带弯曲,形成肖特基势垒,势垒的存在导致大的界面电阻,也就是说,金属与半导体的接触处存在一个电阻值很大的电阻,因此源极和漏极与势垒层之间可以通过绝缘材料间接接触,即分别在源极与势垒层之间、漏极与势垒层之间设置绝缘层,如SiN层。
可选地,如图1所示,AlN晶种21的高度h可以为2nm~3nm。
进一步地,如图1所示,AlN晶种21的间距s可以与AlN晶种21的高度相同。
在实际应用中,各个AlN晶种的大小、形状、间距等各不相同。大部分AlN晶种的高度都控制在2nm~3nm之间,可以有效促进AlN的成核生长,此时即使个别AlN晶种的高度小于2nm或者大于3nm,也不会影响AlN缓冲层的形成。
同时AlN晶种21的间距与AlN晶种21的高度相同,这样大的AlN晶种相距较远,小的AlN晶种相距较近,有利于填充各个AlN晶种之间的距离,形成AlN缓冲层。
示例性地,AlN缓冲层22的厚度可以为30nm~100nm。
可选地,如图1所示,高电子迁移率晶体管还可以包括应力释放层23,应力释放层23设置在AlN缓冲层22和GaN沟道层31之间。图3为本发明实施例提供的应力释放层的结构示意图。参见图3,应力释放层23包括交替层叠的多个第一子层231和多个第二子层232,第一子层231为AlGaN层,第二子层232为AlN层,应力释放层23中各个第一子层231中Al组分的含量自AlN缓冲层22向GaN沟道层31的方向逐层减小。
AlGaN层的晶格常数大于AlN层的晶格常数,在AlGaN层上生长AlN层会自发产生拉应力,在AlN层上生长AlGaN层会自发产生压应力,AlGaN层中Al组分的含量逐层减小,拉应力逐渐增大,压应力逐渐减小,压应力和拉应力相互作用,可以逐渐释放Si衬底与GaN沟道层之间晶格失配产生的应力,改善高电子迁移率晶体管的翘曲,避免GaN沟道层的表面由于翘曲而产生裂纹。而且应力释放层中各个第一子层中Al组分的含量自AlN缓冲层向GaN沟道层的方向逐层减小,靠近AlN缓冲层的第一子层中Al组分的含量较高,与AlN缓冲层的晶格失配较小,同时靠近GaN沟道层的第一子层中Al组分的含量较低,与GaN沟道层的晶格失配较小,加上各个第一子层中Al组分的含量逐层减小,因此可以温和改变高电子迁移率晶体管内的晶格常数,从而更好地从AlN缓冲层过渡到GaN沟道层,降低高电子迁移率晶体管的位错密度,有利于得到表面光滑无裂纹的GaN沟道层,提高GaN沟道层的晶体质量。
进一步地,应力释放层23中最靠近AlN缓冲层22的第一子层231为Al0.8Ga0.2N层,应力释放层23中最靠近GaN沟道层31的第一子层231为Al0.2Ga0.8N层,应力释放层与AlN缓冲层和GaN沟道层的晶格匹配度达到最佳。
示例性地,第一子层中Al组分的重量与第一子层的重量比可以为10%~50%。第一子层的数量可以为5个~15个,第二子层的数量可以与第一子层的数量相同。
在本实施例中,源极41、漏极42和栅极43的材料可以为金属层,如钛(Ti)层、铝(Al)层、镍(Ni)层、铌(Nb)层和金(Au)层中的一个或多个。
进一步地,GaN沟道层31的厚度可以为5000nm~10000nm。AlGaN势垒层32的厚度可以为30nm~100nm。AlGaN势垒层32中Al组分的重量与第一子层的重量比可以为20%~50%。符合上述条件的GaN沟道层31和AlGaN势垒层32之间形成的二维电子气较强。
可选地,如图1所示,该高电子迁移率晶体管还可以包括GaN接触层33,以便与源极42和漏极43之间形成欧姆接触。
进一步地,接触层33可以为10nm~50nm。
可选地,该高电子迁移率晶体管还可以包括钝化层,钝化层设置在势垒层上除源极、漏极和栅极的设置区域之外的区域上,一方面有利于源极、漏极和栅极之间的绝缘,另一方面可以防止水汽和氧气对高电子迁移率晶体管的不良影响。
进一步地,钝化层的材料可以采用二氧化硅(SiO2)、二氧化铪(HfO2)、三氧化二铝(Al2O3)、氮化硅(Si3N4)和氧化镧(La2O3)中的一种,绝缘效果好。
本发明实施例提供了一种高电子迁移率晶体管的制备方法,适用于制备图1所示的高电子迁移率晶体管。图4为本发明实施例提供的一种高电子迁移率晶体管的制备方法的流程图。参见图4,该制备方法包括:
步骤201:在衬底的第一表面上形成多个AlN晶种,多个AlN晶种均匀分布在第一表面上。
可选地,该步骤201可以包括:
将衬底放入MOCVD反应室内;
分多个阶段向MOCVD反应室内通入气体形成AlN晶种;各个阶段中,先在小于3s的时间段内保持向MOCVD反应室内通入Al源气体并停止向MOCVD反应室内通入N源气体,再在小于3s的时间段内保持向MOCVD反应室内通入N源气体并停止向MOCVD反应室内通入Al源气体。
AlN分子的共价键较强,横向迁移能力较差。如果同时向MOCVD反应室内通入Al源气体和N源气体,则形成的AlN晶种容易聚集在一起,无法均匀分布在Si衬底的表面上,导致各个AlN晶种上的AlN缓冲层的晶体取向出现差异,影响AlN缓冲层的晶体质量。而先通入Al源气体再通入N源气体,Al原子的横向迁移能力很强,可以预先均匀铺设在Si衬底的表面上,再反应形成AlN晶种,使得各个AlN晶种均匀分布在Si衬底的表面,有利于各个AlN晶种上的AlN缓冲层的晶体取向一致,提高AlN缓冲层的晶体质量。
示例性地,每个阶段中,Al源气体的通入流量可以为15sccm~50sccm,N源气体的通入流量可以为30sccm~50sccm;Al源气体的通入时间可以为1s~3s,N源气体的通入时间可以为1s~3s;阶段的数量可以为5个~10个,AlN缓冲层的形成时间可以为25s~30s。
进一步地,AlN晶种形成时MOCVD反应室的温度可以为800℃~900℃。AlN晶种的形成温度较低,可以减少与Si衬底之间的热失配,有利于AlN晶种的形成。
示例性地,AlN晶种形成时MOCVD反应室的压力可以为75torr~150torr。
可选地,该步骤201可以包括:
将Si衬底放入酒精或者丙酮溶液中,去除Si衬底表面的有机杂质和颗粒;
采用去离子水冲洗Si衬底的表面,并利用N2枪吹干Si的表面;
采用浓度为5%的HF溶液腐蚀Si衬底的表面,去除Si衬底表面的氧化物;
控制温度为1100℃,在氢气气氛中对衬底进行4分钟~8分钟的处理。
通过上述步骤清洁衬底的表面,避免杂质掺入,有利于生长质量的提高。
步骤202:在多个AlN晶种上和各个AlN晶种之间的空间形成AlN缓冲层,各个AlN晶种上的AlN缓冲层的晶体取向相同。
可选地,该步骤202可以包括:
在氮气气氛下,控制温度为1050℃~1100℃,压力为75torr~200torr,通入TMAl和NH3,由TMAl组成的Ⅲ族源和由NH3组成的Ⅴ族源的体积比(即Ⅴ/Ⅲ)为100~4000,在多个AlN晶种上生长AlN缓冲层,AlN缓冲层将各个AlN晶种之间的空间填满。
步骤203:在AlN缓冲层的第二表面上依次形成GaN沟道层和AlGaN势垒层,第二表面为平面。
可选地,该步骤203可以包括:
在氮气和氢气的混合气氛下,控制温度为1000℃~1200℃,压力为150torr~500torr,通入TMGa和NH3,由TMGa组成的Ⅲ族源和由NH3组成的Ⅴ族源的体积比(即Ⅴ/Ⅲ)为5000~10000,在AlN缓冲层上生长GaN沟道层;
在氮气和氢气的混合气氛下,控制温度为950℃~1000℃,压力为100torr~200torr,通入TMGa、TMAl和NH3,由TMGa、TMAl组成的Ⅲ族源和由NH3组成的Ⅴ族源的体积比(即Ⅴ/Ⅲ)为5000~10000,在GaN沟道层上生长AlGaN势垒层。
可选地,在步骤203之前,该制备方法还可以包括:
在第二表面上形成应力释放层;应力释放层包括交替层叠的第一子层和第二子层,第一子层为AlGaN层,第二子层为AlN层,应力释放层中各个第一子层中Al组分的含量在应力释放层的形成过程中逐层减小。
进一步地,应力释放层的形成温度可以为900℃~950℃。应力释放层的形成温度较低,可以减少高温生长带来的热应力,缓解甚至消除与Si衬底之间的翘曲,避免表面裂纹的产生。
示例性地,应力释放层的形成压力可以为75torr~200torr。由TMGa、TMAl组成的Ⅲ族源和由NH3组成的Ⅴ族源的体积比(即Ⅴ/Ⅲ)可以为5000~10000。
步骤204:在AlGaN势垒层上形成源极和漏极,源极和漏极均与势垒层形成欧姆接触。
具体地,该步骤204可以包括:
在势垒层上除源极区域和漏极区域之外的区域上覆盖光刻胶;
在光刻胶、源极区域和漏极区域上蒸发金属材料;
去除光刻胶和光刻胶上的金属材料;
对金属材料快速热退火,金属材料与势垒层形成欧姆接触。
步骤205:在AlGaN势垒层上形成栅极,栅极与势垒层形成肖特基接触。
具体地,该步骤204可以包括:
在势垒层上除栅极区域之外的区域上覆盖光刻胶;
在光刻胶和栅极区域上蒸发金属材料,金属材料与势垒层形成肖特基接触;
去除光刻胶和光刻胶上的金属材料。
进一步地,该步骤205还可以包括:
在光刻胶和栅极区域上蒸发金属材料之前,在光刻胶和栅极区域上铺设绝缘材料。
相应地,金属材料蒸发在绝缘材料上。
通过在金属材料和势垒层之间增加绝缘材料,有利于金属材料与势垒层形成肖特基接触。
可选地,该制备方法还可以包括:
在势垒层、源极、漏极和栅极上铺设绝缘材料;
采用光刻技术和刻蚀技术去除源极、漏极和栅极上的绝缘材料,势垒层上的绝缘材料形成钝化层。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种高电子迁移率晶体管,其特征在于,所述高电子迁移率晶体管包括Si衬底(10)、多个AlN晶种(21)、AlN缓冲层(22)、应力释放层(23)、GaN沟道层(31)、AlGaN势垒层(32)、源极(41)、漏极(42)和栅极(43);所述多个AlN晶种(21)均匀分布在所述Si衬底(10)的第一表面(100)上,所述AlN缓冲层(22)设置在所述多个AlN晶种(21)上并填满各个所述AlN晶种(21)之间的空间,各个所述AlN晶种(21)上的AlN缓冲层(22)的晶体取向相同;所述GaN沟道层(31)和所述AlGaN势垒层(32)依次层叠在所述AlN缓冲层(22)的第二表面(200)上,所述第二表面(200)为平面;所述应力释放层(23)设置在所述AlN缓冲层(22)和所述GaN沟道层(31)之间;所述应力释放层(23)包括交替层叠的多个第一子层(231)和多个第二子层(232),所述第一子层(231)为AlGaN层,所述第二子层(232)为AlN层,所述应力释放层(23)中各个第一子层(231)中Al组分的含量自所述AlN缓冲层(22)向所述GaN沟道层(31)的方向逐层减小;所述源极(41)、所述漏极(42)和所述栅极(43)分别设置在所述AlGaN势垒层(32)上,所述源极(41)和所述漏极(42)均与所述AlGaN势垒层(32)形成欧姆接触,所述栅极(43)与所述AlGaN势垒层(32)形成肖特基接触。
2.根据权利要求1所述的高电子迁移率晶体管,其特征在于,所述AlN晶种(21)的高度为2nm~3nm。
3.根据权利要求2所述的高电子迁移率晶体管,其特征在于,所述AlN晶种(21)的间距与所述AlN晶种(21)的高度相同。
4.根据权利要求1所述的高电子迁移率晶体管,其特征在于,所述应力释放层(23)中最靠近所述AlN缓冲层(22)的第一子层(231)为Al0.8Ga0.2N层,所述应力释放层(23)中最靠近所述GaN沟道层(31)的第一子层(231)为Al0.2Ga0.8N层。
5.一种高电子迁移率晶体管的制备方法,其特征在于,所述制备方法包括:
在衬底的第一表面上形成多个AlN晶种,所述多个AlN晶种均匀分布在所述第一表面上;
在所述多个AlN晶种上和各个所述AlN晶种之间的空间形成AlN缓冲层,各个所述AlN晶种上的AlN缓冲层的晶体取向相同;
在第二表面上形成应力释放层;所述应力释放层包括交替层叠的第一子层和第二子层,所述第一子层为AlGaN层,所述第二子层为AlN层,所述应力释放层中各个第一子层中Al组分的含量在所述应力释放层的形成过程中逐层减小;
在所述AlN缓冲层的第二表面上依次形成GaN沟道层和AlGaN势垒层,所述第二表面为平面;
在所述AlGaN势垒层上形成源极和漏极,所述源极和所述漏极均与所述势垒层形成欧姆接触;
在所述AlGaN势垒层上形成栅极,所述栅极与所述势垒层形成肖特基接触。
6.根据权利要求5所述的制备方法,其特征在于,所述在衬底的第一表面上形成多个AlN晶种,包括:
将所述衬底放入MOCVD反应室内;
分多个阶段向所述MOCVD反应室内通入气体形成所述AlN晶种;各个所述阶段中,先在小于3s的时间段内保持向所述MOCVD反应室内通入Al源气体并停止向所述MOCVD反应室内通入N源气体,再在小于3s的时间段内保持向所述MOCVD反应室内通入N源气体并停止向所述MOCVD反应室内通入Al源气体。
7.根据权利要求6所述的制备方法,其特征在于,所述AlN晶种形成时所述MOCVD反应室的温度为800℃~900℃。
8.根据权利要求5所述的制备方法,其特征在于,所述应力释放层的形成温度为900℃~950℃。
CN201910536346.6A 2019-06-20 2019-06-20 高电子迁移率晶体管及其制备方法 Active CN110444598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910536346.6A CN110444598B (zh) 2019-06-20 2019-06-20 高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910536346.6A CN110444598B (zh) 2019-06-20 2019-06-20 高电子迁移率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110444598A CN110444598A (zh) 2019-11-12
CN110444598B true CN110444598B (zh) 2023-06-09

Family

ID=68428820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910536346.6A Active CN110444598B (zh) 2019-06-20 2019-06-20 高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110444598B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331563B (zh) * 2020-10-31 2022-05-20 华灿光电(苏州)有限公司 氮化镓基高电子迁移率晶体管外延片的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822397A (zh) * 2010-03-31 2012-12-12 日本碍子株式会社 外延基板以及外延基板的制造方法
CN104134690A (zh) * 2014-07-22 2014-11-05 华为技术有限公司 一种高电子迁移率晶体管及其制备方法
CN104428441A (zh) * 2012-07-02 2015-03-18 应用材料公司 由物理气相沉积形成的氮化铝缓冲层和活性层
CN109075022A (zh) * 2016-04-01 2018-12-21 六边钻公司 形成iii-氮化物材料的平坦表面

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5212283B2 (ja) * 2009-07-08 2013-06-19 日立電線株式会社 Iii族窒化物半導体自立基板の製造方法、iii族窒化物半導体自立基板、iii族窒化物半導体デバイスの製造方法及びiii族窒化物半導体デバイス
US9960262B2 (en) * 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822397A (zh) * 2010-03-31 2012-12-12 日本碍子株式会社 外延基板以及外延基板的制造方法
CN104428441A (zh) * 2012-07-02 2015-03-18 应用材料公司 由物理气相沉积形成的氮化铝缓冲层和活性层
CN104134690A (zh) * 2014-07-22 2014-11-05 华为技术有限公司 一种高电子迁移率晶体管及其制备方法
CN109075022A (zh) * 2016-04-01 2018-12-21 六边钻公司 形成iii-氮化物材料的平坦表面

Also Published As

Publication number Publication date
CN110444598A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
CN112542508B (zh) ScAlN/GaN高电子迁移率晶体管及其制作方法
US20060006435A1 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN112736131B (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
JP2003059948A (ja) 半導体装置及びその製造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP2016515299A (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したiii−n半導体素子
US6696306B2 (en) Methods of fabricating layered structure and semiconductor device
JP5883331B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
WO2023024550A1 (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
CN112133749A (zh) 一种p型帽层增强型hemt器件及其制备方法
CN113555431B (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN111564490A (zh) 一种P-GaN增强型HEMT器件及其制备方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN110444598B (zh) 高电子迁移率晶体管及其制备方法
JP5509544B2 (ja) 半導体装置及びその製造方法
CN112951910A (zh) BAlN/GaN高电子迁移率晶体管及其制作方法
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN114883406B (zh) 一种增强型GaN功率器件及其制备方法
CN115799331A (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
CN113937155B (zh) 一种组份渐变复合势垒层hemt器件及其制备方法
CN112713188B (zh) 一种GaN基增强型MIS-HEMT器件及其制备方法
CN109346519A (zh) 非极性InAlN/GaN高电子迁移率晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant