CN111446296A - p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 - Google Patents
p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 Download PDFInfo
- Publication number
- CN111446296A CN111446296A CN202010262718.3A CN202010262718A CN111446296A CN 111446296 A CN111446296 A CN 111446296A CN 202010262718 A CN202010262718 A CN 202010262718A CN 111446296 A CN111446296 A CN 111446296A
- Authority
- CN
- China
- Prior art keywords
- layer
- type layer
- type
- gate
- mobility transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 69
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 16
- 229910002704 AlGaN Inorganic materials 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000005566 electron beam evaporation Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 2
- -1 InAlN Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 8
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000009616 inductively coupled plasma Methods 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本公开提供了一种p型栅增强型氮化镓基高迁移率晶体管结构及制作方法，其p型栅增强型氮化镓基高迁移率晶体管结构，自下而上顺次包括：衬底、缓冲层、沟道层、势垒层和p型层；还包括：第一n型层、第二n型层、第一台面、第二台面、源电极、漏电极和栅电极，第一台面自p型层刻蚀至沟道层；第一n型层生长在第一台面上；第二台面自第一n型层刻蚀至缓冲层内；源电极和漏电极分别制备在第一n型层上；栅电极制备在p型层上；第二n型层生长在p型层上，且位于栅电极外的区域。本公开第二n型层的引入可耗尽其下方p型层中的空穴浓度，恢复异质结中的二维电子气，实现器件的增强型，并避免了刻蚀带来的晶格损伤以及界面杂质对p型层的影响。
Description
技术领域
本公开涉及半导体领域，尤其涉及一种p型栅增强型氮化镓基高迁移率晶体管结构及制作方法。
背景技术
由于二维电子气(2DEG)的高载流子密度和高电子迁移率，GaN基高电子迁移率晶体管(HEMT)适用于高功率和高频领域。天然的GaN基HEMT是常开型的。由于在接入电压电源时，器件是导通的，因此在使用时需要设计较为复杂的电路以保障安全性，增加了电路的复杂性。增强型HEMT则不需加负极电压，降低了电路的成本和复杂性，并能提高电路的安全性，因此应用中人们更希望使用增强型HEMT器件。
实现增强型HEMT器件的方法主要有薄势垒层、氟离子注入、槽栅结构、级联结构以及p型栅。其中，具有p型栅增强型HEMT是目前最有前景和已经商业应用的器件。
目前利用p型栅实现增强HEMT的方法主要有三种，第一种是选区刻蚀非栅区域的p型层；第二种是采用H或者O等离子体对非栅区域的p型层进行表面处理，钝化p型层中的Mg受体，恢复A1GaN/GaN界面中的2DEG；对于这两种方法，等离子体处理过程中都会损伤界面，影响器件的稳定性。第三种方法是选区外延p型栅。这种方法避免了刻蚀带来的晶格损伤，但是再生长界面存在高浓度的C、H、O、Si等杂质，严重阻碍了高质量p型栅的实现。
发明内容
(一)要解决的技术问题
本公开提供了一种p型栅增强型氮化镓基高迁移率晶体管结构及制作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种p型栅增强型氮化镓基高迁移率晶体管结构，包括外延结构，所述外延结构自下而上顺次包括：衬底、缓冲层、沟道层、势垒层和p型层；还包括：
第一台面，设置于所述外延结构两端，所述第一台面自所述p型层刻蚀至所述沟道层；
第一n型层，生长在所述第一台面上；
第二台面，自所述第一n型层刻蚀至所述缓冲层内；
源电极和漏电极，分别制备在所述外延结构两端的所述第一n型层上；
栅电极，制备在所述p型层上；
第二n型层，生长在所述p型层上，且位于所述栅电极以外的区域。
在本公开的一些实施例中，所述p型层的材料为p-GaN、p-InGaN、p-AlGaN、组分渐变的p-AlGaN或者组分渐变的p-InGaN中一种或多种，所述p型层掺杂浓度为1016～1022每立方厘米，所述p型层的厚度为5纳米～100纳米。
在本公开的一些实施例中，所述第一n型层和所述第二n型层的材料为n-GaN，n-InGaN、n-AlGaN、组分渐变的n-InGaN和组分渐变的n-AlGaN中一种或多种；所述第一n型层和所述第二n型层的掺杂浓度为1016～1022每立方厘米。
在本公开的一些实施例中，所述源电极和所述漏电极的材料为Ti/Al/Ni/Au，Ti/Al/Ti/Au或者Ti/Al/Mo/Au中任一种多层金属。
在本公开的一些实施例中，所述栅电极材料为Ni/Au，Pt/Au或者Mo/Au中任一种多层金属。
在本公开的一些实施例中，所述衬底材料为Si、蓝宝石、SiC和GaN中一种多种；所述缓冲层材料是低温AlN或低温GaN，所述缓冲层的厚度为1纳米～5微米；所述沟道层材料为GaN或者A1GaN，所述沟道层的厚度为50纳米～10微米；所述势垒层材料为A1GaN、InAlN、AlN、InN和InGaN中一种或多种，所述势垒层的厚度为5纳米～50纳米。
根据本公开的一个方面，还提供了一种p型栅增强型氮化镓基高迁移率晶体管结构的制作方法，包括：
自下而上顺次生长衬底、缓冲层、沟道层、势垒层和p型层；
在p型层上进行图形化，刻蚀自p型层刻蚀至沟道层，在所述外延结构两端获得第一台面；
在p型层上沉积掩膜层，通过干法刻蚀和湿法腐蚀的方法，图形化掩膜层，露出待制备栅电极外的区域；
在第一台面上生长第一n型层，同时在p型层上待制备栅电极外的区域生长第二n型层；
刻蚀第一n型层至所述缓冲层内，获得第二台面，进行台面隔离；
在第一n型层上分别制备源电极和漏电极；
在p型层上去除掩膜层后的区域上制备栅电极。
在本公开的一些实施例中，掩膜层材料为W、WNx、Al2O3、SiNO、SiO2和Si3N4中一种或多种；所述掩膜层的厚度为10纳米～200纳米；所述步骤3中掩膜层的制备方法为磁控溅射、电子束蒸发设备、等离子体化学气相淀积、原子层淀积、化学气相淀积和低压化学气相淀积中一种或多种。
在本公开的一些实施例中，制备源电极和漏电极的退火温度为800～900摄氏度，退火时间为30～60秒。
在本公开的一些实施例中，制备栅电极的退火温度为400～700摄氏度，退火时间为30～60秒。
(三)有益效果
从上述技术方案可以看出，本公开p型栅增强型氮化镓基高迁移率晶体管结构及制作方法至少具有以下有益效果其中之一或其中一部分：
(1)本公开在外延片上先原位生长一层p型层，即一次外延形成PN结，耗尽AlGaN/GaN异质结中的二维电子气，有效避免了界面杂质对p型层的影响。
(2)本公开采用选区二次外延n型层，有效利用了再生长界面杂质(C、O、Si)。
(3)本公开栅源栅漏区域的n型层可耗尽下方p型层的空穴浓度，恢复异质结中的二维电子气(2DEG)，进而实现增强型；源漏区域再生长的n型层可以提供一个良好的欧姆接触特性。
附图说明
图1为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的示意图。
图2为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的制作方法的流程图。
图3为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的制作方法中步骤1后对应的结构示意图。
图4为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的制作方法中步骤2后对应的结构示意图。
图5为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的制作方法中步骤3后对应的结构示意图。
图6为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的制作方法中步骤4后对应的结构示意图。
图7为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的制作方法中步骤6后对应的结构示意图。
图8为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的制作方法中步骤7后对应的结构示意图。
图9为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的制作方法中步骤8后对应的结构示意图。
【附图中本公开实施例主要元件符号说明】
1-衬底；
2-缓冲层；
3-沟道层；
4-势垒层；
5-p型层；
6-掩膜层；
7-第一n型层；
8-第二n型层；
9-源电极；
10-漏电极；
11-栅电极。
具体实施方式
本公开提供了一种p型栅增强型氮化镓基高迁移率晶体管结构及制作方法，其p型栅增强型氮化镓基高迁移率晶体管结构，包括外延结构，所述外延结构自下而上顺次包括：衬底、缓冲层、沟道层、势垒层和p型层；还包括：第一n型层、第二n型层、第一台面、第二台面、源电极、漏电极和栅电极，第一台面设置于所述外延结构两端，第一台面自所述p型层刻蚀至所述沟道层；第一n型层生长在第一台面上；第二台面自第一n型层刻蚀至缓冲层内；源电极和漏电极分别制备在外延结构两端的第一n型层上；栅电极制备在p型层上；第二n型层生长在p型层上，且位于栅电极以外的区域。本公开能够有效避免界面杂质对p型层的影响，有效利用了再生长界面杂质，实现增强特性。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。
在本公开的一个示例性实施例中，提供了一种p型栅增强型氮化镓基高迁移率晶体管结构。图1为本公开实施例p型栅增强型氮化镓基高迁移率晶体管结构的示意图。如图1所示，本公开p型栅增强型氮化镓基高迁移率晶体管结构，包括外延结构，所述外延结构自下而上顺次包括：衬底1、缓冲层2、沟道层3、势垒层4和p型层5；还包括：第一n型层7、第二n型层8、第一台面、第二台面、源电极9、漏电极10和栅电极11，第一台面设置于所述外延结构两端，第一台面自所述p型层5刻蚀至所述沟道层3；第一n型层7生长在第一台面上；第二台面自第一n型层7刻蚀至缓冲层2内；源电极9和漏电极10分别制备在外延结构两端的第一n型层7上；栅电极11制备在p型层5上；第二n型层8生长在p型层5上，且位于栅电极11以外的区域。
以下分别对本实施例p型栅增强型氮化镓基高迁移率晶体管结构的各个组成部分进行详细描述。
p型层5的材料为p-GaN、p-InGaN、p-AlGaN、组分渐变的p-AlGaN或者组分渐变的p-InGaN中一种或多种，所述P型层5掺杂浓度为1016～1022每立方厘米，所述p型层5的厚度为5纳米～100纳米。
第一n型层7的材料为n-GaN，n-InGaN、n-AlGaN、组分渐变的n-InGaN和组分渐变的n-AlGaN中一种或多种；第一n型层7的掺杂浓度为1016～1022每立方厘米。
第二n型层8的材料为n-GaN，n-InGaN、n-A1GaN、组分渐变的n-InGaN和组分渐变的n-A1GaN中一种或多种；第二n型层8的掺杂浓度为1016～1022每立方厘米。
源电极9的材料为Ti/A1/Ni/Au，Ti/Al/Ti/Au或者Ti/Al/Mo/Au中任一种多层金属。
漏电极10的材料为Ti/A1/Ni/Au，Ti/Al/Ti/Au或者Ti/Al/Mo/Au中任一种多层金属。
栅电极11材料为Ni/Au，Pt/Au或者Mo/Au中任一种多层金属。
衬底1材料为Si、蓝宝石、SiC和GaN中一种多种。
缓冲层2材料是低温AlN或低温GaN，所述缓冲层2的厚度为1纳米～5微米。
沟道层3材料为GaN或者AlGaN，所述沟道层3的厚度为50纳米～10微米。
势垒层4材料为A1GaN、InAlN、A1N、InN和InGaN中一种或多种，所述势垒层4的厚度为5纳米～50纳米。
在本公开的一个示例性实施例中，还提供了一种p型栅增强型氮化镓基高迁移率晶体管结构的制作方法，包括：
步骤1、在衬底1上采用MOCVD自下而上外延生长缓冲层2、沟道层3、势垒层4和p型层5，通过一次外延形成PN结，耗尽AlGaN/GaN异质结中的二维电子气，有效避免了界面杂质对p型层5的影响。具体的，衬底1材料为蓝宝石，衬底1尺寸为2英寸。缓冲层2材料为GaN，缓冲层2厚度为2微米。沟道层3材料为GaN，沟道层3厚度为100纳米。势垒层4材料为Al0.26Ga0.74N，势垒层4厚度为25纳米。p型层5材料为GaN，p型层5厚度为100纳米，镁的掺杂浓度为4e17每立方厘米。如图3所示。
步骤2、在p型层5上进行图形化，通过ICP刻蚀源漏区域，在所述外延结构两端获得第一台面。具体的，自p型层5刻蚀至沟道层3，刻蚀深度为150纳米。如图4所示。
步骤3、通过电子蒸镀法在p型层5上沉积掩膜层6，通过干法刻蚀和湿法腐蚀的方法，图形化掩膜层6，露出待制备栅电极11外的区域。掩膜层6材料为W、WNx、Al2O3、SiNO、SiO2和Si3N4中一种或多种；所述掩膜层6的厚度为10纳米～200纳米；掩膜层6的制备方法为磁控溅射、电子束蒸发设备、等离子体化学气相淀积、原子层淀积、化学气相淀积和低压化学气相淀积中一种或多种。具体在本实施例中掩膜层6的材料为SiO2，厚度为50纳米。如图5所示。
步骤4、在第一台面上生长第一n型层7，在p型层5上待制备栅电极11外的区域生长第二n型层8，采用选区二次外延第一n型层7和第二n型层8，有效利用了再生长界面杂质(C、O、Si)。同时栅源栅漏区域的第二n型层8可耗尽下方p型层5的空穴浓度，恢复异质结中的2DEG，进而实现增强型结构；源漏区域再生长的第一n型层7可以提供一个良好的欧姆接触特性。采用MOCVD选区二次外延生长第一n型层7和第二n型层8。其中，第一n型层7和第二n型层8材料为GaN，厚度为40纳米，用SiH4作为掺杂剂，掺杂浓度为1018每立方厘米。如图6所示。
步骤5、用BOE溶液腐蚀去掉待制备栅电极11区域的SiO2掩膜层6。
步骤6、采用ICP进行刻蚀实现台面隔离，刻蚀深度为200nm，依次刻蚀第一n型层、沟道层3和部分缓冲层2，获得第二台面。如图7所示。
步骤7、在第一n型层7上分别制备源电极9和漏电极10。制备源电极9和漏电极10的退火温度为800～900摄氏度，退火时间为30～60秒。具体在本实施例中用电子束蒸发设备进行源电极9和漏电极10蒸镀，蒸镀金属体系为Ti/Al/Ti/Au(200/600/500/700埃)，然后进行剥离并快速热退火形成欧姆接触。退火条件可为：N2气氛，850摄氏度，30s。如图8所示。
步骤8、去除p型层5上沉积的掩膜层6，并在其上制备栅电极11。制备栅电极11的退火温度为400～700摄氏度，退火时间为30～60秒。具体在本实施例中用电子束蒸发进行栅电极11金属蒸镀，蒸镀金属体系为Ni/Au(50/300埃)，然后进行剥离。如图9所示。
在本公开的一个示例性实施例中，另提供了一种p型栅增强型氮化镓基高迁移率晶体管结构的制作方法，包括：
步骤1、在衬底1上采用MOCVD自下而上外延生长缓冲层2、沟道层3、势垒层4和p型层5。具体的，衬底1材料为蓝宝石，衬底1尺寸为2英寸。缓冲层2材料为GaN，缓冲层2厚度为2微米。沟道层3材料为GaN，沟道层3厚度为20纳米。势垒层4材料为In0.17Ala0.83N，势垒层4厚度为12纳米。p型层5材料为In0.05Ala0.95N，p型层5厚度为10纳米，镁的掺杂浓度为5e17每立方厘米。如图3所示。
步骤2、通过ICP刻蚀源漏区域，在所述外延结构两端获得第一台面。具体的，自p型层5刻蚀至沟道层3，刻蚀深度为30纳米。如图4所示。
步骤3、通过电子蒸镀法制备掩膜层6，掩膜层6材料为SiO2，掩膜层6厚度为100纳米。如图5所示。
步骤4、采用MOCVD选区二次外延生长第一n型层7和第二n型层8。其中，第一n型层7和第二n型层8材料为Al0.23Ga0.77N，厚度为5纳米，用SiH4作为掺杂剂，掺杂浓度为1018每立方厘米。如图6所示。
步骤5、用BOE溶液腐蚀去掉待制备栅电极11区域的SiO2掩膜层6。
步骤6、采用ICP进行刻蚀实现台面隔离，刻蚀深度为60nm，依次刻蚀第一n型层、沟道层3和部分缓冲层2，获得第二台面。如图7所示。
步骤7、用电子束蒸发设备进行源电极9和漏电极10蒸镀，蒸镀金属体系为Ti/Al/Ti/Au(200/500/200/700埃)，然后进行剥离并快速热退火形成欧姆接触。退火条件可为：N2气氛，870摄氏度，45s。如图8所示。
步骤8、用电子束蒸发进行栅电极11金属蒸镀，蒸镀金属体系为Ni/Au(200/200埃)，然后进行剥离。如图9所示。
至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
依据以上描述，本领域技术人员应当对本公开p型栅增强型氮化镓基高迁移率晶体管结构及制作方法有了清楚的认识。
综上所述，本公开提供一种p型栅增强型氮化镓基高迁移率晶体管结构及制作方法，可制备增强型氮化镓基高迁移率晶体管，在半导体设计领域具有重要意义。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种p型栅增强型氮化镓基高迁移率晶体管结构，包括外延结构，所述外延结构自下而上顺次包括：衬底、缓冲层、沟道层、势垒层和p型层；还包括：
第一台面，设置于所述外延结构两端，所述第一台面自所述p型层刻蚀至所述沟道层；
第一n型层，生长在所述第一台面上；
第二台面，自所述第一n型层刻蚀至所述缓冲层内；
源电极和漏电极，分别制备在所述外延结构两端的所述第一n型层上；
栅电极，制备在所述p型层上；
第二n型层，生长在所述p型层上，且位于所述栅电极以外的区域。
2.根据权利要求1所述的p型栅增强型氮化镓基高迁移率晶体管结构，其中，所述p型层的材料为p-GaN、p-InGaN、p-AlGaN、组分渐变的p-AlGaN或者组分渐变的p-InGaN中一种或多种，所述p型层掺杂浓度为1016～1022每立方厘米，所述p型层的厚度为5纳米～100纳米。
3.根据权利要求1所述的p型栅增强型氮化镓基高迁移率晶体管结构，其中，所述第一n型层和所述第二n型层的材料为n-GaN，n-InGaN、n-AlGaN、组分渐变的n-InGaN和组分渐变的n-AlGaN中一种或多种；所述第一n型层和所述第二n型层的掺杂浓度为1016～1022每立方厘米。
4.根据权利要求1所述的p型栅增强型氮化镓基高迁移率晶体管结构，其中，所述源电极和所述漏电极的材料为Ti/Al/Ni/Au，Ti/Al/Ti/Au或者Ti/Al/Mo/Au中任一种多层金属。
5.根据权利要求1所述的p型栅增强型氮化镓基高迁移率晶体管结构，其中，所述栅电极材料为Ni/Au，Pt/Au或者Mo/Au中任一种多层金属。
6.根据权利要求1所述的p型栅增强型氮化镓基高迁移率晶体管结构，其中，所述衬底材料为Si、蓝宝石、SiC和GaN中一种多种；所述缓冲层材料是低温AlN或低温GaN，所述缓冲层的厚度为1纳米～5微米；所述沟道层材料为GaN或者AlGaN，所述沟道层的厚度为50纳米～10微米；所述势垒层材料为AlGaN、InAlN、AlN、InN和InGaN中一种或多种，所述势垒层的厚度为5纳米～50纳米。
7.一种p型栅增强型氮化镓基高迁移率晶体管结构的制作方法，包括：
自下而上顺次生长衬底、缓冲层、沟道层、势垒层和p型层；
在p型层上进行图形化，刻蚀自p型层刻蚀至沟道层，在所述外延结构两端获得第一台面；
在p型层上沉积掩膜层，通过干法刻蚀和湿法腐蚀的方法，图形化掩膜层，露出待制备栅电极外的区域；
在第一台面上生长第一n型层，同时在p型层上待制备栅电极外的区域生长第二n型层；
刻蚀第一n型层至所述缓冲层内，获得第二台面，进行台面隔离；
在第一n型层上分别制备源电极和漏电极；
在p型层上去除掩膜层后的区域上制备栅电极。
8.根据权利要求7所述的p型栅增强型氮化镓基高迁移率晶体管结构的制作方法，其中，掩膜层材料为W、WNx、Al2O3、SiNO、SiO2和Si3N4中一种或多种；所述掩膜层的厚度为10纳米～200纳米；所述步骤3中掩膜层的制备方法为磁控溅射、电子束蒸发设备、等离子体化学气相淀积、原子层淀积、化学气相淀积和低压化学气相淀积中一种或多种。
9.根据权利要求7所述的p型栅增强型氮化镓基高迁移率晶体管结构的制作方法，其中，制备源电极和漏电极的退火温度为800～900摄氏度，退火时间为30～60秒。
10.根据权利要求7所述的p型栅增强型氮化镓基高迁移率晶体管结构的制作方法，其中，制备栅电极的退火温度为400～700摄氏度，退火时间为30～60秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010262718.3A CN111446296B (zh) | 2020-04-03 | 2020-04-03 | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010262718.3A CN111446296B (zh) | 2020-04-03 | 2020-04-03 | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111446296A true CN111446296A (zh) | 2020-07-24 |
| CN111446296B CN111446296B (zh) | 2022-10-18 |
Family
ID=71652874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010262718.3A Active CN111446296B (zh) | 2020-04-03 | 2020-04-03 | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111446296B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420830A (zh) * | 2020-12-04 | 2021-02-26 | 重庆邮电大学 | 一种具有多指栅极高电子迁移率晶体管器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709319A (zh) * | 2011-02-17 | 2012-10-03 | 富士通株式会社 | 半导体器件及其制造方法以及电源装置 |
| US9252247B1 (en) * | 2010-06-02 | 2016-02-02 | Hrl Laboratories, Llc | Apparatus and method for reducing the interface resistance in GaN Heterojunction FETs |
| CN206301802U (zh) * | 2016-09-05 | 2017-07-04 | 中山大学 | 一种选区外延高质量的AlGaN/GaN生长结构 |
| CN107887435A (zh) * | 2017-11-28 | 2018-04-06 | 中国科学院半导体研究所 | 增强型GaN HEMT的制备方法 |
| CN109817523A (zh) * | 2018-12-27 | 2019-05-28 | 泉州三安半导体科技有限公司 | 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 |
| CN110875386A (zh) * | 2018-09-04 | 2020-03-10 | 江西兆驰半导体有限公司 | 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法 |
-
2020
- 2020-04-03 CN CN202010262718.3A patent/CN111446296B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9252247B1 (en) * | 2010-06-02 | 2016-02-02 | Hrl Laboratories, Llc | Apparatus and method for reducing the interface resistance in GaN Heterojunction FETs |
| CN102709319A (zh) * | 2011-02-17 | 2012-10-03 | 富士通株式会社 | 半导体器件及其制造方法以及电源装置 |
| CN206301802U (zh) * | 2016-09-05 | 2017-07-04 | 中山大学 | 一种选区外延高质量的AlGaN/GaN生长结构 |
| CN107887435A (zh) * | 2017-11-28 | 2018-04-06 | 中国科学院半导体研究所 | 增强型GaN HEMT的制备方法 |
| CN110875386A (zh) * | 2018-09-04 | 2020-03-10 | 江西兆驰半导体有限公司 | 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法 |
| CN109817523A (zh) * | 2018-12-27 | 2019-05-28 | 泉州三安半导体科技有限公司 | 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| HUANG YULIANG 等: "AlGaN/GaN high electron mobility transistors with selective area grown p-GaN gates", 《JOURNAL OF SEMICONDUCTORS》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420830A (zh) * | 2020-12-04 | 2021-02-26 | 重庆邮电大学 | 一种具有多指栅极高电子迁移率晶体管器件 |
| CN112420830B (zh) * | 2020-12-04 | 2022-07-15 | 重庆邮电大学 | 一种具有多指栅极高电子迁移率晶体管器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111446296B (zh) | 2022-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456443B2 (en) | Transistors having buried n-type and p-type regions beneath the source region | |
| TWI433240B (zh) | 具有自我對準耐高溫接點之半導體元件及其製造方法 | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| JP5160225B2 (ja) | 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ | |
| US20040061129A1 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| CN107742644B (zh) | 一种高性能常关型的GaN场效应晶体管及其制备方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| WO2023024550A1 (zh) | 增强型GaN基HEMT器件、器件外延及其制备方法 | |
| Çakmak et al. | Nonalloyed ohmic contacts in AlGaN/GaN HEMTs with MOCVD regrowth of InGaN for Ka-band applications | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN113937155A (zh) | 一种组份渐变复合势垒层hemt器件及其制备方法 | |
| CN212182338U (zh) | 半导体结构 | |
| JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
| CN111446296B (zh) | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 | |
| CN112768409B (zh) | GaN HEMT集成器件及其制备方法 | |
| CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
| JP2010114219A (ja) | 半導体装置及びその製造方法 | |
| CN213212169U (zh) | 一种半导体器件的外延结构及半导体器件 | |
| CN112289683A (zh) | 高电子迁移率晶体管及其制造方法 | |
| JP2006100455A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 | |
| CN108695156B (zh) | 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |