CN102822397A - 外延基板以及外延基板的制造方法 - Google Patents

外延基板以及外延基板的制造方法 Download PDF

Info

Publication number
CN102822397A
CN102822397A CN2011800176520A CN201180017652A CN102822397A CN 102822397 A CN102822397 A CN 102822397A CN 2011800176520 A CN2011800176520 A CN 2011800176520A CN 201180017652 A CN201180017652 A CN 201180017652A CN 102822397 A CN102822397 A CN 102822397A
Authority
CN
China
Prior art keywords
component layers
layer
range
iii nitride
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800176520A
Other languages
English (en)
Inventor
三好实人
角谷茂明
市村干也
前原宗太
田中光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN102822397A publication Critical patent/CN102822397A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种无裂纹的外延基板。该外延基板，在(111)取向的单晶Si的基底基板上，以(0001)结晶面与基板面大致平行的方式形成III族氮化物层组，并具有：缓冲层，交替层叠第一层叠单位和第二层叠单位而成，并且，最上部和最下部都由第一层叠单位构成；结晶层，形成在缓冲层之上，其中，第一层叠单位以交替组分不同的第一组分层和第二组分层的方式层叠，并且以越远离基底基板则第二组分层的厚度就越大的方式层叠，使得越远离基底基板就具有越大的压缩应变；所述第二层叠单位是以15nm以上且150nm以下的厚度形成的实质上无应变的中间层。

Description

外延基板以及外延基板的制造方法
技术领域
本发明涉及一种半导体元件用外延基板，尤其涉及一种使用III族氮化物而构成的外延基板。
背景技术
氮化物半导体由于具有直接迁移型的宽带隙(band gap)、高绝缘击穿电场和高饱和电子速度，因此作为LED或LD等发光器件，或HEMT(High Electron Mobility Transistor)等高频率/大功率的电子器件用半导体材料而受到关注。例如，将由AlGaN构成的势垒层和由GaN构成的沟道层层叠而成的HEMT(高电子迁移率晶体管)元件是利用以下特征的元件：根据氮化物材料特有的强极化效应(自发极化效应和压电极化效应)在层叠界面(异质界面)生成高浓度二维电子气(2DEG)(例如，参照非专利文献1)。
作为在HEMT元件用外延基板中采用的基底基板，有时使用如SiC这样的组分与III族氮化物不同的单晶(异种单晶)。此时，通常应变超晶格层或低温生长缓冲层等缓冲层作为初始生长层在基底基板上形成。由此，在基底基板上外延形成势垒层、沟道层、以及缓冲层，成为使用了由异种单晶构成的基底基板的HEMT元件用基板的最基本的构成方式。除此之外，为了促进二维电子气的空间封闭性，有时还在势垒层和沟道层之间设置厚度为1nm左右的隔离层。隔离层由例如AlN等构成。进而，为了控制HEMT元件用基板的最表面的能级和改善与电极的接触特性，有时还在势垒层之上形成例如由n型GaN层或超晶格层构成的保护层。
对HEMT元件和HEMT元件用基板而言，存在功率密度增大、高效率化等与性能提高相关的课题、常闭动作化等与功能性增强相关的课题、高可靠性和低成本化这些基本课题等各种课题，并针对每个课题做了不懈的努力。
另一方面，为了实现外延基板的低成本化，进而实现硅系电路器件之间的集成化等，进行了如下研究和开发，即，在制作如上述这样的氮化物器件时将单晶硅用作基底基板(例如，参照专利文献1至专利文献3，以及非专利文献2)。在作为HEMT元件用外延基板的基底基板选择了如硅这样的导电性的材料的情形下，从基底基板的背面赋予场板(field plate)效果，因此可设计能够实现高耐电压和高速开关的HEMT元件。
另外，如果要将HEMT元件用外延基板做成高耐电压结构，则增加沟道层和势垒层的总膜厚或提高两层的绝缘击穿强度是有效的，这是已经公知的技术(例如，非专利文献2参照)。
另外，还公知如下的半导体器件的制造方法：在Si基底基板上形成由AlN构成的夹层，接着，以交替但整体产生凸弯曲的方式形成由GaN构成的第一半导体层和由AlN构成的第二半导体层，并在之后降温时使这些层收缩，其结果，消除基板整体的弯曲(例如，参照专利文献4)。
然而，与使用蓝宝石基板或SiC基板的情形相比较，已知由于如下原因在硅基板上形成优质的氮化物膜是非常困难的。
首先，在硅和氮化物材料中，在晶格常数的值上存在很大差异。这成为在硅基板和生长膜的界面上发生失配位错(misfitdislocation)，或在从核形成到生长的时机中促进三维生长模式的主要原因。换言之，成为阻碍形成位错密度小且表面平坦的良好的氮化物外延膜的主要原因。
另外，与硅相比，氮化物材料的热膨胀系数的值大，因此在硅基板上以高温使氮化物膜外延生长后，在使温度降低至室温附近的过程中，在氮化物膜内拉伸应力起作用。其结果，在膜表面上容易产生裂纹，并且基板容易产生较大弯曲。
除此之外，还已知在气相生长中的作为氮化物材料的原料气体的三甲基镓(TMG：Trimethylgallium)容易形成硅和液相化合物，而成为妨碍外延生长的主要原因。
在使用专利文献1至专利文献3以及非专利文献1中所公开的现有技术的情形下，能够使GaN膜在硅基板上外延生长。然而，所得到的GaN膜的结晶质量决不比将SiC或蓝宝石用作基底基板的情形好。因此，在使用现有技术来制作例如HEMT这样的电子器件的情形下，存在电子迁移率低、断开时产生漏电流或耐压降低这样的问题。
另外，在专利文献4中所公开的方法中，由于特意在器件制作的途中产生较大的凸弯曲，所以因层形成条件的不同，有可能会在器件制作途中产生裂纹。
现有技术文献
专利文献
专利文献1：特开平10-163528号公报
专利文献2：特开2004-349387号公报
专利文献3：特开2005-350321号公报
专利文献4：特开2009-289956号公报
非专利文献
非专利文献1：″Highly Reliable 250W GaN High ElectronMobility Transistor Power Amplifier″Toshihide Kikkawa，Jpn.J.Appl.Phys.44，(2005)，4896.
非专利文献2：″High power AlGaN/GaN HFET with a highbreakdown voltage of over 1.8kV on 4 inch Si substrates and thesuppression of current collapse″，Nariaki Ikeda，Syuusuke Kaya，Jiang Li，Yoshihiro Sato，Sadahiro Kato，Seikoh Yoshida，Proceedings of the 20thInternational Symposium on Power Semiconductor Devices & IC′s May18-22，2008Orlando，FL″，pp.287-290
发明内容
本发明是鉴于上述问题而提出的，其目的在于，提供一种将硅基板作为基底基板且无裂纹的外延基板。
为解决上述问题，本发明的第一方案的外延基板，在作为(111)取向的单晶硅的基底基板之上，以(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，并具有：缓冲层，其通过交替层叠第一层叠单位和第二层叠单位而成，并且，最上部和最下部都由所述第一层叠单位构成；结晶层，其形成在所述缓冲层之上；所述第一层叠单位以交替组分不同的第一组分层和第二组分层的方式层叠，并且当将所述第一组分层和所述第二组分层的层叠数分别设为n(n是2以上的自然数)并将从所述基底基板侧开始的第i个所述第二组分层的厚度设为t(i)时，以满足
t(1)≤t(2)≤···≤t(n-1)≤t(n)
并且
t(1)＜t(n)
的方式层叠，使得越远离所述基底基板就具有越大的压缩应变；所述第二层叠单位是以15nm以上且150nm以下的厚度形成的实质上无应变的中间层。
基于第一方案外延基板的本发明的第二方案中，与构成所述第一组分层的第一III族氮化物相比，构成所述第二组分层的第二III族氮化物在无应变状态下的面内晶格常数更大，各所述第二组分层相对于所述第一组分层形成共格状态。
基于第二方案外延基板的本发明的第三方案中，所述中间层由第三III族氮化物构成，所述第三III族氮化物与所述第二III族氮化物相比在无应变状态下的面内晶格常数更小。
本发明的第四方案中，在作为(111)取向的单晶硅的基底基板之上，以(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，并具有：缓冲层，其通过交替层叠第一层叠单位和第二层叠单位而成，并且，最上部和最下部都由所述第一层叠单位构成；结晶层，其形成在所述缓冲层之上，并由III族氮化物构成；所述第一层叠单位以交替由第一III族氮化物构成的第一组分层和由第二III族氮化物构成的第二组分层的方式层叠，并且当将所述第一组分层和所述第二组分层的层叠数分别设为n(n是2以上的自然数)并将从所述基底基板侧开始的第i个所述第二组分层的厚度设为t(i)时，以满足
t(1)≤t(2)≤···≤t(n-1)≤t(n)
并且
t(1)＜t(n)
的方式层叠，与所述第一III族氮化物相比，所述第二III族氮化物在无应变状态下的面内晶格常数更大；各所述第二组分层在所述第一组分层形成共格状态，所述第二层叠单位是以15nm以上且150nm以下的厚度形成的、且由在无应变状态下的面内晶格常数比所述第二III族氮化物更小的第三III族氮化物构成的中间层。
基于第一至第四方案中任一方案的外延基板的本发明的第五方案中，所述第一组分层由AlN构成，所述第二组分层由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物构成。
基于第五方案外延基板的本发明的第六方案中，所述第二组分层由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物构成。
基于第一至第六方案中的任一方案的外延基板的本发明的第七方案中，具备：第一基底层，其在所述基底基板上形成且由AlN构成；第二基底层，其在所述第一基底层上形成且由AlpGa1-pN(0≤p＜1)构成；所述第一基底层是由柱状或者粒状的结晶或畴中的至少一种构成的多结晶含有缺陷层；所述第一基底层和所述第二基底层之间的界面是三维凹凸面；在所述第二基底层的正上方形成有所述缓冲层。
在本发明的第八方案中，一种在作为(111)取向的单晶硅的基底基板上，以(0001)结晶面与所述基底基板的基板面大致平行的方式形成III族氮化物层组的半导体元件用外延基板的制造方法，包括：缓冲层形成工序，通过将第一层叠单位和第二层叠单位以最上部和最下部都为所述第一层叠单位的方式交替层叠，来形成缓冲层；结晶层形成工序，在所述缓冲层的上方形成由III族氮化物构成的结晶层；所述缓冲层形成工序包括：第一层叠单位形成工序，通过交替层叠由第一III族氮化物构成的第一组分层和由第二III族氮化物构成的第二组分层来形成第一层叠单位；第二层叠单位形成工序，在所述第一层叠单位上形成中间层；在所述第一层叠单位形成工序中，当将所述第一组分层和所述第二组分层的层叠数分别设为n(n是2以上的自然数)，且将从所述基底基板侧开始的第i个所述第二组分层的厚度设为t(i)时，以满足
t(1)≤t(2)≤···≤t(n-1)≤t(n)
并且
t(1)＜t(n)的方式，
且以与所述第一III族氮化物相比，所述第二III族氮化物在无应变状态下的面内晶格常数更大的方式，并且，以各所述第二组分层在所述第一组分层形成共格状态的方式，来形成第一层叠单位；在所述第二层叠单位形成工序中，用第三III族氮化物将所述中间层形成为15nm以上且150nm以下的厚度，其中所述第三III族氮化物在无应变状态下的面内晶格常数比所述第二III族氮化物更小。
基于第八方案的外延基板制造方法的本发明第九方案中，所述第一组分层由AlN构成，所述第二组分层由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物构成。
在本发明的第十方案中，在第八方案或在第九方案所述的外延基板的制造方法上，所述第二组分层由AlxGa1-xN(0.1≤x≤0.25)组分的III族氮化物而形成。
基于第八至第十方案中任一方案的外延基板制造方法的本发明第十一方案中，具备：第一基底层形成工序，在所述基底基板上形成由AlN构成的第一基底层；第二基底层形成工序，在所述第一基底层上形成由AlpGa1-pN(0≤p＜1)构成的第二基底层；在所述第一基底层形成工序中，将所述第一基底层形成为表面呈三维凹凸面的多结晶含有缺陷层，所述多结晶含有缺陷层由柱状或者粒状的结晶或畴中的至少一种构成；在所述缓冲层形成工序中，在所述第二基底层的正上方形成所述缓冲层。
根据在本发明的第一至第十一方案，由于缓冲层中存在压缩应变，因此由硅和III族氮化物之间的热膨胀系数差而产生的拉伸应力通过该压缩应变抵消。由此，即使在将硅基板用作基底基板的情形下，也能够得到无裂纹、弯曲小且结晶质量优良的外延基板。
尤其是，根据第六至第十方案，能够实现无裂纹、弯曲小并且耐电压性优良的外延基板。
尤其是，根据第七方案和第十一方案，由于在低位错且表面平坦性优良的基底层上设置缓冲层，因此缓冲层、结晶层等具有良好的结晶质量。另一方面，抑制了在第二基底层中的应变能量的积累，因此由在缓冲层含有的压缩应变而产生的拉伸应力的抵消效果不会因在基底层积累应变能量而受到阻碍。
附图说明
图1是概略地表示本发明实施方案的外延基板10结构的示意剖视图。
图2是表示在组分调制层3中在第一组分层31上形成第二组分层32时的结晶晶格的样子的示意图。
具体实施方案
<外延基板的概略结构>
图1是概略地表示本发明实施方案的外延基板10的结构的示意剖视图。外延基板10主要具备：基底基板1、基底层2、分别具有多个组分调制层3和中间层4的缓冲层5、以及功能层6。此外，下面将在基底基板1之上形成的各层总称为外延膜。另外，为了便于说明，有时也将III族元素中的Al的存在比率称为Al摩尔分数。
基底基板1是具有p型导电型的(111)面的单晶硅晶片。基底基板1的厚度没有特别的限制，但为了便于处理，最好使用具有数百μm到数mm的厚度的基底基板l。
基底层2、组分调制层3、中间层4、功能层6分别是通过外延生长方法使纤锌矿型的III族氮化物以(0001)其结晶面与基底基板1的基板面大致平行的方式形成的层。通过有机金属化学气相生长法(MOCVD法：metal-organic chemical vapor deposition)来形成这些层是优选的一个例子。
基底层2是为了能在其上以良好的结晶质量形成上述各层而设置的层。具体地说，基底层2被设置为，至少在其表面附近(在与组分调制层3之间的界面附近)，适当降低了位错密度并具有良好的结晶质量。由此，在组分调制层3乃至在其之上形成的各层，也得到良好的结晶质量。
在本实施方式中，为了达到所述目的，如下所示，基底层2包括第一基底层2a和第二基底层2b。
第一基底层2a是由AlN构成的层。第一基底层2a是由在与基底基板1的基板面大致垂直的方向(成膜方向)上生长的多个微细柱状结晶等(柱状结晶，粒状结晶，柱状畴(domain)或粒状畴中的至少一种)构成的层。换句话说，第一基底层2a是结晶性差的多含有缺陷层，在外延基板10的层叠方向上呈单轴取向，但含有沿层叠方向的多个晶界或位错。此外，在本实施方式中，为了便于说明，有时也包括畴晶界或位错在内统称为晶界。即使第一基底层2a中的晶界的间隔大也就是数十nm左右而已。
具有所述结构的第一基底层2a以如下方式形成：(0002)面的X射线摇摆曲线半辐值在0.5度以上且1.1度以下，(10-10)面的X射线摇摆曲线半辐值在0.8度以上且1.1度以下，其中，该(0002)面的X射线摇摆曲线半辐值成为关于c轴倾斜成分的镶嵌性(mosaicity)的大小或螺旋位错的多少的指标，并且，该(10-10)面的X射线摇摆曲线半辐值成为关于将c轴作为旋转轴的结晶的旋转成分的镶嵌性的大小或刃型位错的多少的指标。
另一方面，第二基底层2b是在第一基底层2a上形成且由AlpGa1-pN(0≤p＜1)组分的III族氮化物构成的层。
另外，第一基底层2a和第二基底层2b的界面I1(第一基底层2a的表面)为反映了构成第一基底层2a的柱状结晶等的外形形状的三维凹凸面。例如，在外延基板10的HAADF(高角散射电子)像中能明确确定界面I1具有这种形状。此外，HAADF像是通过扫描透射电子显微镜(STEM：scanning transmission electronmicroscopy)得到的被高角度非弹性散射的电子的累积强度的映射像。在HAADF像中，观察到像强度与原子序数的平方成比例，越是存在原子序数大的原子的部分就越明亮(白)，因此观察到含有Ga的第二基底层2b相对较明亮，不含Ga的第一基底层2a相对较暗。由此，容易识别出二者的界面I1呈三维凹凸面。
此外，在图1的示意剖面中，示出了第一基底层2a的凸部2c大致以等间隔配置的情况，但这只不过是为了便于图示，实际上凸部2c未必以等间隔配置。优选为第一基底层2a形成为，凸部2c的密度在5×109/cm2以上且5×1010/cm2以下，凸部2c的平均间隔在45nm以上且140nm以下。在满足这些范围的情况下，可以形成尤其是结晶质量优良的功能层6。此外，在本实施方式中，第一基底层2a的凸部2c是指在表面(界面I1)上向上凸的部分的大致顶点位置。此外，通过本发明发明者的实验以及观察的结果，确认形成凸部2c的侧壁的是AlN的(10-11)面或(10-12)面。
要在第一基底层2a的表面形成满足上述密度和平均间隔的凸部2c，优选以平均膜厚在40nm以上且200nm以下的方式形成第一基底层2a。在平均膜厚小于40nm的情况下，难以形成如上所述那样的凸部2c并难以实现AlN完全覆盖基板表面的状态。另一方面，若平均膜厚大于200nm，则由于开始进行AlN表面的平坦化，导致难以形成如上所述那样的凸部2c。
此外，虽然第一基底层2a的形成能在规定的外延生长条件下实现，但由AlN形成第一基底层2a在如下两点是优选的，第一点是不含有形成硅和液相化合物的Ga，第二点是由于横向生长比较难以进行，所以界面I1容易形成为三维凹凸面。
在外延基板10中，以上述方式在基底基板1和第二基底层2b之间设置作为内部存在晶界的多含有缺陷层的第一基底层2a，由此缓和了基底基板1和第二基底层2b之间的晶格失配，并抑制由所述晶格失配引起的应变能量的积累。将上述第一基底层2a的(0002)面和(10-10)面的X射线摇摆曲线半辐值范围确定为适宜抑制由该晶界引起的应变能量的积累的范围。
但是，由于所述第一基底层2a的存在，以第一基底层2a的柱状结晶等的晶界为起点的非常多的位错向第二基底层2b传播。在本实施方式中，通过将第一基底层2a和第二基底层2b之间的界面I1如上所述那样构成为三维凹凸面，从而能够有效降低所述位错。
通过使第一基底层2a和第二基底层2b的界面I1形成为三维凹凸面，从而在第一基底层2a上发生的大部分位错在从第一基底层2a向第二基底层2b传播(贯通)时，于界面I1弯曲，并在第二基底层2b内部合体消失。其结果，在以第一基底层2a为起点的位错中的贯通第二基底层2b的位错为极少一部分。
另外，第二基底层2b最好以如下方式形成：在其生长初期沿着第一基底层2a的表面形状(界面I1的形状)形成，但随着生长的进行，其表面渐渐被平坦化，最终具有10nm以下的表面粗糙度。此外，在本实施方式中，表面粗糙度用通过AFM(原子力显微镜)测得的针对5μm×5μm区域的平均粗糙度ra来表示。顺便说一下，在使第二基底层2b的表面平坦性良好的方面，用横向生长比较容易进行且至少含有Ga组分的III族氮化物来形成第二基底层2b是优选的。
另外，第二基底层2b的平均厚度优选在40nm以上。这是因为，当薄于40nm地形成时，产生如下等问题：第一基底层2a引起的凹凸不能被充分平坦化，或通过相互合体使传播到第二基底层2b的位错的消失不够充分。此外，以平均厚度在40nm以上的方式形成时，能有效降低位错密度并使表面平坦化，因此对第二基底层2b厚度的上限在技术上没有特殊限制，但从生产性的观点考虑，优选以数μm以下左右的厚度形成。
如上所述，第二基底层2b的表面呈低位错且具有优良的平坦性，所以在其上形成的各层具有良好的结晶质量。
缓冲层5具有在多个组分调制层3之间设有中间层4的结构。换句话说，中间层4是作为边界层设置在各个组分调制层3之间。或者也可以说缓冲层5具有结构：在使最下部和最上部为组分调制层3的状态下，重复交替层叠作为第一层叠单位的组分调制层3和作为第二层叠单位的中间层4。在图1中，例示了具备四个组分调制层3(3a、3b、3c、3d)和三个中间层4(4a、4b、4c)的情形，但组分调制层3和中间层4的个数并不限于此。
组分调制层3是通过重复交替层叠由不同组分的III族氮化物构成的第一组分层31和第二组分层32所形成的部位。此外，在本实施方式中，从基底基板1侧开始的第i个第一组分层31标记为“31<i>”，从基底基板1侧开始的第i个第二组分层32标记为“32<i>”。
各个第一组分层31以3nm-20nm左右的大致相同的厚度形成。典型的为5nm-10nm。另一方面，当第一组分层31和第二组分层32的层数分别为n(n是2以上的自然数)且将从基底基板1侧开始的第i个第二组分层32<i>的厚度设为t(i)时，第二组分层32以满足以下式的方式形成。
t(1)≤t(2)≤···≤t(n-1)≤t(n)··(式1)
并且，
t(1)＜t(n)                    ··(式2)
即，组分调制层3以第二组分层32<n>的厚度大于第二组分层32<1>的厚度且在至少一部分中第二组分层32的厚度随着远离基底基板1而阶梯性增大的方式构成。典型的是组分调制层3以越是远离基底基板1的第二组分层32则其厚度就越厚的方式形成，由此在本实施方式中，以下，包括具有相同厚度的第二组分层32<i-1>和第二组分层32<i>的情形在内，都看作是以越是远离基底基板1的第二组分层32则其厚度就越厚的方式形成的。
离基底基板1最近的第二组分层32<1>的厚度t(1)在10nm-25nm左右，并且，最好比第一组分层31的厚度大。另一方面，离基底基板1最远的第二组分层32<n>的厚度t(n)虽与n值相关，但最好在150nm-350nm左右。对于第二组分层32<i>的厚度t(i)的条件将在后文中进行说明。
另外，第一组分层31和第二组分层32以满足如下关系的方式形成：与构成前者的III族氮化物相比构成后者的III族氮化物在无应变状态(块状态)下的面内晶格常数(晶格长度)更大。
而且，在组分调制层3中，第二组分层32在第一组分层31以共格相(coherent state)形成。
优选地，第一组分层31由AlN构成，第二组分层32由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物构成。此外，第二组分层32中的Al摩尔分数与外延基板10自身的耐电压性有关。对此在下面进行详细说明。
中间层4是由无应变状态下的面内晶格常数比构成第二组分层32的III族氮化物情况时更小的III族氮化物构成的层。中间层4以15nm以上且150nm以下的厚度形成。优选中间层4以15nm以上且90nm以下的厚度形成。另外，优选中间层4由与第一组分层31具有相同组分的III族氮化物构成。更优选中间层4由AlN构成。
功能层6是在缓冲层5上形成的、由III族氮化物形成的至少一个层的层，并且通过在外延基板10上进一步形成规定的半导体层或电极等来构成半导体元件的情况下，发挥规定功能的层。因此，功能层6由具有与该功能相应的组分和厚度的一个或者多个层形成。在图1中，例示了功能层6由一个层构成的情形，但功能层6的结构并不限于此。
例如，若将由高电阻的GaN构成的数μm厚的沟道层和由AlGaN或InAlN等构成的数十nm厚的势垒层层叠作为功能层6，便能得到HEMT元件用外延基板10。即，通过在势垒层上形成省略图示的栅极电极、源极电极以及漏极电极而得到HEMT元件。要形成这些电极，可应用光刻法工艺等公知的技术。另外，在所述情形中，也可采用在沟道层和势垒层之间设置由AlN构成的1nm左右厚度的隔离层的方案。
或者，形成一个III族氮化物层(例如GaN层)，并在其上形成省略图示的阳极和阴极，来作为功能层6，从而实现同心圆型肖特基势垒二极管。要形成这些电极，也可应用光刻法工艺等公知的技术。
<外延基板的制造方法>
接着，以使用MOCVD法的情形为例，对制造外延基板10的方法进行概述。
首先，作为基底基板1准备(111)面的单晶硅晶片，并通过稀氢氟酸清洗来除去自然氧化膜，之后，实施SPM(Sulfuric-peroxidemix：硫酸双氧水)清洗，在晶片表面上形成厚度为数
Figure BDA00002223555700121
左右的氧化膜。将基底基板放置在MOCVD装置的反应器内。
然后，在规定的加热条件和气体环境下形成各层。首先，由AlN构成的第一基底层2a能以如下方式形成：在将基板温度保持在800℃以上且1200℃以下的规定的初始层形成温度，并使反应器内压力处于0.1kPa-30kPa左右的状态下，按适当的摩尔流量比将作为铝原料的TMA(trimethylaluminum：三甲基铝)鼓泡气体和NH3气体导入反应器内，并且使成膜速度在20nm/min以上，目标膜厚在200nm以下。
第二基底层2b的形成以如下方式实现：在形成第一基底层2a后，在将基板温度保持在800℃以上且1200℃以下的规定的第二基底层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，按与要制作的第二基底层2b的组分相应的规定的流量比，将作为镓原料的TMG(trimethylgallium：三甲基镓)鼓泡气体、TMA鼓泡气体以及NH3气体导入反应器内，使NH3、TMA以及TMG发生反应。
构成缓冲层5的各层，即，构成组分调制层3的第一组分层31和第二组分层32、中间层4的形成以如下方式进行：接着第二基底层2b的形成，将基板温度保持在800℃以上且1200℃以下的与各层相应的规定的形成温度，并使反应器内压力保持在0.1kPa-100kPa的与各层相应的规定的值的状态下，按与在各层要实现的组分相应的流量比，将NH3气体和III族氮化物原料气体(TMA、TMG的鼓泡气体)导入反应器内。此时，通过在与设定膜厚相应的时机切换流量比，使各层连续且形成为所希望的膜厚。
功能层6的形成以如下方式实现：在形成缓冲层5之后，在将基板温度保持在800℃以上且1200℃以下的规定的功能层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，按与要制作的功能层6的组分相应的流量比，将TMI鼓泡气体、TMA鼓泡气体和TMG鼓泡气体中的至少一个和NH3气体导入反应器内，使NH3与TMI、TMA以及TMG中的至少一个发生反应。
在形成功能层6之后，外延基板10在反应器内降温至常温。之后，从反应器取出的外延基板10被适当用于后级处理。
<缓冲层的作用效果>
正如本实施方式所述，一般地，在要使由III族氮化物构成的结晶层以规定的形成温度在单晶硅晶片上外延生长来得到外延基板的情况下，III族氮化物与硅相比热膨胀系数更大(例如，硅：3.4×10-6/K、GaN：5.5×10-6/K)，因此在结晶生长后，在降温至常温的过程中，在结晶层中在面内方向上产生拉伸应力。该拉伸应力成为在外延基板中发生裂纹和弯曲的主要原因。在本实施方式中，为了降低所述拉伸应力来抑制发生裂纹和弯曲，在外延基板10上设置有缓冲层5。更具体地说，通过构成缓冲层5的各层分别发挥的作用效果，抑制了在外延基板10中发生裂纹和弯曲。下面将进行详细说明。
(组分调制层)
图2是示出了在组分调制层3中，在第一组分层31之上形成第二组分层32时的结晶晶格的样子的示意图。现在，将构成第二组分层32的III族氮化物的在无应变状态下的面内方向的晶格长度设为a0、实际的晶格长度设为a。在本实施方式中，如图2的(a)、(b)所示，第二组分层32与第一组分层31的结晶晶格保持匹配的同时进行结晶生长。这意味着在结晶生长时，在第二组分层32的面内方向上产生s＝a0-a的压缩应变。即，第二组分层32的结晶生长在保持应变能量的状态下进行。
但是，随着生长的进行，能量的不稳定性会增加，因此为了释放应变能量，而逐渐在第二组分层32中导入失配位错。不久，若达到某临界状态，则在第二组分层32中保持的应变能量被全部释放。此时，如图2(c)所示变为a＝a0。
但是，若在达到如图2(c)所示的状态之前的、如图2(b)所示的a0＞a的状态下完成第二组分层32的形成，则第二组分层32会处于保持应变能量(含有压缩应变)的状态。在本实施方式中，将这种含有应变能量的结晶生长称为在共格相下的结晶生长。换句话说，只要第二组分层32以比完全释放应变能量的临界膜厚更小的厚度形成，就可以说第二组分层32在第一组分层31呈共格相。或者，只要第二组分层32最上面(正上方的与第一组分层31相接触的面)的晶格长a满足a0＞a，就可以说第二组分层32在第一组分层31呈共格相。此外，只要第二组分层32以上述方式含有应变能量，则即使在第二组分层32中局部成为a0＝a，也可以说第二组分层32在第一组分层31呈共格相。
由于构成第一组分层31的III族氮化物的面内晶格常数比构成第二组分层32的III族氮化物的面内晶格常数更小，因此即使在保持该应变能量的第二组分层32上形成第一组分层31，也会保持共格相，不会释放在正下方的第一组分层31中所保持的应变能量。而且，若在该第一组分层31上再次使第二组分层32以共格相生长，则在所述第二组分层32中也产生与上述相同的压缩应变。
以下，以相同的方式，在维持共格相下的生长的同时交替进行第一组分层31和第二组分层32的形成，则在各自的第二组分层32保持应变能量。并且此时，从正下方受到更大的压缩应变的作用，因此越是在上方形成的第二组分层32则其临界膜厚变得就越大。而且，厚度越大则第二组分层32内中的压缩应变就越大。在本实施方式中，鉴于这些，以满足(式1)和(式2)的方式，即，以越是远离基底基板1的第二组分层32<i>则具有越厚的厚度t(i)的方式形成组分调制层3，该厚度t(i)在不超过临界膜厚的范围。因此，也可以说组分调制层3是以越是远离基底基板1就具有越大的压缩应变的方式构成的应变导入层。
该压缩应变由于向与热膨胀系数差所引起并产生的拉伸应力正相反的方向作用，具有在降温时抵消该拉伸应力的作用。概略地讲，用与n个第二组分层32的压缩应变大小总和成比例的力来抵消拉伸应力。
此外，第一组分层31是介于两个第二组分层32之间，但是当其厚度过小时，在第二组分层32中产生的压缩应变变小，反而容易使第一组分层31自身中存在拉伸应力，因此不优选。另一方面，当厚度过大时，第二组分层32自身容易受到拉伸方向的力，因此不优选。从不会产生这种不良现象这一点来看，上述3nm-20nm左右厚度的这一条件是优选的。
另外，从能够在每个第二组分层32中得到充分大的压缩应变这一点来看，上述第一组分层31由AlN构成且第二组分层32由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物构成这一条件是优选的。
但是，若第二组分层32<1>的厚度t(1)过分大于第一组分层31的厚度，则第二组分层32<1>在共格相下根本就不生长。因此，优选第二组分层32<1>的厚度尽可能在第一组分层31的3倍左右以下。另外，虽然在每个组分调制层3中，与形成在其下方的第一组分层31和第二组分层32的厚度总和有关，但从最好地实现共格相下的生长这一观点来看，优选第二组分层32<i>的厚度t(i)尽可能在第二组分层32<i-1>的厚度t(i-1)的5倍-6倍左右以下。
(中间层)
如上所述，组分调制层3整体存在压缩应变。因此，若层叠多个组分调制层3，则应能得到充分防止裂纹产生的大的压缩应变。但在实际上，即使在某组分调制层3的正上方形成其他组分调制层3，上侧的组分调制层3中也得不到充分的压缩应变。这是因为，构成作为下侧的组分调制层3的最上层的第二组分层32<n>的III族氮化物与构成作为上侧的组分调制层3的最下层的第一组分层31<1>的III族氮化物相比，在无应变状态下的面内晶格常数更大，并且，第一组分层31<1>只不过以3nm-20nm左右的厚度形成而已，因此若直接在第二组分层32<n>上形成第一组分层31<1>，则第一组分层31<1>内存在拉伸应变，而无法在这之后继续形成的组分调制层3中导入充分的压缩应变。
因此，在本实施方式中，通过在两个组分调制层3之间设置中间层4，使得避免发生伴随如上所述拉伸应变的导入而产生的问题，并使每个组分调制层3中存在充分的压缩应变。
具体来说，在作为组分调制层3的最上层的第二组分层32<n>上，由与构成该第二组分层32的III族氮化物相比在无应变状态下的面内晶格常数更小的III族氮化物而形成中间层4。虽然以所述方式设置的中间层4在与第二组分层32<n>的界面附近存在由与第二组分层32之间的晶格常数差引起的失配位错，但至少在其表面附近产生晶格弛豫，实现了拉伸应力不起作用的实质上无应变的状态。其中，实质上无应变意味着，至少在除了与正下方的第二组分层32<n>的界面附近以外的部位具有与在块状态下的晶格常数实质上相同的晶格常数。
在这样的实质上无应变的中间层4上形成的组分调制层3，在作为其最下层的第一组分层31<1>中拉伸应力不产生作用，因此该组分调制层3也与中间层4正下方的组分调制层3相同地，以适当存在压缩应变的方式形成。
优选第一组分层31和中间层4都由AlN形成。此时，通过连续形成中间层4和第一组分层31<1>，二者实际上是构成一个层，因此能更切实地防止在第一组分层31<1>中拉伸应力发生作用。
但是，中间层4有必要以15nm以上且150nm以下的厚度形成。中间层4的厚度小于15nm时，与在第二组分层32<n>上直接形成第一组分层31<1>的情况相同，在中间层4中拉伸应力起到作用，由于在受其影响的状态下形成组分调制层3，导致在组分调制层3无法适宜地存在压缩应变，因此并不优选。另一方面，中间层4的厚度大于150nm时，不能忽略中间层4自身的与作为基底基板1的硅之间的热膨胀系数差的影响，在中间层4中由热膨胀系数差引起的拉伸应力起到作用，因此并不优选。无论哪种情况，外延基板10都会产生裂纹。通过将中间层4形成为15nm以上且150nm以下的厚度，使其呈实质上无应变的状态，实现其正上方的第一组分层31<1>中拉伸应力不产生作用的状态，其结果，实现了无裂纹的外延基板10。
当设置更多组分调制层3时，也以与上述相同的方式，通过使中间层4位于各组分调制层3之间，从而实现在全部组分调制层3中适当存在压缩应变的状态。此外，若组分调制层3的结构相同，则组分调制层3的重复层叠数越多，在缓冲层5中存在的压缩应变就越大。
在具备根据如上所述的方式构成的缓冲层5的外延基板10中，通过该缓冲层5存在大的压缩应变，实现了拉伸应力适宜抵消的状态，该拉伸应力由硅和III族氮化物的热膨胀系数差而产生。由此，在外延基板10中实现了无裂纹。另外，以这种方式抵消拉伸应力，由此外延基板10的弯曲量被抑制在100μm以下。
即，在本实施方式的外延基板10中，通过以交替层叠作为应变导入层的组分调制层3和实质上无应变的中间层4的方式设置缓冲层5，使缓冲层5存在大的压缩应变，并适当降低由硅和III族氮化物的热膨胀系数差而在外延基板10中产生的拉伸应力。由此，在外延基板10中实现无裂纹且减小了弯曲程度。
此外，缓冲层5形成在如上所述的应变能量积累被抑制的第二基底层2b上，因此拉伸应力的抵消效果不会因累积在第二基底层2b的应变能量而被阻碍。
另外，重复层叠组分调制层3和中间层4能够使外延膜自身的总膜厚增大。一般当使用外延基板10制作HEMT元件时，其总膜厚越大该HEMT元件的绝缘击穿电压就越大，因此本实施方式的外延基板10的结构也有助于增大所述绝缘击穿电压。
<外延基板的高耐电压化>
在本实施方式中，通过使缓冲层5的结构参数(各层的组分、厚度、第一组分层31和第二组分层的层数、组分调制层3和中间层4的重复层叠数等)分别不同，能得到具体结构不同的各种各样的外延基板10。
尤其是，通过由AlxGa1-xN(0.1≤x≤0.25)组分的III族氮化物形成第二组分层32，从而实现无裂纹且耐电压高的外延基板10。此外，在本实施方式中，耐电压是指，在对外延基板10从0V开始增大值的同时施加电压时，产生1mA/cm2的漏电流的电压值。例如，将除了基底基板1之外的外延膜整体的总膜厚设在4.0μm以下，并且将第二组分层32的总膜厚设在1700nm以上，用这种方式形成缓冲层5时，能实现600V以上的高耐电压。
在所述情况中，若各层的厚度和层叠数相同，则在上述组分范围内第二组分层32的Al摩尔分数(相当于上述x)越大耐电压就越高。
通过适当设定组分调制层3的重复层叠数、外延膜整体的总膜厚以及第二组分层32的总膜厚，也可以得到具有更高耐电压的外延基板10。例如，也可以实现外延膜整体的总膜厚为5μm且耐电压在1000V以上的外延基板，或外延膜整体的总膜厚为7μm且耐电压在1400V以上的外延基板等。
如上所述，根据本实施方式，通过在基底基板和功能层之间交替层叠第一组分层和第二组分层，并且使第二组分层的厚度越靠近上方就变得越大，从而形成交替层叠了内含压缩应变的组分调制层和实质上无应变的中间层的缓冲层。由此，能够将廉价、大口径且容易得到的硅基板作为基底基板，并且能得到无裂纹且结晶质量优良的外延基板。另外，所述外延基板为弯曲量被抑制在100μm以下的基板。
进而，当由Al摩尔分数在0.1以上且0.25以下的AlGaN形成第二组分层时，能够实现无裂纹且耐电压高的外延基板。
<变形例>
外延基板10也可以采用在基底基板1和第一基底层2a之间具有未图示的界面层的方式。界面层具有数nm左右的厚度，由无定形的SiAluOvNw构成是优选的一个例子。
当基底基板1和第一基底层2a之间具有界面层时，更有效地缓和了基底基板1和第二基底层2b等之间的晶格失配，且进一步提高了在其上形成的各层的结晶质量。即，当具有界面层时，第一基底层2a即AlN层形成为，具有与不具有界面层的情形相同的凹凸形状，且与不具有界面层的情形相比存在的结晶晶界变少。尤其得到改善了在(0002)面的X射线摇摆曲线半辐值的第一基底层2a。这是因为，与直接在基底基板1上形成第一基底层2a的情形相比，在界面层上形成第一基底层2a的情况下，第一基底层2a的AlN的核形成难以进行，结果，与没有界面层的情况相比促进了横向生长。此外，界面层的膜厚以不超过5nm的程度形成。当具有这样界面层时，能将第一基底层2a以(0002)面的X射线摇摆曲线半辐值在0.5度以上且0.8度以下范围的方式形成。此时，能形成(0002)面的X射线摇摆曲线半辐值在800sec以下且螺旋位错密度在1×109/cm2以下的、结晶质量优良的功能层6。
此外，界面层的形成是通过以下方式实现：在硅晶片达到第一基底层形成温度之后，且在形成第一基底层2a之前，只将TMA鼓泡气体导入反应器内，并将晶片置于TMA鼓泡气体环境中。
另外，在形成第一基底层2a时，也可以为Si原子和O原子中的至少一个在第一基底层2a中扩散固溶，或N原子和O原子中的至少一个在基底基板1中扩散固溶。
另外，构成缓冲层5的各组分调制层3的层结构不用必须相同，相互不同也可。
实施例
制作了缓冲层5的层结构和第二组分层32的组分不相同的多种外延基板10。在表1中示出实施例和下述比较例的缓冲层5的层结构、中间层4的厚度、外延膜的总膜厚、以及第二组分层32的总厚度。
表1
Figure BDA00002223555700191
Figure BDA00002223555700201
缓冲层5的层结构，具体地将第二组分层32的层数、各层的厚度，以及组分调制层3的重复数采用如层结构a-层结构e这样的不同的五种。对于各个层结构，将第二组分层32的组分采用Al0.1Ga0.9N和Al0.2Ga0.8N的两种，对于前者将中间层4的厚度采用不同的六种，针对后者采用不同的四种。基底层2、第一组分层31、以及功能层6全都采用相同的组分和厚度。
到形成第二基底层2b为止对任一试料都按照相同的步骤进行。首先，作为基底基板1准备基板厚度为525μm的具有p型导电型的4英寸(111)面单晶硅晶片(下面称为硅晶片)。对所准备的硅晶片利用氢氟酸/纯水＝1/10(体积比)组分的稀氢氟酸实施稀氢氟酸清洗和利用硫酸/双氧水＝1/1(体积比)组分的清洗液实施SPM清洗，以在晶片表面上形成厚度为数的氧化膜，然后将硅晶片放置在MOCVD装置的反应器内。接着，使反应器内处于氢和氮的混合环境，使反应器内压力为15kPa，将基板温度加热到第一基底层形成温度即1100℃为止。
若基板温度达到1100℃，则向反应器内导入NH3气体，将基板表面在NH3气体环境中暴露一分钟。
之后，将TMA鼓泡气体以规定的流量比导入反应器内，通过使NH3和TMA反应来形成表面具有三维凹凸形状的第一基底层2a。此时，第一基底层2a的生长速度(成膜速度)为20nm/min，第一基底层2a的目标平均膜厚为100nm。
若形成了第一基底层2a，则继续使基板温度为1100℃，使反应器内压力为15kPa，再将TMG鼓泡气体导入反应器内，通过NH3、TMA以及TMG之间的反应，使作为第一基底层2b的Al0.1Ga0.9N层的平均膜厚形成为40nm左右。
接着第二基底层2b的形成，将缓冲层5以下面五种层结构中的任意一种来形成。
层结构a：在一个组分调制层3内将第二组分层32的厚度从最小的10nm以每层倍增的方式增加到320nm，共形成六层。组分调制层3的重复数为3。
层结构b：在一个组分调制层3内将第二组分层32的厚度从最小的10nm以每层倍增的方式增加到160nm，共形成五层。组分调制层3的重复数为6。
层结构c：在一个组分调制层3内将第二组分层32的厚度从最小的15nm以每层倍增的方式增加到240nm，共形成五层。组分调制层3的重复数为4。
层结构d：在一个组分调制层3内将第二组分层32的厚度从第一层到第五层全部设为15nm，从第六层到第八层全部设为80nm，第九层和第十层都设为160nm，共形成十层。组分调制层3的重复数为3。
层结构e：在一个组分调制层3内将第二组分层32厚度从第一层到第七层都设为10nm，从第八层到第十层以最小的50nm以每层倍增的方式增加到200nm，共形成十层。组分调制层3的重复数为4。
另一方面，任一试料的第一组分层31和中间层4都由AlN形成。设第一组分层31的厚度为5nm。就中间层4的厚度而言，对第二组分层32的组分为Al0.1Ga0.9N的试料采用10nm、15nm、30nm、60nm、90nm、200nm的六种，对第二组分层32的组分为Al0.2Ga0.8N的试料采用了除10nm和200nm之外的四种。
此外，在缓冲层5的形成中，设基板温度为1100℃，设反应器内压力为15kPa。使用的原料气体与在形成基底层2时所使用的原料气体相同。
对任一试料而言，在形成缓冲层5之后，以700nm的厚度形成由GaN构成的功能层6。在功能层6的形成中，设基板温度为1100℃，设反应器内压力为15kPa。对任一试料使用的原料气体与在形成基底层2时所使用的原料气体相同。
通过以上方式，得到了共五十种外延基板。
(比较例1-比较例3)
制作了缓冲层5的结构不同的三种比较例(层结构f-层结构h)。
作为比较例1(层结构f)，代替具有交替组分调制层3和中间层4的结构，将5nm厚的AlN层和15nm厚的Al0.1Ga0.9N层各交替层叠100层，从而制作了具有所谓的超晶格层的外延基板。AlN层和Al0.1Ga0.9N层的形成条件分别与实施例的第一组分层31和第二组分层32的形成条件相同。
作为比较例2(层结构g)和比较例3(层结构h)，制作了具有第二组分层32厚度全部相同的组分调制层3的外延基板。在比较例2中，设第二组分层32的厚度为240nm，设中间层4的厚度为15nm，设组分调制层3的重复数为3。在比较例3中，设第二组分层32的厚度为160nm，设中间层4的厚度为15nm，设组分调制层3的重复数为4。
(关于实施例和比较例的评价结果)
对于在实施例和比较例中得到的外延基板，用肉眼确认有没有产生裂纹。另外，通过激光位移计来测定弯曲量。进一步，对未产生裂纹的外延基板测定了耐电压。在表2中示出关于实施例和比较例的外延基板的评价结果。
表2
Figure BDA00002223555700221
Figure BDA00002223555700231
如表2所示，比较例1至比较例3的全部试料，和实施例中的中间层厚度分别为10nm和200nm的试料，在外周20mm处均产生裂纹。另一方面，实施例中的中间层厚度在15nm以上且150nm以下范围的试料均没有发现裂纹。
另外，在产生裂纹的试料中弯曲量超过100μm，与此相比，在没有产生裂纹的试料中弯曲量被抑制在100μm以下。
以上结果表示：重复交替层叠组分调制层3和中间层4的结构对外延基板10的无裂纹化和抑制弯曲都很有效，其中，组分调制层3的第二组分层的厚度越远离基底基板就变得越厚，并且，中间层4具有15nm以上且150nm以下的厚度。
此外，对比较例1的情况而言，相当于第二组分层32的Al0.1Ga0.9N层的厚度比较小为15nm，因此推测Al0.1Ga0.9N层自身是在共格相下生长的层。即使这样比较例1中还是产生裂纹，因此如比较例1那样，当仅设置超晶格层时，虽然向每个第二组分层32导入压缩应变，但其总和要抵消拉伸应力还是不够的。
另一方面，可以认为在比较例2和比较例3中产生裂纹是因为第一层的第一组分层31和在其上形成的第二组分层32<1>的厚度差较大，导致第二组分层32<1>不能保持共格相所引起的。
此外，对没有产生裂纹的试料，进行弯曲量比较时，中间层4的厚度越大则弯曲量就越小。
另外，没有产生裂纹的所有试料的第二组分层的总厚度均在1700nm0以上且耐电压在600V以上。而且，对由Al0.2Ga0.8N形成第二组分层32的所有的试料而言，耐电压均在700V以上且具有大致相同程度的弯曲量，但均比由Al0.1Ga0.9N形成的试料的耐电压高出100V以上。

Claims (11)

1.一种外延基板，在作为(111)取向的单晶硅的基底基板之上，以(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其特征在于，
所述外延基板具有：
缓冲层，其通过交替层叠第一层叠单位和第二层叠单位而成，并且，最上部和最下部都由所述第一层叠单位构成，
结晶层，其形成在所述缓冲层之上；
所述第一层叠单位以交替组分不同的第一组分层和第二组分层的方式层叠，并且当将所述第一组分层和所述第二组分层的层叠数分别设为n并将从所述基底基板侧开始的第i个所述第二组分层的厚度设为t(i)时，以满足
t(1)≤t(2)≤···≤t(n-1)≤t(n)
并且
t(1)＜t(n)
的方式层叠，使得越远离所述基底基板就具有越大的压缩应变，其中n是2以上的自然数；
所述第二层叠单位是以15nm以上且150nm以下的厚度形成的实质上无应变的中间层。
2.如权利要求1所述的外延基板，其特征在于，
与构成所述第一组分层的第一III族氮化物相比，构成所述第二组分层的第二III族氮化物在无应变状态下的面内晶格常数更大，
各所述第二组分层相对于所述第一组分层形成共格状态。
3.如权利要求2所述的外延基板，其特征在于，
所述中间层由第三III族氮化物构成，所述第三III族氮化物与所述第二III族氮化物相比在无应变状态下的面内晶格常数更小。
4.一种外延基板，在作为(111)取向的单晶硅的基底基板之上，以(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其特征在于，
所述外延基板具有：
缓冲层，其通过交替层叠第一层叠单位和第二层叠单位而成，并且，最上部和最下部都由所述第一层叠单位构成，
结晶层，其形成在所述缓冲层之上，并由III族氮化物构成；
所述第一层叠单位以交替由第一III族氮化物构成的第一组分层和由第二III族氮化物构成的第二组分层的方式层叠，并且当将所述第一组分层和所述第二组分层的层叠数分别设为n并将从所述基底基板侧开始的第i个所述第二组分层的厚度设为t(i)时，以满足
t(1)≤t(2)≤···≤t(n-1)≤t(n)
并且
t(1)＜t(n)
的方式层叠，其中n是2以上的自然数；
与所述第一III族氮化物相比，所述第二III族氮化物在无应变状态下的面内晶格常数更大；
各所述第二组分层相对于所述第一组分层形成共格状态，
所述第二层叠单位是以15nm以上且150nm以下的厚度形成的、且由在无应变状态下的面内晶格常数比所述第二III族氮化物更小的第三III族氮化物构成的中间层。
5.如权利要求1至4中任一项所述的外延基板，其特征在于，
所述第一组分层由AlN构成，所述第二组分层由AlxGa1-xN组分的III族氮化物构成，其中x满足0≤x≤0.25。
6.如权利要求5所述的外延基板，其特征在于，
所述第二组分层由AlxGa1-xN组分的III族氮化物构成，其中x满足0≤x≤0.25。
7.如权利要求1至6中任一项所述的外延基板，其特征在于，
所述外延基板进一步具备：
第一基底层，其在所述基底基板上形成且由AlN构成，
第二基底层，其在所述第一基底层上形成且由AlpGa1-pN构成，其中p满足0≤p＜1；
所述第一基底层是由柱状或者粒状的结晶或畴中的至少一种构成的多结晶含有缺陷层；
所述第一基底层和所述第二基底层之间的界面是三维凹凸面；
在所述第二基底层的正上方形成有所述缓冲层。
8.一种外延基板的制造方法，
其为在作为(111)取向的单晶硅的基底基板上，以(0001)结晶面与所述基底基板的基板面大致平行的方式形成III族氮化物层组的半导体元件用外延基板的制造方法，其特征在于，
所述外延基板的制造方法包括：
缓冲层形成工序，通过将第一层叠单位和第二层叠单位以使最上部和最下部都为所述第一层叠单位的方式交替层叠，来形成缓冲层，
结晶层形成工序，在所述缓冲层的上方形成由III族氮化物构成的结晶层；
所述缓冲层形成工序包括：
第一层叠单位形成工序，通过交替层叠由第一III族氮化物构成的第一组分层和由第二III族氮化物构成的第二组分层来形成第一层叠单位，
第二层叠单位形成工序，在所述第一层叠单位上形成中间层；
在所述第一层叠单位形成工序中，
当将所述第一组分层和所述第二组分层的层叠数分别设为n，且将从所述基底基板侧开始的第i个所述第二组分层的厚度设为t(i)时，以满足
t(1)≤t(2)≤···≤t(n-1)≤t(n)
并且
t(1)＜t(n)的方式，
且以与所述第一III族氮化物相比，所述第二III族氮化物在无应变状态下的面内晶格常数更大的方式，并且，
以各所述第二组分层相对于所述第一组分层形成共格状态的方式，
来形成第一层叠单位，其中n是2以上的自然数；
在所述第二层叠单位形成工序中，用第三III族氮化物将所述中间层形成为15nm以上且150nm以下的厚度，其中所述第三III族氮化物在无应变状态下的面内晶格常数比所述第二III族氮化物更小。
9.如权利要求8所述的外延基板的制造方法，其特征在于，
所述第一组分层由AlN构成，所述第二组分层由AlxGa1-xN组分的III族氮化物构成，其中x满足0≤x≤0.25。
10.如权利要求8或9所述的外延基板的制造方法，其特征在于，
所述第二组分层由AlxGa1-xN组分的III族氮化物构成，其中x满足0.1≤x≤0.25。
11.如权利要求8至10中任一项所述的外延基板的制造方法，其特征在于，
所述外延基板的制造方法进一步具备：
第一基底层形成工序，在所述基底基板上形成由AlN构成的第一基底层，
第二基底层形成工序，在所述第一基底层上形成由AlpGa1-pN构成的第二基底层，其中p满足0≤p＜1；
在所述第一基底层形成工序中，将所述第一基底层形成为表面呈三维凹凸面的多结晶含有缺陷层，所述多结晶含有缺陷层由柱状或者粒状的结晶或畴中的至少一种构成；
在所述缓冲层形成工序中，在所述第二基底层的正上方形成所述缓冲层。
CN2011800176520A 2010-03-31 2011-03-15 外延基板以及外延基板的制造方法 Pending CN102822397A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-080058 2010-03-31
JP2010080058 2010-03-31
PCT/JP2011/055990 WO2011122322A1 (ja) 2010-03-31 2011-03-15 エピタキシャル基板およびエピタキシャル基板の製造方法

Publications (1)

Publication Number Publication Date
CN102822397A true CN102822397A (zh) 2012-12-12

Family

ID=44712043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800176520A Pending CN102822397A (zh) 2010-03-31 2011-03-15 外延基板以及外延基板的制造方法

Country Status (5)

Country Link
US (1) US20130020583A1 (zh)
EP (1) EP2554719A4 (zh)
JP (1) JPWO2011122322A1 (zh)
CN (1) CN102822397A (zh)
WO (1) WO2011122322A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444598A (zh) * 2019-06-20 2019-11-12 华灿光电（浙江）有限公司 高电子迁移率晶体管及其制备方法
CN112874032A (zh) * 2021-01-14 2021-06-01 吉林大学 一种仿龙虾角质层结构与功能的纤维复合材料

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159858B2 (ja) * 2010-09-08 2013-03-13 コバレントマテリアル株式会社 窒化ガリウム系化合物半導体基板とその製造方法
CN104126223A (zh) * 2012-02-23 2014-10-29 日本碍子株式会社 半导体元件及半导体元件的制造方法
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
JP6137468B2 (ja) * 2013-05-13 2017-05-31 サンケン電気株式会社 半導体発光素子
JP6226627B2 (ja) * 2013-08-09 2017-11-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
KR102098250B1 (ko) * 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
US10641960B1 (en) * 2018-10-04 2020-05-05 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus for assembling a fiber optic splice

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895410B2 (ja) 1996-11-27 2007-03-22 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP3760997B2 (ja) 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
JP4725763B2 (ja) * 2003-11-21 2011-07-13 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
JP4276135B2 (ja) 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
E.FELTIN ET AL: "Crack-Free Thick GaN Layers on Silicon(111) by Metalorganic Vapor Phase Epitaxy", 《PHYSICA STATUS SOLIDI (A)》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444598A (zh) * 2019-06-20 2019-11-12 华灿光电（浙江）有限公司 高电子迁移率晶体管及其制备方法
CN110444598B (zh) * 2019-06-20 2023-06-09 华灿光电（浙江）有限公司 高电子迁移率晶体管及其制备方法
CN112874032A (zh) * 2021-01-14 2021-06-01 吉林大学 一种仿龙虾角质层结构与功能的纤维复合材料

Also Published As

Publication number Publication date
JPWO2011122322A1 (ja) 2013-07-08
EP2554719A1 (en) 2013-02-06
EP2554719A4 (en) 2014-03-12
US20130020583A1 (en) 2013-01-24
WO2011122322A1 (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
CN102822397A (zh) 外延基板以及外延基板的制造方法
CN102511075B (zh) 外延基板以及外延基板的制造方法
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN102859695A (zh) 外延基板以及外延基板的制造方法
CN102870195A (zh) 外延基板以及外延基板的制造方法
CN102484049B (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
CN102859653A (zh) 外延基板以及外延基板的制造方法
US8785943B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
CN102870196A (zh) 外延基板以及外延基板的制造方法
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5937513B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
CN1965400A (zh) 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
KR101364026B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20220384580A1 (en) Iii-n semiconductor structure and method of manufacturing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121212