CN102870196A - 外延基板以及外延基板的制造方法 - Google Patents

外延基板以及外延基板的制造方法 Download PDF

Info

Publication number
CN102870196A
CN102870196A CN2011800215370A CN201180021537A CN102870196A CN 102870196 A CN102870196 A CN 102870196A CN 2011800215370 A CN2011800215370 A CN 2011800215370A CN 201180021537 A CN201180021537 A CN 201180021537A CN 102870196 A CN102870196 A CN 102870196A
Authority
CN
China
Prior art keywords
layer
institutional
forms
basalis
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800215370A
Other languages
English (en)
Inventor
三好实人
角谷茂明
市村干也
前原宗太
田中光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN102870196A publication Critical patent/CN102870196A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种将硅基板作为基底基板且无裂纹的外延基板。在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与基板面大致平行的方式形成有III族氮化物层组，其特征在于，所述外延基板包括：缓冲层，其连续层叠多个层叠单位；结晶层，形成在缓冲层之上。所述层叠单位包括：组分调制层，其通过重复交替层叠组分不同的第一单位层和第二单位层而成，从而内部存在压缩应变；末端层，其形成在组分调制层的最上部，用于维持组分调制层内部存在的压缩应变；应变强化层，形成在末端层之上，用于强化组分调制层内部存在的压缩应变。

Description

外延基板以及外延基板的制造方法
技术领域
本发明涉及半导体元件用的外延基板，尤其涉及使用III族氮化物构成的外延基板。
背景技术
氮化物半导体由于具有直接迁移型的宽带隙(band gap)、高绝缘击穿电场以及高饱和电子速度，所以作为LED或LD等的发光器件，或HEMT(High Electron Mobility Transistor)等高频率/大功率的电子器件用半导体材料而受到关注。例如，将由AlGaN构成的势垒层和由GaN构成的沟道层层叠而成的HEMT(高电子迁移率晶体管)元件是利用以下特征的元件：根据氮化物材料特有的强极化效应(自发极化效应和压电极化效应)在层叠界面(异质界面)上生成高浓度的二维电子气(2DEG)(例如，参照非专利文献1)。
作为在HEMT元件用外延基板中采用的基底基板，有时使用如SiC这样的组分与III族氮化物不同的单晶(异种单晶)。此时，通常应变超晶格层或低温生长缓冲层等的缓冲层作为初始生长层在基底基板之上形成。由此，在基底基板之上外延形成势垒层、沟道层以及缓冲层，成为使用了由异种单晶构成的基底基板的HEMT元件用基板的最基本的构成方式。除此之外，为了促进二维电子气的空间上的封闭性，有时还在势垒层和沟道层之间设置厚度为1nm左右的隔离层。隔离层由例如AlN等构成。进而，为了控制HEMT元件用基板的最表面的能级和改善与电极的接触特性，有时还在势垒层之上形成例如由n型GaN层或超晶格层构成的保护层。
对于HEMT元件以及HEMT元件用的基板，存在功率密度增大、高效率化等与性能提高相关的课题、常闭动作化等与功能性增强相关的课题、高可靠性和低成本化这些基本课题等各种课题，并针对每个课题做了不懈的努力。
另一方面，为了实现外延基板的低成本化，进而实现硅系电路器件之间的集成化等，进行了如下研究和开发，即，在制作如上述这样的氮化物器件时将单晶硅用作基底基板(例如，参照专利文献1至专利文献3，以及非专利文献2)。在作为HEMT元件用外延基板的基底基板选择了如硅这样的导电性的材料的情形下，从基底基板的背面赋予场板(field plate)效果，因此可设计能够实现高耐电压和高速开关的HEMT元件。
另外，为了将HEMT元件用外延基板做成高耐电压结构，已经公知增加沟道层和势垒层的总膜厚或提高两层的绝缘击穿强度是有效的(例如，参照非专利文献2)。
另外，还公知有如下的半导体器件的制造方法：在Si基底基板之上形成由AlN构成的夹层，接着，以交替但整体产生凸弯曲的方式形成由GaN构成的第一半导体层和由AlN构成的第二半导体层，并在之后降温时使这些层收缩，其结果，消除基板整体的弯曲(例如，参照专利文献4)。
然而，与使用蓝宝石基板或SiC基板的情形相比较，已知由于如下原因在硅基板上形成优质的氮化物膜是非常困难的。
首先，在硅和氮化物材料中，在晶格常数的值上存在很大差异。这成为在硅基板和生长膜的界面上发生失配位错(misfit dislocation)，或在从核形成到生长的时机中促进三维生长模式的主要原因。换言之，成为阻碍形成位错密度小且表面平坦的良好的氮化物外延膜的主要原因。
另外，与硅相比，氮化物材料的热膨胀系数的值大，因此，在硅基板上以高温使氮化物膜外延生长后，在使温度降低至室温附近的过程中，在氮化物膜内拉伸应力起作用。其结果，在膜表面上容易产生裂纹，并且基板容易产生较大弯曲。
除此之外，还已知在气相生长中的作为氮化物材料的原料气体的三甲基镓(TMG：Trimethyl gallium)容易形成硅和液相化合物，而成为妨碍外延生长的主要原因。
在使用专利文献1至专利文献3以及非专利文献1中所公开的现有技术的情形下，能够使GaN膜在硅基板上外延生长。然而，所得到的GaN膜的结晶质量决不比将SiC或蓝宝石用作基底基板的情形好。因此，在使用现有技术来制作例如HEMT这样的电子器件的情形下，存在电子迁移率低、断开时产生漏电流或耐压降低这样的问题。
另外，在专利文献4中所公开的方法中，由于特意在器件制作的途中产生较大的凸弯曲，所以因层形成条件的不同，有可能会在器件制作途中产生裂纹。
现有技术文献
专利文献
专利文献1：日本特开平10-163528号公报
专利文献2：日本特开2004-349387号公报
专利文献3：日本特开2005-350321号公报
专利文献4：日本特开2009-289956号公报
非专利文献
非专利文献1：″Highly Reliable 250W GaN High ElectronMobility Transistor Power Amplifier″Toshihide Kikkawa，Jpn.J.Appl.Phys.44，(2005)，4896.
非专利文献2：″High power AlGaN/GaN HFET with a highbreakdown voltage of over 1.8kV on 4inch Si substrates and thesuppresion of current collapse″，Nariaki Ikeda，Syuusuke Kaya，Jiang Li，Yoshihiro Sato，Sadahiro Kato，Seikoh Yoshida，Proceedings of the 20th International Symposium on PowerSemicoductor Devices & IC′s May 18-22，2008Oralando，FL″，pp.287-290
发明内容
【发明要解决的课题】
本发明是鉴于上述问题而提出的，其目的在于，提供一种将硅基板作为基底基板且无裂纹的外延基板。
【解决课题的方法】
本发明是鉴于上述问题而提出的，其目的在于，提供一种将硅基板作为基底基板且无裂纹的外延基板。
为解决上述课题，本发明的第一方案的外延基板，在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其特征在于，所述外延基板包括：缓冲层，其连续层叠多个层叠单位，结晶层，形成在所述缓冲层之上；所述层叠单位包括：组分调制层，其通过重复交替层叠组分不同的第一单位层和第二单位层而成，从而内部存在压缩应变，末端层，其形成在所述组分调制层的最上部，用于维持所述组分调制层内部存在的所述压缩应变，应变强化层，形成在所述末端层之上，用于强化所述组分调制层内部存在的所述压缩应变。
在本发明的第二方案中，在第一方案所述的外延基板的基础上，与构成所述第一单位层的第一III族氮化物相比，构成所述第二单位层的第二III族氮化物在无应变状态下的面内晶格常数大，各所述第二单位层相对于所述第一单位层形成共格状态。
本发明的第三方案中，在第二方案所述的外延基板的基础上，所述末端层由所述第一III族氮化物形成为大于所述第一单位层的厚度。
本发明的第四方案中，在第三方案所述的外延基板的基础上，所述应变强化层具有中间层，所述中间层由第三III族氮化物构成并相对于所述末端层形成共格状态。
本发明的第五方案中，在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与所述基底基板的基板面大致平行的方式形成III族氮化物层组，其特征在于，所述外延基板包括：缓冲层，其连续层叠多个层叠单位，结晶层，其形成在所述缓冲层之上，由III族氮化物构成，所述层叠单位包括：组分调制层，重复交替层叠由组分不同的III族氮化物构成的第一单位层和第二单位层而成，并且与构成所述第一单位层的第一III族氮化物相比，构成所述第二单位层的第二III族氮化物在无应变状态下的面内晶格常数更大，末端层，形成在所述组分调制层的最上部，由所述第一III族氮化物构成，其厚度大于所述第一单位层的厚度，中间层，其由第三III族氮化物构成；在所述组分调制层中，各所述第二单位层相对于所述第一单位层形成共格状态，所述中间层相对于所述末端层形成共格状态。
本发明的第六方案中，在第一至第五方案中任一项所述的外延基板的基础上，所述第一单位层由AlN构成，所述第二单位层由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物构成。
本发明的第七方案中，在第六方案所述的外延基板的基础上，所述中间层由AlyGa1-yN(0≤y≤0.25)组分的III族氮化物形成为100nm以上、500nm以下的厚度。
本发明的第八方案中，在第六或第七方案所述的外延基板的基础上，所述第二单位层由AlxGa1-xN(0.1≤x≤0.25)组分的III族氮化物构成，并且，所述中间层由AlyGa1-yN(0.1≤y≤0.25)组分的III族氮化物构成。
本发明的第九方案中，在第八方案所述的外延基板的基础上，所述第二单位层的组分和所述中间层的组分实质上相同。
本发明的第十方案中，在第一至第九中任一项所述的方案所述的外延基板的基础上，包括：第一基底层，形成在所述基底基板之上，并由AlN构成，第二基底层，形成在所述第一基底层之上，并由AlpGa1-pN(0≤p＜1)构成；所述第一基底层是由柱柱状结晶、粒状结晶、柱状畴或粒状畴中的至少一种构成的多结晶含有缺陷层；所述第一基底层和所述第二基底层之间的界面是三维凹凸面；在所述第二基底层的正上方形成有所述缓冲层。
本发明的第十一方案中，在作为(111)取向的单晶硅的基底基板之上，形成使(0001)结晶面与所述基底基板的基板面大致平行的III族氮化物层组的半导体元件用外延基板的制造方法，其中所述制造方法包括：形成缓冲层的缓冲层形成工序，结晶层形成工序，在所述缓冲层的上方形成由III族氮化物构成的结晶层；所述缓冲层形成工序是连续多次反复进行层叠单位形成工序的工序，该层叠单位形成工序包括：组分调制层形成工序，通过重复交替层叠由组分不同的III族氮化物构成的第一单位层和第二单位层，从而形成组分调制层，末端层形成工序，在所述组分调制层的最上部将具有与第一单位层相同组分的末端层形成为比所述第一单位层更厚的厚度，中间层形成工序，在所述末端层之上形成中间层；在所述组分调制层形成工序中，以如下方式形成组分调制层：与构成所述第一单位层的第一III族氮化物相比，构成所述第二单位层的第二III族氮化物在无应变状态下的面内晶格常数更大，并且各所述第二单位层相对于所述第一单位层呈共格状态；在所述中间层形成工序中，由第三III族氮化物将所述中间层形成为相对于所述末端层呈共格状态。
本发明的第十二方案中，在第十一方案的外延基板的制造方法的基础上，由AlN形成所述第一单位层，由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物形成所述第二单位层。
本发明的第十三方案中，在第十二方案的外延基板的制造方法的基础上，由AlyGa1-yN(0≤y≤0.25)组分的III族氮化物将中间层形成为100nm以上、500nm以下的厚度。
本发明的第十四方案中，在第十二或第十三方案的外延基板的制造方法的基础上，由AlxGa1-xN(0.1≤x≤0.25)组分的III族氮化物形成所述第二单位层，并且，由AlyGa1-yN(0.1≤y≤0.25)组分的III族氮化物形成所述中间层。
本发明的第十五方案中，在第十四方案的外延基板的制造方法的基础上，所述第二单位层的组分和所述中间层的组分实质上相同。
本发明的第十六方案中，在第十一至第十五方案中任一项所述的外延基板的制造方法的基础上，具有：第一基底层形成工序，在所述基底基板之上形成由AlN构成的第一基底层，第二基底层形成工序，在所述第一基底层之上形成由AlpGa1-pN(0≤p＜1)构成的第二基底层；在所述第一基底层形成工序中，将所述第一基底层形成为多结晶含有缺陷层，该多结晶含有缺陷层由柱状或者粒状的结晶或畴中的至少一种构成且表面呈三维凹凸面；在所述缓冲层形成工序中，在所述第二基底层的正上方形成所述缓冲层。
根据本发明的第一至第十六方案，由于缓冲层中存在压缩应变，所以由硅和III族氮化物之间的热膨胀系数差而产生的拉伸应力通过该压缩应变抵消。由此，即使在将硅基板用作基底基板的情形下，也能够得到无裂纹、弯曲小且结晶质量优良的外延基板。
尤其是，根据第八、第九、第十四以及第十五方案，能够实现无裂纹、弯曲小并且耐电压性优良的外延基板。
尤其是，根据第十和第十六方案，由于在低位错且表面平坦性良好的基底层之上设置缓冲层，所以缓冲层和结晶层等具有良好的结晶质量。另一方面，由于抑制了在第二基底层中的应变能量的积累，因此由缓冲层中含有的压缩应变而产生的拉伸应力的抵消效果不会因在基底层中积累应变能量而受到阻碍。
附图说明
图1是示意性地示出本发明的实施方式的外延基板10的构成的示意剖面图。
图2是示出在第一单位层31之上形成第二单位层32时的结晶晶格情况的模型图。
图3是绘制中间层5的厚度与直到形成中间层5为止的外延基板的弯曲量的关系的图。
具体实施方案
<外延基板的概略结构>
图1是示意性地示出本发明的实施方式的外延基板10的构成的示意剖面图。
外延基板10主要具有：基底基板1、基底层2、缓冲层8和功能层9，该缓冲层8分别具有多个组分调制层3、末端层4、中间层5。此外，下面将在基底基板1之上形成的各层总称为外延膜。另外，为了便于说明，有时也将III族元素中的Al的存在比率称为Al摩尔分数。
基底基板1是具有p型导电型的(111)面的单晶硅晶片。基底基板1的厚度没有特别的限制，但是为了便于处理，优选使用具有数百μm到数mm的厚度的基底基板1。
基底层2、组分调制层3、末端层4、中间层5和功能层9分别是通过外延生长方法以(0001)结晶面与基底基板1的基板面大致平行的方式形成有纤锌矿型的III族氮化物的层。通过有机金属化学气相生长法(MOCVD法：metalorganic chemical vapor deposition)来形成这些层是优选的一个例子。
基底层2是为了在其上能够以良好的结晶质量形成上述各层而设置的层。具体地说，基底层2被设置为，至少在其表面附近(在与组分调制层3之间的界面附近)，适当降低位错密度并具有良好的结晶质量。由此，在组分调制层3乃至在其之上形成的各层，也得到良好的结晶质量。
在本实施方式中，为了满足所述目的，如下所示，基底层2包括第一基底层2a和第二基底层2b。
第一基底层2a是由AlN构成的层。第一基底层2a是由在与基底基板1的基板面大致垂直的方向(成膜方向)上生长的多个微细柱状结晶等(柱状结晶、粒状结晶、柱状畴(domain)或粒状畴中的至少一种)构成的层。换言之，第一基底层2a是结晶性差的含有多缺陷层，在外延基板10的层叠方向上呈单轴取向，但含有沿层叠方向的多个晶界或位错。此外，在本实施方式中，为了便于说明，有时也包括畴晶界或位错在内称为晶界。即使第一基底层2a中的晶界的间隔大也就数十nm左右。
具有所述结构的第一基底层2a如下形成：(0002)面的X射线摇摆曲线半辐值在0.5度以上且1.1度以下，(10-10)面的X射线摇摆曲线半辐值在0.8度以上且1.1度以下，其中，该(0002)面的X射线摇摆曲线半辐值成为关于c轴倾斜成分的镶嵌性(mosaicity)的大小或螺旋位错的多少的指标，并且，该(10-10)面的X射线摇摆曲线半辐值成为关于将c轴作为旋转轴的结晶的旋转成分的镶嵌性的大小或刃型位错的多少的指标。
另一方面，第二基底层2b是在第一基底层2a的上方形成的由AlpGa1-pN(0≤p＜1)组分的III族氮化物构成的层。
另外，第一基底层2a与第二基底层2b之间的界面I1(第一基底层2a的表面)为反映了构成第一基底层2a的柱状结晶等的外形形状的三维凹凸面。例如，在外延基板10的HAADF(高角散射电子)像中能够明确确认界面I1具有这样的形状。另外，HAADF像是通过扫描透射电子显微镜(STEM：scanning transmission electronmicroscopy)得到的被高角度非弹性散射的电子的累积强度的映射像。在HAADF像中，观察到像强度与原子序数的平方成比例，越是存在原子序数大的原子的部分越明亮(白)，因此观察到含有Ga的第二基底层2b相对明亮，不含Ga的第一基底层2a相对较暗。由此，容易识别到两者的界面I1呈三维凹凸面。
此外，在图1的示意剖面中，示出第一基底层2a的凸部2c大致呈等间隔，但这只不过是为了便于图示，实际上凸部2c未必呈等间隔。优选第一基底层2a形成为，凸部2c的密度在5×109/cm2以上且5×1010/cm2以下，凸部2c的平均间隔在45nm以上且140nm以下。在满足这些范围的情形下，能够形成结晶质量特别优良的功能层9。另外，在本实施方式中，第一基底层2a的凸部2c是指在表面(界面I1)上向上凸的部分的大致顶点位置。此外，通过本发明的发明者的实验以及观察的结果，确认形成凸部2c的侧壁的是AlN的(10-11)面或(10-12)面。
要在第一基底层2a的表面上形成满足上述密度以及平均间隔的凸部2c，优选以平均膜厚在40nm以上且200nm以下的方式形成第一基底层2a。在平均膜厚小于40nm的情形下，难以形成如上述这样的凸部2c并难以实现AlN完全覆盖基板表面的状态。另一方面，若平均膜厚大于200nm，则由于开始进行AlN表面的平坦化，所以难以形成如上述这样的凸部2c。
此外，虽然第一基底层2a的形成能够在规定的外延生长条件下实现，但是用AlN形成第一基底层2a在如下两点是优选的，第一点是不含有形成硅和液相化合物的Ga，第二点是由于横向生长比较难以进行，所以界面I1容易形成为三维凹凸面。
在外延基板10中，以如上述那样的方式使作为内部存在晶界的含有多缺陷层的第一基底层2a位于基底基板1与第二基底层2b之间，因此缓和了基底基板1与第二基底层2b之间的晶格失配，并抑制由所述晶格失配引起的应变能量的积累。关于上述的第一基底层2a的(0002)面以及(10-10)面的X射线摇摆曲线半辐值的范围，确定为适当抑制由该晶界引起的应变能量的积累的范围。
但是，由于所述第一基底层2a的存在，以第一基底层2a的柱状结晶等的晶界为起点的非常多的位错向第二基底层2b传播。在本实施方式中，通过将第一基底层2a与第二基底层2b之间的界面I1如上述这样形成为三维凹凸面，从而能够有效降低所述位错。
通过将第一基底层2a与第二基底层2b之间的界面I1形成为三维凹凸面，从而在第一基底层2a上发生的大部分位错在从第一基底层2a向第二基底层2b传播(贯通)时，于界面I1弯曲，并在第二基底层2b的内部合体消失。其结果，在以第一基底层2a为起点的位错中的贯通第二基底层2b的位错为极少一部分。
另外，第二基底层2b优选如下形成，即，在其生长初期沿着第一基底层2a的表面形状(界面I1的形状)形成，但随着生长的进行，其表面逐渐被平坦化，最终具有10nm以下的表面粗糙度。此外，在本实施方式中，表面粗糙度用通过AFM(原子力显微镜)测量的针对5μm×5μm区域的平均粗糙度ra来表示。顺便说一下，用横向生长比较容易进行的至少含有Ga的组分的III族氮化物来形成第二基底层2b，在使第二基底层2b的表面平坦性良好方面比较优选。
另外，第二基底层2b的平均厚度优选在40nm以上。其原因在于，在第二基底层2b的平均厚度形成为小于40nm的情形下，产生来自于第一基底层2a的凹凸不能充分被平坦化，或通过相互合体使传播到第二基底层2b的位错的消失不够充分等问题。此外，在第二基底层2b的平均厚度形成为40nm以上的情形下，由于有效地降低位错密度和使表面平坦化，所以对于第二基底层2b的厚度的上限在技术上没有特别的限制，但是从生产性的观点考虑，优选形成为数μm以下左右的厚度。
如上所述，第二基底层2b的表面呈低位错且具有良好的平坦性，所以在其上形成的各层具有良好的结晶质量。
缓冲层8具有连续层叠多个单位结构体6(层叠单位)之间的结构，多个单位结构体6分别是将组分调制层3、末端层4和中间层5按该顺序层叠而成的。在图1中，虽然例示了具有4个单位结构体6(6a、6b、6c、6d)的情形，但是单位结构体6的数量不限于此。
组分调制层3是具有超晶格结构的部位，并且通过重复交替层叠第一单位层31和第二单位层32而形成，该第一单位层31和第二单位层32是不同组分的2种III族氮化物层。此外，将1个第一单位层31和1个第二单位层32的组称为配对层。
第一单位层31和第二单位层32以满足如下这样关系的方式形成：与构成前者的III族氮化物相比，构成后者的III族氮化物在无应变的状态(块状态)的面内晶格常数(晶格长度)较大。
另外，在组分调制层3中，第二单位层32相对于第一单位层31形成共格状态(coherent state)。另外，与第一单位层31的厚度相比，第二单位层32的厚度大。
第一单位层31优选形成为3nm-20nm左右的厚度。典型地形成为5nm-10nm的厚度。另一方面，第二单位层32优选为10nm-25nm左右。另外，配对层的重复数是5-数十左右。
优选第一单位层31由AlN构成，第二单位层32由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物构成。
末端层4是位于组分调制层3的最上部(末端部)并以与第一单位层31相同组分的III族氮化物形成的层。末端层4形成为第一单位层31的厚度以上的厚度。并且，末端层4形成为能够在其上形成共格状态中间层5的范围的厚度。具体地说，优选形成为20nm-100nm左右的厚度。典型地，形成为20nm-50nm的厚度。
中间层5是由III族氮化物构成的层。构成中间层5的III族氮化物与构成第一单位层31的III族氮化物相比，在无应变的状态下的面内晶格常数大。例如，中间层5由AlyGa1-yN(0≤y≤0.25)的组分的III族氮化物构成。中间层5相对于末端层4形成共格状态。中间层5优选具有大致100nm以上且500nm以下的厚度。
构成单位结构体6的组分调制层3中的配对层的数量和中间层5的实际的组分以及厚度等是根据缓冲层8整体的形成方式决定的。另外，第二单位层32和中间层5中的Al摩尔分数与外延基板10本身的耐电压性之间有关系。针对这些的详细内容将在后面叙述。
功能层9是在缓冲层8的上方形成的由III族氮化物形成的至少一个层，并且是在通过在外延基板10之上进一步形成规定的半导体层和电极等来构成半导体元件的情形下，发现规定的功能的层。所以，功能层9由具有与该功能相应的组分以及厚度的一个或多个层形成。在图1中，例示了功能层9由一个层构成的情形，但是功能层9的结构不限于此。
例如，若将由高电阻的GaN构成的数μm厚的沟道层与由AlGaN或InAlN等构成的数十nm厚的势垒层层叠作为功能层9，则得到HEMT元件用的外延基板10。即，通过在势垒层之上形成省略图示的栅极电极、源极电极以及漏极电极，得到HEMT元件。要形成这些电极，可应用光刻法工艺等公知的技术。另外，在所述情形下，也可以是在沟道层和势垒层之间设置由AlN构成的1nm左右的厚度的隔离层的方式。
或者，形成一个III族氮化物层(例如GaN层)，并在其上形成省略图示的阳极和阴极，来作为功能层9，从而实现同心圆型肖特基势垒二极管。要形成这些电极，也可应用光刻法工艺等公知的技术。
<外延基板的制造方法>
接着，以使用MOCVD法的情形为例，对制造外延基板10的方法进行概述。
首先，作为基底基板1准备(111)面的单晶硅晶片，并通过稀氢氟酸清洗来除去自然氧化膜，之后，实施SPM(Sulfuric-peroxidemix：硫酸双氧水)清洗，在晶片表面上形成厚度为数左右的氧化膜。将基底基板放置在MOCVD装置的反应器内。
然后，在规定的加热条件和气体环境下形成各层。首先，由AlN构成的第一基底层2a能够如下形成：在将基板温度保持在800℃以上、1200℃以下的规定的初始层形成温度，并使反应器内压力处于0.1kPa-30kPa左右的状态下，将作为铝原料的TMA(trimethylaluminum：三甲基铝)鼓泡气体和NH3气体以适当的摩尔流量比导入反应器内，并且使成膜速度在20nm/min以上，目标膜厚在200nm以下。
第二基底层2b的形成以如下方式实现：在形成第一基底层2a后，在将基板温度保持在800℃以上、1200℃以下的规定的第二基底层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，将作为镓原料的TMG(trimethyl gallium：三甲基镓)鼓泡气体、TMA鼓泡气体以及NH3气体以与要制作的第二基底层2b的组分相应的规定的流量比导入反应器内，使NH3、TMA以及TMG发生反应。
构成缓冲层8的各层，即，构成组分调制层3的第一单位层31以及第二单位层32、末端层4、中间层5的形成如下实现：紧接着第二基底层2b的形成，在将基板温度保持在800℃以上、1200℃以下的与各层相应的规定的形成温度，并使反应器内压力保持在0.1kPa-100kPa的与各层相应的规定的值的状态下，将NH3气体和III族氮化物原料气体(TMA、TMG的鼓泡气体)以与在各层要实现的组分相应的流量比导入反应器内。此时，通过在与设定膜厚相应的时机切换流量比，使各层连续且形成为所希望的膜厚。
功能层9的形成如下实现：在形成缓冲层8后，在将基板温度保持在800℃以上、1200℃以下的规定的功能层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，将TMI鼓泡气体、TMA鼓泡气体和TMG鼓泡气体中的至少一个和NH3气体以与要制作的功能层9的组分相应的流量比导入反应器内，使NH3与TMI、TMA以及TMG中的至少一个发生反应。
在形成功能层9后，使外延基板10在反应器内降温至常温。之后，将从反应器中取出的外延基板10适当用于后级的处理(电极层的图案成形等)。
<缓冲层的作用效果>
正如本实施方式所述，一般地，在要使由III族氮化物构成的结晶层以规定的形成温度在单晶硅晶片之上外延生长来得到外延基板的情形下，III族氮化物与硅相比热膨胀系数更大(例如，硅：10-6/K、GaN：5.5×10-6/K)，因此在结晶生长后，在降温至常温的过程中，在结晶层中在面内方向上产生拉伸应力。该拉伸应力成为在外延基板中发生裂纹和弯曲的主要原因。在本实施方式中，为了降低所述拉伸应力来抑制发生裂纹和弯曲，在外延基板10上设置有缓冲层8。更具体地说，通过构成缓冲层8的各层分别发挥的作用效果，抑制了在外延基板10中发生裂纹和弯曲。下面将进行详细说明。
(组分调制层)
图2是示出了在组分调制层3中，在第一单位层31之上形成第二单位层32时的结晶晶格情况的模型图。现在，将构成第二单位层32的III族氮化物的在无应变状态下的面内方向的晶格长度设为a0、实际的晶格长度设为a。在本实施方式中，如图2的(a)、(b)所示，第二单位层32与第一单位层31的结晶晶格保持匹配的同时进行结晶生长。这意味着在结晶生长时，在第二单位层32的面内方向上产生s＝a0-a的压缩应变。即，第二单位层32的结晶生长在保持应变能量的状态下进行。
但是，由于随着生长的进行，能量的不稳定性增加，因此为了释放应变能量，而在第二单位层32中逐渐导入失配位错。不久，若达到某临界状态，则在第二单位层32中所保持的应变能量被全部释放。此时，如图2的(c)所示变为a＝a0。
但是，若在达到如图2的(c)所示状态之前的如图2的(b)所示那样的a0＞a的状态下结束第二单位层32的形成，则第二单位层32处于保持着应变能量(含有压缩应变)的状态。在本实施方式中，将这种含有应变能量的结晶生长称为在共格状态下的结晶生长。换言之，只要第二单位层32形成为比应变能量完全释放的临界膜厚小的厚度，第二单位层32相对于第一单位层31就处于共格状态。或者，就第二单位层32的最上面(正上方的与第一单位层31相接触的面)的晶格长度a而言，只要a0＞a成立，第二单位层32相对于第一单位层31就处于共格状态。此外，只要第二单位层32以上述方式含有应变能量，则即使在第二单位层32中局部变为a0＝a，第二单位层32相对于第一单位层31也处于共格状态。
由于构成第一单位层31的III族氮化物的面内晶格常数比构成第二单位层32的III族氮化物的面内晶格常数小，因此即使在保持着该应变能量的第二单位层32之上形成第一单位层31，也会保持共格状态，不会释放在正下方的第二单位层32中所保持的应变能量。然后，若在该第一单位层31之上又使第二单位层32生长为共格状态，则在所述第二单位层32中也产生与上述相同的压缩应变。
之后，以相同的方式，若维持着在共格状态下的生长而重复形成第一单位层31和第二单位层32(形成配对层)，则在各配对层的第二单位层32中保持应变能量，因此组分调制层3整体作为含有压缩应变的部位来形成。
在组分调制层3中所导入的压缩应变在与因热膨胀系数差而产生的拉伸应力正相反的方向发挥作用，因此具有在降温时抵消该拉伸应力的作用。概略地说，以与在一个配对层中的压缩应变的大小和在组分调制层3中的配对层的重复数的乘积成比例的力，抵消拉伸应力。即，组分调制层3也可以说是在外延基板10中导入压缩应变的部位。
此外，虽然第一单位层31介于两个第二单位层32之间，但在其厚度过小的情形下，在第二单位层32中产生的压缩应变变小，反而容易使得在第一单位层31自身中存在拉伸应力，因此并不优选。另一方面，在厚度过大的情形下，第二单位层32自身容易受到拉伸方向的力，因此仍然不优选。从不会产生这种不良现象这一点来看，上述的3nm-20nm左右的厚度这一条件是优选的。
另外，从能够在各配对层中得到充分大的压缩应变这一点来看，上述的第一单位层31由AlN构成，第二单位层32由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物构成这一条件是优选的。
(末端层)
末端层4由与第一单位层31相同组分的III族氮化物——与形成第二单位层32的III族氮化物相比面内晶格常数小的III族氮化物——在组分调制层3的最上部形成为第一单位层31的厚度以上的厚度。通过以所述方式设置末端层4，从而在组分调制层3中所导入的压缩应变即使在以后述的方式设置中间层5的情形下也能适当地维持。
此外，在末端层4的厚度过大的情形下，由于其晶格常数接近块状态，所以在其上形成的中间层中产生晶格弛豫。在该情况下，如后述那样本应作为应变强化层发挥功能而设置的中间层5变得不能发挥其作用效果，因此不优选。另一方面，在末端层4的厚度过小的情形下，与位于两个第二单位层32之间的第一单位层31相同地，在末端层4中容易存在拉伸应力，因此不优选。从不产生这种不良现象这一点考虑，上述的形成为第一单位层31的厚度以上的厚度的条件，以及20nm-100nm左右的厚度的条件是优选的。
(中间层)
图3是示出到形成中间层5为止的外延基板的弯曲量与中间层5的厚度之间的关系的图。此外，图3以外延膜的总膜厚为横轴来表示。另外，在本实施方式中，外延基板的弯曲量是通过激光位移计来测定的。
在图3所示的五个例子中，除了中间层5的厚度以外的条件全部相同。作为基底基板1，使用具有p型的导电型的(111)单晶硅晶片(525μm厚)。在其之上，层叠由AlN构成的平均膜厚为100nm的第一基底层2a、由Al0.1Ga0.9N构成的平均膜厚为40nm的第二基底层2b、将5nm厚的由AlN构成的第一单位层31和15nm厚的由Al0.1Ga0.9N构成的第二单位层32的配对层重复层叠20次而成的组分调制层3、未图示的末端层4和由GaN构成的中间层5。
在图3中，在中间层5的厚度为200nm时，外延基板的弯曲量极小。如上述那样，中间层5相对于末端层4形成共格状态，因此在图3中示出的结果暗示出形成为200nm左右的厚度的中间层5，起到更加加强通过缓冲层8导入外延基板10中的压缩应变的作用效果。依据所述结果，在本实施方式中，将中间层5设置为100nm以上、500nm以下左右的厚度，以加强在组分调制层3中所导入的压缩应变。由此，在外延基板10中，更加有效地抵消拉伸应力。即，在外延基板10中，中间层5作为应变强化层发挥功能。
此外，如图3所示，若中间层5的厚度变得过大，则外延基板10的弯曲量增大。这是因为，随着结晶生长，在应变能量的积累上受到限制，压缩应变减弱，并且晶格难以保持共格状态来进行生长，不久超过临界膜厚，而释放应变能量。所述弯曲量的增加成为产生裂纹的主要原因。顺便说一下，本发明的发明者确认：在图3中中间层5的厚度为500nm时的弯曲量比不设置中间层5时大，但是在层叠多个单位结构体6的实际的外延基板10中，若中间层5的厚度在500nm以下的范围，则可适当地加强缓冲层8中的压缩应变。
在设置更多单位结构体6的情形下，也以与上述同样的方式，通过使第二中间层7位于各单位结构体6之间，从而实现在全部单位结构体6中适当存在压缩应变的状态。此外，若单位结构体6的结构相同，则单位结构体6的重复层叠数越多，在缓冲层8中存在的压缩应变就越大。
在具有通过以上述方式构成的缓冲层8的外延基板10中，由于该缓冲层8存在大的压缩应变，实现了将因硅和III族氮化物之间的热膨胀系数差而产生的拉伸应力适当抵消的状态。由此，在外延基板10中实现了无裂纹。另外，通过以这样的方式将拉伸应力抵消，外延基板10的弯曲量被抑制在100μm以下。
即，在本实施方式的外延基板10中，通过以重复层叠单位结构体6的方式设置缓冲层8，使缓冲层8存在大的压缩应变，并适当降低因硅和III族氮化物之间的热膨胀系数差而在外延基板10中产生的拉伸应力，其中所述单位机构体6在作为应变导入层的组分调制层3之上形成末端层4和作为应变强化层的中间层5而成。由此，在外延基板10中实现无裂纹，并减小弯曲。
此外，缓冲层8形成在如上述那样抑制了应变能量的积累的状态的第二基底层2b之上，因此，不会因在第二基底层2b中所积累的应变能量阻碍拉伸应力的抵消效果。
另外，重复层叠单位结构体6能够使外延膜本身的总膜厚增大。一般地，在使用外延基板10来制作HEMT元件的情形下，其总膜厚越大，该HEMT元件的绝缘击穿电压就越大，因此本实施方式的外延基板10的结构也有助于增大所述绝缘击穿电压。
<外延基板的高耐电压化>
在本实施方式中，通过使缓冲层8的结构参数(各层的组分、厚度、组分调制层3的配对层数、单位结构体6的重复层叠数等)分别不同，能够得到具体的结构不同的各种外延基板10。
尤其是，通过由AlxGa1-xN(0.1≤x≤0.25)组分的III族氮化物形成第二单位层32，并由AlyGa1-yN(0.1≤y≤0.25)组分的III族氮化物形成中间层5，从而实现无裂纹且耐电压高的外延基板10。另外，在本实施方式中，耐电压是指，对于外延基板10，从0V开始增大电压值同时施加电压时，产生1mA/cm2的漏电流的电压值。
在所述情形下，若各层的厚度和层叠数相同，则在上述的组分范围内存在第二单位层32和中间层5中的Al摩尔分数(相当于上述的x、y)越大，耐电压越高的倾向。此外，该情形下，第二单位层32和中间层5的Al摩尔分数可以相同。
如上所述，根据本实施方式，通过在基底基板和功能层之间设置缓冲层，得到将容易实现廉价且大口径的硅基板作为基底基板，并且无裂纹且结晶质量优良的外延基板，所述缓冲层是将由组分调制层、末端层和中间层构成的并连续层叠存在压缩应变的单位结构体而成的。另外，所述外延基板的弯曲量被抑制在100μm以下。
进而，在由Al摩尔分数在0.1以上、0.25以下的AlGaN形成第二单位层和中间层的情形下，能够实现无裂纹且耐电压高的外延基板。
<变形例>
外延基板10也可以采用在基底基板1和第一基底层2a之间具有未图示的界面层的方式。界面层具有数nm左右的厚度，由无定形的SiAluOvNw构成是优选的一个例子。
在基底基板1和第一基底层2a之间具有界面层的情形下，更有效地缓和了基底基板1和第二基底层2b等之间的晶格失配，并进一步提高了在其之上形成的各层的结晶质量。即，在具有界面层的情形下，第一基底层2a即AlN层形成为，具有与不具有界面层的情形同样的凹凸形状，且与不具有界面层的情形相比存在的晶界少。尤其得到改善了在(0002)面的X射线摇摆曲线半辐值的第一基底层2a。这是因为，与在基底基板1之上直接形成第一基底层2a的情形相比，在界面层之上形成第一基底层2a的情形下，第一基底层2a的AlN的核形成难以进行，结果，与没有界面层的情形相比，促进了横向生长。此外，界面层的膜厚以不超过5nm的程度形成。在具有这样界面层的情形下，能够将第一基底层2a形成为(0002)面的X射线摇摆曲线半辐值在0.5度以上、0.8度以下的范围内。在该情况下，能够形成(0002)面的X射线摇摆曲线半辐值在800sec以下，螺旋位错密度在1×109/cm2以下这样的结晶质量更加优良的功能层9。
此外，界面层的形成通过如下方式实现：在硅晶片到达第一基底层形成温度后，并在形成第一基底层2a之前，仅将TMA鼓泡气体导入反应器内，并将晶片置于TMA鼓泡气体环境中。
另外，在形成第一基底层2a时，也可以为使Si原子和O原子中的至少一种扩散固溶在第一基底层2a中的方式，或使N原子和O原子中的至少一种扩散固溶在基底基板1中。
实施例
作为实施例，制作了缓冲层8的层结构不同的多种外延基板10。实施例的外延基板10的基本结构，具体地说，各层的形成材料以及膜厚在表1中示出。
[表1]
Figure BDA00002322438200181
如表1所示，在本实施例中，就全部外延基板10而言，基底基板1、基底层2(第一基底层2a以及第二基底层2b)、功能层9以相同材料以及膜厚形成。此外，功能层9为沟道层和阻挡层的两层结构。
另一方面，第一单位层31、末端层4都由AlN形成。在表1中，将第一单位层31的膜厚设为变量A(nm)来表示，将末端层4的膜厚设为变量C(nm)来表示。同样地，将第二单位层32的膜厚设为变量B(nm)来表示，将中间层5的膜厚设为变量D(nm)来表示。另外，n是第一单位层31和第二单位层32的层数。K是单位结构体6的重复数。
具体而言，以使x、y、C、D、n、以及K的值不同，由此制作缓冲层8的构成不同的21种的外延基板10(试料1-21)，并进行有无产生裂纹的评价、弯曲量的测定。此外，所有试料中均为A＝5nm、B＝15nm。在表2一览表示各自的层结构、有无产生裂纹、弯曲量和耐电压。
[表2]
Figure BDA00002322438200192
Figure BDA00002322438200201
到形成第二基底层2b为止，对于任一试料都以同样的步骤进行。首先，作为基底基板1，准备基板厚度为525μm的具有p型的导电型的4英寸(111)面单晶硅晶片(以下称为硅晶片)。对所准备的硅晶片利用氢氟酸/纯水＝1/10(体积比)组分的稀氢氟酸实施稀氢氟酸清洗和利用硫酸/双氧水＝1/1(体积比)组分的清洗液实施SPM清洗，以在晶片表面上形成厚度为数
Figure BDA00002322438200202
的氧化膜，然后将硅晶片放置在MOCVD装置的反应器内。接着，使反应器内处于氢和氮混合环境，使反应器内压力为15kPa，将基板温度加热到第一基底层形成温度即1100℃为止。
若基板温度到达1100℃，则向反应器内导入NH3气体，将基板表面暴露在NH3气体环境下一分钟。
之后，将TMA鼓泡气体以规定的流量比导入反应器内，通过使NH3和TMA反应来形成表面具有三维的凹凸形状的第一基底层2a。此时，第一基底层2a的生长速度(成膜速度)为20nm/min，第一基底层2a的目标平均膜厚为100nm。
若形成第一基底层2a，则继续使基板温度为1100℃，使反应器内压力为15kPa，再将TMG鼓泡气体导入反应器内，通过NH3、TMA以及TMG之间的反应，作为第一基底层2b的Al0.1Ga0.9N层形成为平均膜厚在40nm左右。
紧接着第二基底层2b的形成，形成了缓冲层8。此外，在组分调制层的形成中，使基板温度为1100℃，使反应器内压力为15kPa。所使用的原料气体与在基底层2的形成中使用的原料气体相同。
在任一试料中，在形成缓冲层8后，都使由GaN构成的功能层9形成为700nm的厚度。在功能层9的形成中，使基板温度为1100℃，使反应器内压力为15kPa。在任一试料中，所使用的原料气体与在基底层2的形成中使用的原料气体相同。
通过以上方式得到了外延基板。对于所得到的外延基板，通过目视确认有无产生裂纹。另外，通过激光位移计来测定弯曲量。
如表2所示，形成在基底基板1之上的外延膜的总膜厚可以均为相同厚度，与No.1-No.16的试料未发生裂纹相比，No.17-No.21的试料以外周10mm的范围发生了裂纹。此外，对该发生了裂纹的试料未进行耐电压的评价。
若对No.1-No.16的试料和No.17-No.21的试料的结构进行对比则可看出，前者的末端层4的厚度大于第一单位层31的厚度(A＝5nm)，其在20nm以上、50nm以下的范围内，而后者的末端层4的厚度与第一单位层31的厚度相同，是5nm。尤其是，与No.1-No.4的试料和No.18-No.21的试料除了该末端层4的厚度不同之外，具有相同结构。尽管如此，在裂纹的发生情况上发生如上所述的差异这表明，末端层4形成得比第一单位层31更厚，对外延基板10的无裂纹化有效。
另外，就外延基板10的弯曲量而言，与发生裂纹的No.17-No.21的试料超过100μm相比，未发生裂纹的No.1-No.16的试料中弯曲量被抑制在大幅度小于100μm的约80μm以下。其结果，上述的实施方案的外延基板10中，不仅实现了无裂纹，也抑制了弯曲。
另一方面，就耐电压而言，x＝y＝0情形下，即第二单位层32和中间层5由GaN形成时(试料No.1-No.4)，约为100V以下耐电压大致较低，与此相比，而x＝y＝0.1、x＝y＝0.15、以及x＝y＝0.2时(试料No.5-No.16)，约为500V以上的较高的耐电压。其结果，以Al摩尔分率为0.1以上且0.25以下的方式形成第二单位层32和中间层5，由此可实现外延基板10的高耐电压化。而且，具有第二单位层32和中间层5的Al摩尔分率越大耐电压就越高的倾向。
附图标记说明
1基底基板
2基底层
2a第一基底层
2b第二基底层
3组分调制层
4末端层
5中间层
6单位结构体
8缓冲层
9功能层
10外延基板
31(组分调制层的)第一单位层
32(组分调制层的)第二单位层

Claims (16)

1.一种外延基板，在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其特征在于，
所述外延基板包括：
缓冲层，其连续层叠多个层叠单位，
结晶层，形成在所述缓冲层之上；
所述层叠单位包括：
组分调制层，其通过重复交替层叠组分不同的第一单位层和第二单位层而成，从而内部存在压缩应变，
末端层，其形成在所述组分调制层的最上部，用于维持所述组分调制层内部存在的所述压缩应变，
应变强化层，形成在所述末端层之上，用于强化所述组分调制层内部存在的所述压缩应变。
2.权利要求1所述的外延基板，其特征在于，
与构成所述第一单位层的第一III族氮化物相比，构成所述第二单位层的第二III族氮化物在无应变状态下的面内晶格常数大，
各所述第二单位层相对于所述第一单位层形成共格状态。
3.权利要求2所述的外延基板，其特征在于，
所述末端层由所述第一III族氮化物形成为大于所述第一单位层的厚度。
4.权利要求3所述的外延基板，其特征在于，
所述应变强化层具有中间层，所述中间层由第三III族氮化物构成，并相对于所述末端层形成共格状态。
5.一种外延基板，在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与所述基底基板的基板面大致平行的方式形成III族氮化物层组，其特征在于，
所述外延基板包括：
缓冲层，其连续层叠多个层叠单位，
结晶层，其形成在所述缓冲层之上，由III族氮化物构成，
所述层叠单位包括：
组分调制层，重复交替层叠由组分不同的III族氮化物构成的第一单位层和第二单位层而成，并且与构成所述第一单位层的第一III族氮化物相比，构成所述第二单位层的第二III族氮化物在无应变状态下的面内晶格常数更大，
末端层，形成在所述组分调制层的最上部，由所述第一III族氮化物构成，其厚度大于所述第一单位层的厚度，
中间层，其由第三III族氮化物构成；
在所述组分调制层中，各所述第二单位层相对于所述第一单位层形成共格状态，
所述中间层相对于所述末端层形成共格状态。
6.权利要求1-5中任一项所述的外延基板，其特征在于，
所述第一单位层由AlN构成，所述第二单位层由AlxGa1-xN(0≤x≤0.25)组分的III族氮化物构成，其中x满足0≤x≤0.25。
7.权利要求6所述的外延基板，其特征在于，
所述中间层由AlyGa1-yN组分的III族氮化物形成为100nm以上、500nm以下的厚度，其中y满足0≤y≤0.25。
8.权利要求6或7所述的外延基板，其特征在于，
所述第二单位层由AlxGa1-xN组分的III族氮化物构成，其中x满足0.1≤x≤0.25，并且所述中间层由AlyGa1-yN组分的III族氮化物构成，其中y满足0.1≤y≤0.25。
9.权利要求8所述的外延基板，其特征在于，
所述第二单位层的组分和所述中间层的组分实质上相同。
10.权利要求1-9中任一项所述的外延基板，其特征在于，
所述外延基板还包括：
第一基底层，形成在所述基底基板之上，并由AlN构成，
第二基底层，形成在所述第一基底层之上，并由AlpGa1-pN构成，其中p满足0≤p＜1；
所述第一基底层是由柱状结晶、粒状结晶、柱状畴或粒状畴中的至少一种构成的多结晶含有缺陷层；
所述第一基底层和所述第二基底层之间的界面是三维凹凸面；
在所述第二基底层的正上方形成有所述缓冲层。
11.一种外延基板的制造方法，在作为(111)取向的单晶硅的基底基板之上，形成使(0001)结晶面与所述基底基板的基板面大致平行的III族氮化物层组的半导体元件用外延基板的制造方法，其特征在于，
所述制造方法包括：
形成缓冲层的缓冲层形成工序，
结晶层形成工序，在所述缓冲层的上方形成由III族氮化物构成的结晶层；
所述缓冲层形成工序是连续多次反复进行层叠单位形成工序的工序，包括：
组分调制层形成工序，通过重复交替层叠由组分不同的III族氮化物构成的第一单位层和第二单位层，从而形成组分调制层，
末端层形成工序，在所述组分调制层的最上部形成末端层，
中间层形成工序，在所述末端层之上形成中间层；
在所述组分调制层形成工序中，以如下方式形成组分调制层：与构成所述第一单位层的第一III族氮化物相比，构成所述第二单位层的第二III族氮化物在无应变状态下的面内晶格常数更大，并且各所述第二单位层相对于所述第一单位层呈共格状态；
在所述末端层形成工序中，由第一III族氮化物将所述末端层形成为大于所述第一单位层的厚度；
在所述中间层形成工序中，由第三III族氮化物将所述中间层形成为相对于所述末端层呈共格状态。
12.权利要求11所述的外延基板的制造方法，其特征在于，
由AlN形成所述第一单位层，由AlxGa1-xN组分的III族氮化物形成所述第二单位层，其中x满足0≤x≤0.25。
13.权利要求12所述的外延基板的制造方法，其特征在于，
由AlyGa1-yN组分的III族氮化物将所述中间层形成为100nm以上、500nm以下的厚度，其中y满足0≤y≤0.25。
14.权利要求12或13所述的外延基板的制造方法，其特征在于，
由AlxGa1-xN组分的III族氮化物形成所述第二单位层，其中x满足0.1≤x≤0.25，并且由AlyGa1-yN组分的III族氮化物形成所述中间层，其中y满足0.1≤y≤0.25。
15.权利要求14所述的外延基板的制造方法，其特征在于，
所述第二单位层的组分和所述中间层的组分实质上相同。
16.权利要求11-15中任一项所述的外延基板的制造方法，其特征在于，
所述制造方法还包括：
第一基底层形成工序，在所述基底基板之上形成由AlN构成的第一基底层，
第二基底层形成工序，在所述第一基底层之上形成由AlpGa1-pN构成的第二基底层，其中p满足0≤p＜1；
在所述第一基底层形成工序中，将所述第一基底层形成为多结晶含有缺陷层，该多结晶含有缺陷层由柱状或者粒状的结晶或畴中的至少一种构成且表面呈三维凹凸面；
在所述缓冲层形成工序中，在所述第二基底层的正上方形成所述缓冲层。
CN2011800215370A 2010-06-08 2011-06-07 外延基板以及外延基板的制造方法 Pending CN102870196A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-131020 2010-06-08
JP2010131020 2010-06-08
PCT/JP2011/063071 WO2011155496A1 (ja) 2010-06-08 2011-06-07 エピタキシャル基板およびエピタキシャル基板の製造方法

Publications (1)

Publication Number Publication Date
CN102870196A true CN102870196A (zh) 2013-01-09

Family

ID=45098101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800215370A Pending CN102870196A (zh) 2010-06-08 2011-06-07 外延基板以及外延基板的制造方法

Country Status (5)

Country Link
US (1) US8969880B2 (zh)
EP (1) EP2581929A4 (zh)
JP (1) JP5616443B2 (zh)
CN (1) CN102870196A (zh)
WO (1) WO2011155496A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105637620A (zh) * 2013-11-06 2016-06-01 夏普株式会社 氮化物半导体
CN111052307A (zh) * 2017-08-28 2020-04-21 硅电子股份公司 异质外延晶片和用于制造异质外延晶片的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159858B2 (ja) * 2010-09-08 2013-03-13 コバレントマテリアル株式会社 窒化ガリウム系化合物半導体基板とその製造方法
CN104126223A (zh) 2012-02-23 2014-10-29 日本碍子株式会社 半导体元件及半导体元件的制造方法
KR101972045B1 (ko) * 2012-06-08 2019-04-24 엘지이노텍 주식회사 헤테로 구조 반도체 소자
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
JP6126906B2 (ja) * 2013-05-14 2017-05-10 シャープ株式会社 窒化物半導体エピタキシャルウェハ
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
JP6654409B2 (ja) * 2015-11-16 2020-02-26 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法
US9954089B2 (en) * 2016-06-20 2018-04-24 Infineon Technologies Americas Corp. Low dislocation density III-nitride semiconductor component
KR20200018418A (ko) * 2017-04-24 2020-02-19 엔크리스 세미컨덕터, 아이엔씨. 반도체 구조, 및 반도체 구조를 제조하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232440A1 (en) * 2003-05-21 2004-11-25 Sanken Electric Co., Ltd. Compound semiconductor substrates and method of fabrication
CN1770399A (zh) * 2004-09-29 2006-05-10 三垦电气株式会社 用于形成半导体元件的板状基体及其制造方法
CN1870221A (zh) * 2001-09-03 2006-11-29 日本电气株式会社 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
US20080203382A1 (en) * 2007-02-28 2008-08-28 Sanken Electric Co., Ltd. Semiconductor wafer, devices made therefrom, and method of fabrication
US20100078678A1 (en) * 2008-09-30 2010-04-01 Furukawa Electric Co., Ltd. Semiconductor electronic device and method of manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19781541B4 (de) 1996-11-27 2006-10-05 The Furukawa Electric Co., Ltd. Vorrichtung aus einem III-V-Verbindungshalbleiter und Verfahren zur Herstellung der Vorrichtung
JP3895410B2 (ja) 1996-11-27 2007-03-22 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4276135B2 (ja) 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
JP5274785B2 (ja) * 2007-03-29 2013-08-28 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US8067787B2 (en) 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
JP5117283B2 (ja) 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス
US20090238227A1 (en) 2008-03-05 2009-09-24 Rohm Co., Ltd. Semiconductor light emitting device
JP2009239084A (ja) * 2008-03-27 2009-10-15 Rohm Co Ltd 半導体レーザ素子
WO2011102045A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136052A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
EP2565906A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870221A (zh) * 2001-09-03 2006-11-29 日本电气株式会社 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
US20040232440A1 (en) * 2003-05-21 2004-11-25 Sanken Electric Co., Ltd. Compound semiconductor substrates and method of fabrication
CN1770399A (zh) * 2004-09-29 2006-05-10 三垦电气株式会社 用于形成半导体元件的板状基体及其制造方法
US20080203382A1 (en) * 2007-02-28 2008-08-28 Sanken Electric Co., Ltd. Semiconductor wafer, devices made therefrom, and method of fabrication
US20100078678A1 (en) * 2008-09-30 2010-04-01 Furukawa Electric Co., Ltd. Semiconductor electronic device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105637620A (zh) * 2013-11-06 2016-06-01 夏普株式会社 氮化物半导体
CN105637620B (zh) * 2013-11-06 2018-11-20 夏普株式会社 氮化物半导体
CN111052307A (zh) * 2017-08-28 2020-04-21 硅电子股份公司 异质外延晶片和用于制造异质外延晶片的方法
CN111052307B (zh) * 2017-08-28 2023-10-03 硅电子股份公司 异质外延晶片和用于制造异质外延晶片的方法

Also Published As

Publication number Publication date
EP2581929A4 (en) 2014-04-02
EP2581929A1 (en) 2013-04-17
US8969880B2 (en) 2015-03-03
JPWO2011155496A1 (ja) 2013-08-01
WO2011155496A1 (ja) 2011-12-15
JP5616443B2 (ja) 2014-10-29
US20130092953A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
CN102511075B (zh) 外延基板以及外延基板的制造方法
CN102870196A (zh) 外延基板以及外延基板的制造方法
CN102859653A (zh) 外延基板以及外延基板的制造方法
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN102484049B (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
CN102870195A (zh) 外延基板以及外延基板的制造方法
CN102859695A (zh) 外延基板以及外延基板的制造方法
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
WO2009119356A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
CN102822397A (zh) 外延基板以及外延基板的制造方法
JP2014053639A (ja) 半導体素子用エピタキシャル基板の作製方法
US8853829B2 (en) Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP5491116B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130109