CN102859653A - 外延基板以及外延基板的制造方法 - Google Patents

外延基板以及外延基板的制造方法 Download PDF

Info

Publication number
CN102859653A
CN102859653A CN2011800205824A CN201180020582A CN102859653A CN 102859653 A CN102859653 A CN 102859653A CN 2011800205824 A CN2011800205824 A CN 2011800205824A CN 201180020582 A CN201180020582 A CN 201180020582A CN 102859653 A CN102859653 A CN 102859653A
Authority
CN
China
Prior art keywords
layer
component
basalis
forms
epitaxial substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800205824A
Other languages
English (en)
Inventor
三好实人
角谷茂明
市村干也
前原宗太
田中光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN102859653A publication Critical patent/CN102859653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种外延基板，其将硅基板作为基底基板，无裂纹且耐电压性优良。其在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其具有：缓冲层，其具备多个第一层叠单位，该第一层叠单位包括：组分调制层，其交替层叠由A1N构成的第一组分层和由AlxGa1-xN(0≤x＜1)组分的III族氮化物构成的第二组分层而成；第一中间层，其由AlyGa1-yN(0≤y＜1)组分的III族氮化物构成。当将第一组分层和第二组分层的层叠数分别设为n(n为2以上的自然数)，且将从基底基板侧开始第i个第二组分层的x值设为x(i)时，如下：x(1)≥x(2)≥···≥x(n-1)≥x(n)且x(1)＞x(n)，且第二组分层相对于第一组分层呈共格状态，第一中间层相对于组分调制层呈共格状态。

Description

外延基板以及外延基板的制造方法
技术领域
本发明涉及半导体元件用的外延基板，尤其涉及使用III族氮化物构成的外延基板。
背景技术
氮化物半导体由于具有直接迁移型的宽带隙(band gap)、高绝缘击穿电场以及高饱和电子速度，所以作为LED或LD等的发光器件，或HEMT(High Electron Mobility Transistor)等高频率/大功率的电子器件用半导体材料而受到关注。例如，将由AlGaN构成的阻挡层和由GaN构成的沟道层层叠而成的HEMT(高电子迁移率晶体管)元件是利用以下特征的元件：根据氮化物材料特有的强极化效应(自发极化效应和压电极化效应)在层叠界面(异质界面)上生成高浓度的二维电子气(2DEG)(例如，参照非专利文献1)。
作为在HEMT元件用外延基板中采用的基底基板，有时使用如SiC这样的组分与III族氮化物不同的单晶(异种单晶)。此时，通常应变超晶格层或低温生长缓冲层等的缓冲层作为初始生长层在基底基板之上形成。由此，在基底基板之上外延形成阻挡层、沟道层以及缓冲层，成为使用了由异种单晶构成的基底基板的HEMT元件用基板的最基本的构成方式。除此之外，为了促进二维电子气的空间上的封闭性，有时还在阻挡层和沟道层之间设置厚度为1nm左右的隔离层。隔离层由例如AlN等构成。进而，为了控制HEMT元件用基板的最表面的能级和改善与电极的接触特性，有时还在阻挡层之上形成例如由n型GaN层或超晶格层构成的保护层。
对于HEMT元件以及HEMT元件用的基板，存在功率密度增大、高效率化等与性能提高相关的课题、常闭动作化等与功能性增强相关的课题、高可靠性和低成本化这些基本课题等各种课题，并针对每个课题做了不懈的努力。
另一方面，为了实现外延基板的低成本化，进而实现硅系电路器件之间的集成化等，进行了如下研究和开发，即，在制作如上述这样的氮化物器件时将单晶硅用作基底基板(例如，参照专利文献1至专利文献3，以及非专利文献2)。在作为HEMT元件用外延基板的基底基板选择了如硅这样的导电性的材料的情形下，从基底基板的背面赋予场板(field plate)效果，因此可设计能够实现高耐电压和高速开关的HEMT元件。
另外，为了将HEMT元件用外延基板做成高耐电压结构，已经公知增加沟道层和阻挡层的总膜厚或提高两层的绝缘击穿强度是有效的(例如，参照非专利文献2)。
另外，还公知有如下的半导体器件的制造方法：在Si基底基板之上形成由AlN构成的夹层，接着，以交替但整体产生凸弯曲的方式形成由GaN构成的第一半导体层和由AlN构成的第二半导体层，并在之后降温时使这些层收缩，其结果，消除基板整体的弯曲(例如，参照专利文献4)。
然而，与使用蓝宝石基板或SiC基板的情形相比较，已知由于如下原因在硅基板上形成优质的氮化物膜是非常困难的。
首先，在硅和氮化物材料中，在晶格常数的值上存在很大差异。这成为在硅基板和生长膜的界面上发生失配位错(misfit dislocation)，或在从核形成到生长的时机中促进三维生长模式的主要原因。换言之，成为阻碍形成位错密度小且表面平坦的良好的氮化物外延膜的主要原因。
另外，与硅相比，氮化物材料的热膨胀系数的值更大，因此，在硅基板上以高温使氮化物膜外延生长后，在使温度降低至室温附近的过程中，在氮化物膜内拉伸应力起作用。其结果，在膜表面上容易产生裂纹，并且基板容易产生较大弯曲。
除此之外，还已知在气相生长中的作为氮化物材料的原料气体的三甲基镓(TMG：Trimethyl gallium)容易形成硅和液相化合物，而成为妨碍外延生长的主要原因。
在使用专利文献1至专利文献3以及非专利文献1中所公开的现有技术的情形下，能够使GaN膜在硅基板上外延生长。然而，所得到的GaN膜的结晶质量决不比将SiC或蓝宝石用作基底基板的情形好。因此，在使用现有技术来制作例如HEMT这样的电子器件的情形下，存在电子迁移率低、断开时产生漏电流或耐压降低这样的问题。
另外，在专利文献4中所公开的方法中，由于特意在器件制作的途中产生较大的凸弯曲，所以因层形成条件的不同，有可能会在器件制作途中产生裂纹。
现有技术文献
专利文献
专利文献1：日本特开平10-163528号公报
专利文献2：日本特开2004-349387号公报
专利文献3：日本特开2005-350321号公报
专利文献4：日本特开2009-289956号公报
非专利文献
非专利文献1：″Highly Reliable 250W GaN High ElectronMobility Transistor Power Amplifier″Toshihide Kikkawa，Jpn.J.Appl.Phys.44，(2005)，4896.
非专利文献2：″High power AlGaN/GaN HFET with a highbreakdown voltage of over 1.8kV on 4inch Si substrates and thesuppresion of current collapse″，Nariaki Ikeda，Syuusuke Kaya，Jiang Li，Yoshihiro Sato，Sadahiro Kato，Seikoh Yoshida，Proceedings of the 20th International Symposium on PowerSemicoductor Devices & IC′s May 18-22，2008 Oralando，FL″，pp.287-290
发明内容
【发明要解决的课题】
本发明是鉴于上述问题而提出的，其目的在于，提供一种将硅基板作为基底基板且耐电压性优良的外延基板。
【解决课题的方法】
为解决上述课题，本发明的第一方案的外延基板，在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其中，所述外延基板包括：缓冲层，其具备多个第一层叠单位，结晶层，形成在所述缓冲层上；所述第一层叠单位包括：组分调制层，其通过交替层叠由AlN构成的第一组分层和由AlxGa1-xN(0≤x＜1)组分的III族氮化物构成的第二组分层而构成，第一中间层，其由AlyGa1-yN(0≤y＜1)组分的III族氮化物构成；各所述组分调制层中，当将所述第一组分层和所述第二组分层的层叠数分别设为n(n为2以上的自然数)，且将从所述基底基板侧开始的第i个所述第二组分层的x值设为x(i)时，以x(1)≥x(2)≥···≥x(n-1)≥x(n)且，x(1)＞x(n)的方式形成，且在各所述组分调制层中，各所述第二组分层相对于所述第一组分层形成共格状态；所述第一中间层相对于所述组分调制层形成共格状态。
在本发明的第二方案中，在第一方案所述的外延基板的基础上，所述缓冲层是通过交替层叠所述第一层叠单位和第二层叠单位而构成的，所述第二层叠单位是由AlN形成为10nm以上、150nm以下厚度的实质上无应变的中间层。
在本发明的第三方案中，在第一或第二方案所述的外延基板的基础上，所述第一中间层由AlyGa1-yN(0.25≤y≤0.4)组分的III族氮化物形成。
在本发明的第四方案中，在第一至第三方案中任一方案所述的外延基板的基础上，在所述组分调制层的最上部设置有具有与所述第一组分层相同组分的末端层。
在本发明的第五方案中，在第四方案所述的外延基板的基础上，使所述末端层的厚度大于所述第一组分层的厚度。
在本发明的第六方案中，在第一至第五方案中任一方案所述的外延基板的基础上，还具有：第一基底层，在所述基底基板之上形成，并由AlN构成，第二基底层，在所述第一基底层之上形成，并由AlpGa1-pN(0≤p＜1)构成；所述第一基底层是由柱状结晶、粒状结晶、柱状畴或粒状畴中的至少一种构成的多结晶含有缺陷层；所述第一基底层和所述第二基底层之间的界面是三维凹凸面；在所述第二基底层的正上方形成有所述缓冲层。
本发明的第七方案是一种外延基板的制造方法，是半导体元件用外延基板的制造方法，在作为(111)取向的单晶硅的基底基板上，形成使(0001)结晶面与所述基底基板的基板面大致平行的III族氮化物层，其中，所述制造方法包括缓冲层形成工序和结晶层形成工序，所述缓冲层形成工序是如下工序：包括多次组分调制层形成工序和第一中间层形成工序，从而形成包括多个第一层叠单位的缓冲层，所述第一层叠单位包括所述组分调制层和所述第一中间层，所述组分调制层形成工序是通过交替层叠由AlN构成的第一组分层和由AlxGa1-xN(0≤x＜1)组分的III族氮化物构成的第二组分层而形成组分调制层的工序，所述第一中间层形成工序是由AlyGa1-yN(0≤y＜1)组分的III族氮化物形成第一中间层的工序，所述结晶层形成工序是在所述缓冲层的上方形成由III族氮化物构成的结晶层的工序；在所述组分调制层形成工序中，当将所述第一组分层和所述第二组分层的层叠数分别设为n(n为2以上的自然数)，且将从所述基底基板侧开始第i个所述第二组分层的x值设为x(i)时，以x(1)≥x(2)≥···≥x(n-1)≥x(n)且，x(1)＞x(n)的方式，且以使各所述第二组分层相对于所述第一组分层呈共格状态的方式来形成所述组分调制层；在所述第一中间层形成工序中，将所述第一中间层相对于所述组分调制层形成共格状态。
本发明的第八方案中，在第七方案所述的外延基板的制造方法的基础上，所述缓冲层形成工序是通过交替进行形成所述第一层叠单位的第一层叠单位形成工序、和形成第二层叠单位的第二层叠单位形成工序，形成交替层叠所述第一层叠单位和所述第二层叠单位的所述缓冲层的工序；在所述第二层叠单位工序中，作为所述第二层叠单位，以10nm以上且150nm以下的厚度形成由AlN构成的中间层。
本发明的第九方案中，在第七或第八方案所述的外延基板的制造方法的基础上，在所述第一中间层形成工序中，所述第一中间层由AlyGa1-yN(0.25≤y≤0.4)组分的III族氮化物形成。
本发明的第十方案中，在第七至第九方案中任一方案所述的外延基板的制造方法的基础上，用于形成所述第一层叠单位的工序包括末端层形成工序，并在所述末端层之上形成所述第一中间层，其中所述末端层形成工序是在所述组分调制层的最上部设置具有与所述第一组分层相同组分的末端层的工序。
本发明的第十一方案中，在第十一方案所述的外延基板的制造方法的基础上，在所述末端层形成工序中，将所述末端层形成得比所述第一组分层更厚。
本发明的第十二方案中，在第七至第十一方案中任一方案所述的外延基板的制造方法的基础上，所述外延基板的制造方法还包括：第一基底层形成工序，在所述基底基板上形成由AlN构成的第一基底层，第二基底层形成工序，在所述第一基底层上形成由AlpGa1-pN(0≤p＜1)构成的第二基底层；在所述第一基底层形成工序中，将所述第一基底层形成为多结晶含有缺陷层，该多结晶含有缺陷层由柱状结晶、粒状结晶、柱状畴或粒状畴中的至少一种构成，并且表面为三维凹凸面；在所述缓冲层形成工序中，在所述第二基底层的正上方形成所述缓冲层。
根据本发明的第一至第十二方案，可以将容易实现廉价且大口径的硅基板作为基底基板，并且实现高耐电压性的外延基板。
尤其是，根据第二和第八方案，具有成为第二中间层的第二层叠单位，由此缓冲层具有大的压缩应变，所以由硅和III族氮化物之间的热膨胀系数差而产生的拉伸应力通过该压缩应变抵消。由此，即使在将硅基板用作基底基板的情形下，也能够得到无裂纹、弯曲小且结晶质量优良的外延基板。
尤其是，根据第五和第十一方案，可实现弯曲更少的外延基板。
尤其是，根据第六和第十二方案，由于在低位错且表面平坦性良好的基底层之上设置缓冲层，所以缓冲层和结晶层等具有良好的结晶质量。另一方面，由于抑制了在第二基底层中的应变能量的积累，因此由在缓冲层中含有的压缩应变而产生的拉伸应力的抵消效果不会因在基底层中积累应变能量而受到阻碍。
附图说明
图1是示意性地示出本发明的实施方式的外延基板10的结构的示意剖视图。
图2是示出组分调制层3中在第一组分层31之上形成第二组分层32时的结晶晶格的样子的模型图。
图3是例示主要试料的Al摩尔分数的变化的样子的示意图。
具体实施方式
<外延基板的概略结构>
图1是示意性地示出本发明的实施方式的外延基板10的结构的示意剖视图。
外延基板10主要具有：基底基板1、基底层2、缓冲层8和功能层9，该缓冲层8分别具有多个的组分调制层3、末端层4、第一中间层5和第二中间层7。此外，下面将在基底基板1之上形成的各层总称为外延膜。另外，为了便于说明，有时也将III族元素中的Al的存在比率称为Al摩尔分数。
基底基板1是具有p型导电型的(111)面的单晶硅晶片。基底基板1的厚度没有特别的限制，但是为了便于处理，优选使用具有数百pm到数mm的厚度的基底基板1。
基底层2、组分调制层3、末端层4、第一中间层5、第二中间层7和功能层9分别是通过外延生长方法以使(0001)结晶面与基底基板1的基板面大致平行的方式形成有纤锌矿型的III族氮化物的层。通过有机金属化学气相生长法(MOCVD法：metalorganic chemical vapordeposition)来形成这些层是优选的一个例子。
基底层2是为了在其上能够以良好的结晶质量形成上述各层而设置的层。具体地说，基底层2被设置为，至少在其表面附近(在与组分调制层3之间的界面附近)，适当降低位错密度并具有良好的结晶质量。由此，在组分调制层3乃至在其之上形成的各层，也得到良好的结晶质量。
在本实施方式中，为了满足所述目的，如以下所示，基底层2包括第一基底层2a和第二基底层2b。
第一基底层2a是由AlN构成的层。第一基底层2a是由在与基底基板1的基板面大致垂直的方向(成膜方向)上生长的多个微细柱状结晶等(柱状结晶、粒状结晶、柱状畴(domain)或粒状畴中的至少一种)构成的层。换言之，第一基底层2a是结晶性差的含有多缺陷层，在外延基板10的层叠方向上呈单轴取向，但含有沿层叠方向的多个晶界或位错。此外，在本实施方式中，为了便于说明，有时也包括畴晶界或位错在内称为晶界。即使第一基底层2a中的晶界的间隔大也就数十nm左右。
具有所述结构的第一基底层2a如下形成：(0002)面的X射线摇摆曲线半辐值在0.5度以上且1.1度以下，(10-10)面的X射线摇摆曲线半辐值在0.8度以上且1.1度以下，其中，该(0002)面的X射线摇摆曲线半辐值成为关于c轴倾斜成分的镶嵌性(mosaicity)的大小或螺旋位错的多少的指标，并且，该(10-10)面的X射线摇摆曲线半辐值成为关于将c轴作为旋转轴的结晶的旋转成分的镶嵌性的大小或刃型位错的多少的指标。
另一方面，第二基底层2b是在第一基底层2a的上方形成的由AlpGa1-pN(0≤p＜1)组分的III族氮化物构成的层。
另外，第一基底层2a与第二基底层2b之间的界面I1(第一基底层2a的表面)为反映了构成第一基底层2a的柱状结晶等的外形形状的三维凹凸面。例如，在外延基板10的HAADF(高角散射电子)像中能够明确确认界面I1具有这样的形状。另外，HAADF像是通过扫描透射电子显微镜(STEM：scanning transmission electronmicroscopy)得到的被高角度非弹性散射的电子的累积强度的映射像。在HAADF像中，观察到像强度与原子序数的平方成比例，越是存在原子序数大的原子的部分越明亮(白)，因此观察到含有Ga的第二基底层2b相对明亮，不含Ga的第一基底层2a相对较暗。由此，容易识别到两者的界面I1呈三维凹凸面。
此外，在图1的示意剖面中，示出第一基底层2a的凸部2c大致呈等间隔，但这只不过是为了便于图示，实际上凸部2c未必呈等间隔。优选第一基底层2a形成为，凸部2c的密度在5×109/cm2以上且5×1010/cm2以下，凸部2c的平均间隔在45nm以上且140nm以下。在满足这些范围的情形下，能够形成结晶质量特别优良的功能层9。另外，在本实施方式中，第一基底层2a的凸部2c是指在表面(界面I1)上向上凸的部分的大致顶点位置。此外，通过本发明的发明者的实验以及观察的结果，确认形成凸部2c的侧壁的是AlN的(10-11)面或(10-12)面。
要在第一基底层2a的表面上形成满足上述密度以及平均间隔的凸部2c，优选以平均膜厚在40nm以上且200nm以下的方式形成第一基底层2a。在平均膜厚小于40nm的情形下，难以形成如上述这样的凸部2c并难以实现AlN完全覆盖基板表面的状态。另一方面，若平均膜厚大于200nm，则由于开始进行AlN表面的平坦化，所以难以形成如上述这样的凸部2c。
此外，虽然第一基底层2a的形成能够在规定的外延生长条件下实现，但是用AlN形成第一基底层2a在如下两点是优选的，第一点是不含有形成硅和液相化合物的Ga，第二点是由于横向生长比较难以进行，所以界面I1容易形成为三维凹凸面。
在外延基板10中，以如上述那样的方式使作为内部存在晶界的含有多缺陷层的第一基底层2a位于基底基板1与第二基底层2b之间，因此缓和了基底基板1与第二基底层2b之间的晶格失配，并抑制由所述晶格失配引起的应变能量的积累。关于上述的第一基底层2a的(0002)面以及(10-10)面的X射线摇摆曲线半辐值的范围，确定为适当抑制由该晶界引起的应变能量的积累的范围。
但是，由于所述第一基底层2a的存在，以第一基底层2a的柱状结晶等的晶界为起点的非常多的位错向第二基底层2b传播。在本实施方式中，通过将第一基底层2a与第二基底层2b之间的界面I1如上述这样形成为三维凹凸面，从而能够有效降低所述位错。
通过将第一基底层2a与第二基底层2b之间的界面I1形成为三维凹凸面，从而在第一基底层2a上发生的大部分位错在从第一基底层2a向第二基底层2b传播(贯通)时，于界面I1弯曲，并在第二基底层2b的内部合体消失。其结果，在以第一基底层2a为起点的位错中的贯通第二基底层2b的位错为极少一部分。
另外，第二基底层2b优选如下形成，即，在其生长初期沿着第一基底层2a的表面形状(界面I1的形状)形成，但随着生长的进行，其表面逐渐被平坦化，最终具有10nm以下的表面粗糙度。此外，在本实施方式中，表面粗糙度用通过AFM(原子力显微镜)测量的针对5μm×5μm区域的平均粗糙度ra来表示。顺便说一下，在使第二基底层2b的表面平坦性良好方面，用横向生长比较容易进行的至少含有Ga组分的III族氮化物来形成第二基底层2b是优选的。
另外，第二基底层2b的平均厚度优选在40nm以上。其原因在于，在第二基底层2b的平均厚度形成为小于40nm的情形下，产生来自于第一基底层2a的凹凸不能完全被平坦化，或通过相互合体使传播到第二基底层2b的位错的消失不够充分等问题。此外，在第二基底层2b的平均厚度形成为40nm以上的情形下，由于有效地降低位错密度和使表面平坦化，所以对于第二基底层2b的厚度的上限在技术上没有特别的限制，但是从生产性的观点考虑，优选形成为数μm以下左右的厚度。
如以上这样，第二基底层2b的表面呈低位错且具有良好的平坦性，所以在其上形成的各层具有良好的结晶质量。
缓冲层8具有多个单位结构体6，该单位结构体6至少分别是将组分调制层3、末端层4和第一中间层5按该顺序层叠而成的。优选地，如图1所示，缓冲层8具有使第二中间层7位于多个单位结构体6之间的结构。此时，也可以说将第二中间层7作为边界层设置在各个单位结构体6之间。或者，换言之，还可以说缓冲层8具有如下结构，即，以使最下部和最上部为单位结构体6的方式，将作为第一层叠单位的单位结构体6和作为第二层叠单位的第二中间层7重复交替层叠而成的结构。在图1中，虽然例示了具有4个单位结构体6(6a、6b、6c、6d)和3个第二中间层7(7a、7b、7c)的情形，但是单位结构体6和第二中间层7的数量不限于此，单位结构体6的层叠数可以是3-6左右。
组分调制层3是交替层叠由AlN构成的第一组分层31和由AlxGa1-xN(0≤x＜1)组分的III族氮化物构成的第二组分层32形成的部位。此外，本实施方式中，将从基底基板1侧开始第i个第一组分层31标记为“31<i>”，从基底基板1侧开始第i个第二组分层32标记为“32<i>”。
但是，第二组分层32以如下方式形成，当将第一组分层31和第二组分层32的层数分别设为n(n为2以上的自然数)，且将与从基底基板1侧开始第i个第二组分层32<i>相应的第二组分层32的Al摩尔分数x设为x(i)时，以
x(1)≥x(2)≥···≥x(n-1)≥x(n)··(式1)
且，
x(1)＞x(n)··(式2)。
的方式形成。即，组分调制层3以如下方式构成，第二组分层32<n>的Al摩尔分数小于第二组分层32<1>的Al摩尔分数，并且，在至少一部分中，越远离基底基板1，第二组分层32的Al摩尔分数x就以阶梯状变得越小。更优选地，x(1)≥0.8且x(n)≤0.2。
典型地，越是从基底基板1远离的第二组分层32具有更小的Al摩尔分数的方式(即，Ga-rich的方式)形成组分调制层3，由此满足式1和式2。因此，本实施方式中，以下将存在具有相同Al摩尔分数x的第二组分层32<i-1>和第二组分层32<i>的情况包括在内，都看作是以越是远离基底基板1的第二组分层32则其Al摩尔分数越小的方式形成的。另外，这种第二组分层32的形成方式可称为在第二组分层32赋予组分梯度等。
此外，第一组分层31由AlN构成且第二组分层32由AlxGa1-xN组分的III族氮化物而构成，由此第一组分层31和第二组分层32以满足如下这样关系的方式形成：与构成前者的III族氮化物(AlN)相比，构成后者的III族氮化物AlxGa1-xN在无应变的状态(块状态)的面内晶格常数(晶格长度)较大。
另外，在组分调制层3中，第二组分层32相对于第一组分层31形成共格状态(coherent state)。
优选地，第一组分层31优选形成为3nm-20nm左右的厚度。典型地形成为5nm-10nm的厚度。另一方面，第二组分层32优选为10nm-25nm左右。典型地形成为15nm-35nm。另外，n的值是10-40左右。
末端层4是位于组分调制层3的最上部(末端部)并由与第一组分层31相同组分的III族氮化物形成的层。末端层4形成为第一组分层31的厚度以上的厚度。并且，末端层4形成为能够在其上以共格状态形成第一中间层5的范围的厚度。具体地说，优选形成为3nm-100nm左右的厚度。典型地，形成为5nm-70nm的厚度。
更优选末端层4形成为与第一组分层31的厚度相比更大的厚度。具体地说，形成为30nm-70nm的厚度。
第一中间层5是由AlyGa1-yN(0≤y＜1)组分的III族氮化物构成的层。第一中间层5由III族氮化物构成，该III族氮化物与构成第一组分层31和末端层4的III族氮化物相比，在无应变状态下的面内晶格常数更大。优选地，第一中间层5由AlyGa1-yN(0.25≤y≤0.4)组分的III族氮化物构成。第一中间层5相对于末端层4形成共格状态。优选第一中间层5具有大致100nm以上且500nm以下的厚度。更优选地，以100nm以上且300nm以下的厚度形成。
第二中间层7是由III族氮化物构成的层，该III族氮化物与构成第一中间层5的III族氮化物相比，在无应变状态下的面内晶格常数更小。优选地，第二中间层7由具有与组分调制层3的第一组分层31相同组分(即，AlN)形成。此外，如后文所述，为了实现外延基板10的高耐电压化，第二中间层7并非是必要的构成要素。第二中间层7优选以大致10nm以上且150nm以下的厚度形成。
功能层9是在缓冲层8的上方形成并由III族氮化物形成的至少一个层，并且是在通过在外延基板10之上进一步形成规定的半导体层和电极等来构成半导体元件的情形下，发挥规定的功能的层。所以，功能层9由具有与该功能相应的组分以及厚度的一个或多个层形成。在图1中，例示了功能层9由一个层构成的情形，但是功能层9的结构不限于此。
例如，若将由高电阻的GaN构成的数μm厚的沟道层与由AlGaN或InAlN等构成的数十nm厚的阻挡层层叠作为功能层9，则得到HEMT元件用的外延基板10。即，通过在阻挡层之上形成省略图示的栅极电极、源极电极以及漏极电极，得到HEMT元件。要形成这些电极，可应用光刻法工艺等公知的技术。另外，在所述情形下，也可以是在沟道层和阻挡层之间设置由AlN构成的1nm左右的厚度的隔离层的方式。
或者，形成一个III族氮化物层(例如GaN层)，并在其上形成省略图示的阳极和阴极，来作为功能层9，从而实现同心圆型肖特基势垒二极管。要形成这些电极，也可应用光刻法工艺等公知的技术。
<外延基板的制造方法>
接着，以使用MOCVD法的情形为例，对制造外延基板10的方法进行概述。
首先，作为基底基板1准备(111)面的单晶硅晶片，并通过稀氢氟酸清洗来除去自然氧化膜，之后，实施SPM(Sulfuric-peroxide mix：硫酸双氧水)清洗，在晶片表面上形成厚度为数左右的氧化膜。将基底基板放置在MOCVD装置的反应器内。
然后，在规定的加热条件和气体环境下形成各层。首先，由AlN构成的第一基底层2a能够以如下方式形成：在将基板温度保持在800℃以上、1200℃以下的规定的初始层形成温度，并使反应器内压力处于0.1kPa-30kPa左右的状态下，将作为铝原料的TMA(trimethylaluminum：三甲基铝)鼓泡气体和NH3气体以适当的摩尔流量比导入反应器内，并且使成膜速度在20nm/min以上，目标膜厚在200nm以下。
第二基底层2b的形成如下实现：在形成第一基底层2a后，在将基板温度保持在800℃以上、1200℃以下的规定的第二基底层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，将作为镓原料的TMG(trimethyl gallium：三甲基镓)鼓泡气体、TMA鼓泡气体以及NH3气体以与要制作的第二基底层2b的组分相应的规定的流量比导入反应器内，使NH3、TMA以及TMG发生反应。
构成缓冲层8的各层，即，构成组分调制层3的第一组分层31以及第二组分层32、末端层4、第一中间层5、第二中间层7的形成以如下方式实现：紧接着第二基底层2b的形成，在将基板温度保持在800℃以上、1200℃以下的与各层相应的规定的形成温度，并使反应器内压力保持在0.1kPa-100kPa的与各层相应的规定的值的状态下，将NH3气体和III族氮化物原料气体(TMA、TMG的鼓泡气体)以与在各层要实现的组分相应的流量比导入反应器内。此时，通过在与设定膜厚相应的时机切换流量比，使各层连续且形成为所希望的膜厚。
功能层9的形成以如下方式实现：在形成缓冲层8后，在将基板温度保持在800℃以上、1200℃以下的规定的功能层形成温度，并使反应器内压力处于0.1kPa-100kPa的状态下，将TMI鼓泡气体、TMA鼓泡气体和TMG鼓泡气体中的至少一个和NH3气体按与要制作的功能层9的组分相应的流量比导入反应器内，使NH3与TMI、TMA以及TMG中的至少一个发生反应。
在形成功能层9后，使外延基板10在反应器内降温至常温。之后，将从反应器中取出的外延基板10适当用于后级的处理(电极层的图案成形等)。
<缓冲层的作用效果>
本实施方式也同样，一般地，在要使由III族氮化物构成的结晶层以规定的形成温度在单晶硅晶片之上外延生长来得到外延基板的情形下，III族氮化物与硅相比热膨胀系数更大(例如，硅：3.4×10-6/K、GaN：5.5×10-6/K)，因此在结晶生长后，在降温至常温的过程中，在结晶层中在面内方向上产生拉伸应力。该拉伸应力成为在外延基板中发生裂纹和弯曲的主要原因。在本实施方式中，为了降低所述拉伸应力来抑制发生裂纹和弯曲，在外延基板10上设置有缓冲层8。更具体地说，通过构成缓冲层8的各层分别发挥的作用效果，抑制了在外延基板10中发生裂纹和弯曲。下面，进行详细说明。
(组分调制层)
图2是示出了在组分调制层3中，在第一组分层31之上形成第二组分层32时的结晶晶格的样子的示意图。现在，将构成第二组分层32的AlxGa1-xN的在无应变状态下的面内方向的晶格长度设为a0、实际的晶格长度设为a。在本实施方式中，如图2的(a)、(b)所示，第二组分层32在相对于第一组分层31的结晶晶格保持匹配的同时进行结晶生长。这意味着在结晶生长时，在第二组分层32的面内方向上产生s＝a0-a的压缩应变。即，第二组分层32的结晶生长在保持应变能量的状态下进行。
但是，由于随着生长的进行，能量的不稳定性增加，因此为了释放应变能量，而在第二组分层32中逐渐导入失配位错。不久，若达到某临界状态，则在第二组分层32中所保持的应变能量被全部释放。此时，如图2的(c)所示变为a＝a0。
但是，若在达到如图2的(c)所示状态之前的如图2的(b)所示那样的a0＞a的状态下结束第二组分层32的形成，则第二组分层32处于保持着应变能量(含有压缩应变)的状态。在本实施方式中，将这种含有应变能量的结晶生长称为在共格状态下的结晶生长。换言之，只要第二组分层32形成为比应变能量完全释放的临界膜厚小的厚度，就可以说第二组分层32相对于第一组分层31呈共格状态。或者，就第二组分层32的最上面(正上方的与第一组分层31相接触的面)的晶格长度a而言，只要a0＞a成立，第二组分层32就相对于第一组分层31呈共格状态。此外，只要第二组分层32以上述方式含有应变能量，则即使在第二组分层32中局部变为a0＝a，也可以说第二组分层32相对于第一组分层31呈共格状态。
由于构成第一组分层31的AlN的面内晶格常数比构成第二组分层32的AlxGa1-xN的面内晶格常数小，因此即使在保持着该应变能量的第二组分层32之上形成第一组分层31，也保持共格状态，不会释放在正下方的第一组分层31中所保持的应变能量。然后，若在该第一组分层31之上又使第二组分层32生长为共格状态，则在所述第二组分层32中也产生与上述相同的压缩应变。
之后，同样地，若维持着在共格状态下的生长而交替进行第一组分层31和第二组分层32的形成，则在各配对层的第二组分层32中保持应变能量。而且，本实施方式中，以满足(式1)和(式2)，即，以越是远离基底基板1的第二组分层32<i>，其摩尔分数x(i)就越小的方式形成组分调制层3。因此，越远离基底基板1，构成第二组分层32的AlxGa1-xN的面内晶格常数和构成夹住该第二组分层32的第一组分层31的AlN的面内晶格常数之差越大，越是在上方形成的第二组分层32，越具有更大的压缩应变。因此，可以说组分调制层3是以越是远离基底基板1就具有越大的压缩应变的方式构成的应变导入层。此外，与x(1)≥0.8且x(n)≤0.2的情况相比，组分调制层3的这种方式的压缩应变的导入能更恰当地实现。
该压缩应变在与因热膨胀系数差而产生的拉伸应力正相反的方向发挥作用，因此具有在降温时抵消该拉伸应力的作用。概略地说，以与n个第二组分层32的压缩应变的大小总和成比例的力，抵消拉伸应力。
此外，虽然第一组分层31介于两个第二组分层32之间，但在其厚度过小的情形下，在第二组分层32中产生的压缩应变变小，反而容易使得在第一组分层31自身中存在拉伸应力，因此并不优选。另一方面，在厚度过大的情形下，第二组分层32自身容易受到拉伸方向的力，因此仍然不优选。从不产生缺陷这一点考虑，上述的3nm-20nm左右的厚度这一条件是优选的。
(末端层)
末端层4位于组分调制层3的最上部，由与第一组分层31相同组分的III族氮化物形成，即，由与形成第二组分层32的III族氮化物相比面内晶格常数更小的III族氮化物形成，并且，末端层4形成为第一组分层31的厚度以上的厚度。通过所述方式设置末端层4，由此即使在以后述的方式设置第一中间层5的情形下，在组分调制层3中所导入的压缩应变也能适当地维持。
但是，在末端层4的厚度过大的情形下，由于其晶格常数接近块状态，所以在其上形成的第一中间层中产生晶格弛豫。在该情况下，如后述那样本应作为应变强化层发挥功能而设置的第一中间层5变得不能发挥其作用效果，因此不优选。另一方面，在末端层4的厚度过小的情形下，与位于两个第二组分层32之间的第一组分层31同样，在末端层4中容易具有拉伸应力，因此不优选。上述的形成为第一组分层31的厚度以上的厚度的条件，以及3nm-100nm左右的厚度的条件，从不产生这样的缺陷这一点考虑是适合的。
另外，在末端层4的厚度大于第一组分层31的厚度的情形下，能够更有效地降低外延基板10的弯曲。所述方式尤其在得到高耐电压且抑制弯曲的外延基板10方面是优选的。
(第一中间层)
第一中间层5在末端层4之上由AlyGa1-yN(0≤y＜1)组分的III族氮化物形成，该III族氮化物具有在无应变状态下的面内晶格常数比构成末端层4的III族氮化物更大的AlyGa1-yN(0≤y＜1)的组分。该第一中间层5不仅相对末端层4形成共格状态，并且还被设置在越是越靠向上方越具有更大的应变的组分调制层3上，因此其本身具有很强的压缩应变。其结果，第一中间层5在缓冲层8中作为强化导入组分调制层3的压缩应变的应变强化层而发挥功能。通过具有该第一中间层5，在外延基板10中，更加有效地抵消拉伸应力。
此外，若第一中间层5的厚度变得过大，则外延基板10的弯曲量增大。这是因为，随着结晶生长，在应变能量的积累上受到限制，压缩应变减弱，并且晶格难以保持共格状态而进行生长，不久超过临界膜厚而释放应变能量。所述弯曲量的增加成为产生裂纹的主要原因。具体地说，本发明的发明者确认：若第一中间层5的厚度超过500nm，则与不设置第一中间层5的情况相比，弯曲量更大。另外，第一中间层5的厚度小于100nm时，无法充分得到由设置第一中间层5而带来的应变强化效果。其结果，如果第一中间层5的厚度在100nm以上且300nm以下的范围，就能够适当强化缓冲层8的压缩应变。
(第二中间层)
组分调制层3和末端层4和第一中间层5以上述的方式形成，由此单位结构体6整体存在压缩应变。因此，若层叠多个单位结构体6，则理应得到能够充分防止裂纹发生的大的压缩应变。然而，实际上，即使在某单位结构体6的正上方形成其它单位结构体6，也不能在上侧的单位结构体6中得到充分的压缩应变。这是因为，构成作为下侧的单位结构体6的最上层的第一中间层5的III族氮化物与构成作为上侧的单位结构体6的最下层的第一组分层31的III族氮化物相比，在无应变的状态下的面内晶格常数更大，并且，第一组分层31最多也不过形成为3nm-20nm左右的厚度，因此若在第一中间层5之上直接形成第一组分层31，则第一组分层31具有拉伸应变，而不能在组分调制层3中导入充分的压缩应变。
因此，在本实施方式中，通过在单位结构体6之间设置第二中间层7，从而不会发生伴随如上述这样的拉伸应变的导入而产生的问题，并使每一个单位结构体6存在充分的压缩应变。
具体地说，在作为单位结构体6的最上层的第一中间层5之上，由与构成该第一中间层5的III族氮化物相比在无应变的状态下的面内晶格常数更小的III族氮化物形成第二中间层7。虽然以所述方式设置的第二中间层7在与第一中间层5的界面附近存在由与第一中间层5之间的晶格常数差引起的失配位错，但至少在其表面附近发生晶格弛豫，实现了拉伸应力不发生作用的实质上无应变的状态。在此，实质上无应变意味着：至少在正下方的除了与第一中间层5的界面附近以外的部位具有与在块状态下的晶格常数实质上相同的晶格常数。
在这样的实质上无应变的第二中间层7之上形成的单位结构体6中，在其作为最下层的第一组分层31中拉伸应力不产生作用，因此该单位结构体6也与第二中间层7正下方的单位结构体6同样，以适当存在压缩应变的方式形成。
优选第一组分层31和第二中间层7都由AlN形成。在该情形下，通过连续形成第二中间层7和第一组分层31，两者实质上构成一个层，因此更切实地防止在第一组分层31中拉伸应力发生作用。
但是，为了抑制外延基板10的裂纹的产生，第二中间层7有必要以10nm以上且150nm以下的厚度形成。第二中间层7的厚度小于10nm的情形下，与在第一中间层5之上直接形成第一组分层31<1>的情形一样，在第二中间层7中拉伸应力发生作用，由于在该影响下形成组分调制层3，所以在组分调制层3中无法适当具有压缩应变，并不优选。另一方面，在第二中间层7的厚度大于150nm的情形下，无法忽略第二中间层7本身的与作为基底基板1的硅之间的热膨胀系数差的影响，在第二中间层7中由所述热膨胀系数差引起的拉伸应力发生作用，并不优选。在任何的情形下，外延基板10发生裂纹。通过以10nm以上且150nm以下的厚度形成，第二中间层7以实质上无应变的状态形成，并且拉伸应力不作用于其正上方的第一组分层31<1>，其结果，可实现无裂纹的外延基板10。
在设置更多单位结构体6的情形下，也以与上述同样的方式，通过使第二中间层7位于各单位结构体6之间，从而实现在全部单位结构体6中适当存在压缩应变的状态。
在具有通过以上那样的方式构成的缓冲层8的外延基板10中，由于该缓冲层8存在大的压缩应变，实现了将由硅和III族氮化物之间的热膨胀系数差而产生的拉伸应力适当抵消的状态。由此，在外延基板10中实现了无裂纹，并且，弯曲量被抑制在100μm以下。
此外，就上述的第一组分层31和第二组分层32的层叠数的n的值为40-100左右，单位结构体6的层叠数为3-6左右，x(1)≥0.8且x(n)≤0.2的条件而言，在对缓冲层8得到充分的压缩应变，从而抵消由于热膨胀系数而产生的拉伸应力方面来说是优选的。
即，在本实施方式的外延基板10中，通过以交替层叠单位结构体6和实质上无应变的第二中间层7的方式设置缓冲层8，来使缓冲层8存在大的压缩应变，并适当降低因硅和III族氮化物之间的热膨胀系数差而在外延基板10中产生的拉伸应力，所述单位机构体6在作为应变导入层的组分调制层3之上形成末端层4和作为应变强化层的第一中间层5而成。由此，在外延基板10中实现无裂纹，并减小弯曲。
此外，缓冲层8形成在如上述那样抑制了应变能量的积累的状态的第二基底层2b之上，因此，不会因在第二基底层2b中所积累的应变能量阻碍拉伸应力的抵消效果。
另外，重复层叠单位结构体6和第二中间层7能够使外延膜本身的总膜厚增大。一般地，在使用外延基板10来制作HEMT元件的情形下，其总膜厚越大，该HEMT元件的绝缘击穿电压就越大，因此本实施方式的外延基板10的结构也有助于增大所述绝缘击穿电压。
<外延基板的高耐电压化>
本实施方式的外延基板10的特征在于，另外，通过具有上述方式的缓冲层8(更具体而言，是单位结构体6)而具有高耐电压性。
例如，以x(1)≥0.8且x(n)≤0.2的方式形成组分调制层3，除了基底基板1之外的外延膜整体的总膜厚为4.0μm以下的外延基板10中，实现600V以上的高耐电压。此外，为了实现该高耐电压，在外延基板10设置第二中间层7并不是必须的，但如上所述地将第二中间层7以10nm以上且150nm的范围的厚度形成，则能够得到无裂纹且高耐电压化的外延基板10。此外，本实施方式中，所谓的耐电压是指，在对外延基板10从0V增值的同时施加电压时发生的1mA/cm2的漏电流的电压值。
另外，第一中间层5由以AlyGa1-yN(0.25≤y≤0.4)组分的III族氮化物形成时，能够实现900V以上、或者更高的耐电压的外延基板10。或者，通过组分调制层3的重复的层叠数、或者适当设定外延膜整体的总膜厚和第二组分层32的总膜厚，也可以得到具有更高的耐电压的外延基板10。例如，可实现外延膜全体的总膜厚为5μm、耐电压为1000V以上的外延基板，或者外延膜全体的总膜厚为7μm、耐电压为1400V以上的外延基板。
除此之外，在末端层4的厚度大于第一组分层31的厚度的情形下，能够实现高耐电压且适当抑制弯曲的外延基板。
如以上说明，根据本实施方式，通过在基底基板和功能层之间设置缓冲层，得到将容易实现廉价且大口径的硅基板作为基底基板，并且无裂纹且结晶品质优良的外延基板，所述缓冲层是通过交替层叠单位结构体和实质上无应变的中间层而构成的，所述单位结构体包括通过交替层叠第一组分层和第二组分层而构成的组分调制层和第一中间层，其中第二组分层的Al摩尔分数越靠上方越小。
而且，将第二中间层以10nm以上且150nm以下的范围的厚度形成，由此实现了无裂纹、弯曲量降低至60μm-70μm左右、且高耐电压的外延基板。
<变形例>
外延基板10也可以是在基底基板1和第一基底层2a之间具有未图示的界面层这样的方式。界面层具有数nm左右的厚度，由无定形的SiAluOvNw构成是优选的一个例子。
在基底基板1和第一基底层2a之间具有界面层的情形下，更有效地缓和了基底基板1和第二基底层2b等之间的晶格失配，并进一步提高了在其之上形成的各层的结晶质量。即，在具有界面层的情形下，第一基底层2a即AlN层形成为，具有与不具有界面层的情形同样的凹凸形状，且与不具有界面层的情形相比存在的晶界少。尤其得到改善了在(0002)面的X射线摇摆曲线半辐值的第一基底层2a。这是因为，与在基底基板1之上直接形成第一基底层2a的情形相比，在界面层之上形成第一基底层2a的情形下，第一基底层2a的AlN的核形成难以进行，结果，与没有界面层的情形相比，促进了横向生长。此外，界面层的膜厚以不超过5nm的程度形成。在具有这种界面层的情形下，能够将第一基底层2a形成为(0002)面的X射线摇摆曲线半辐值在0.5度以上、0.8度以下的范围内。在该情况下，能够形成(0002)面的X射线摇摆曲线半辐值在800sec以下，螺旋位错密度在1×109/cm2以下这样的结晶质量更加优良的功能层9。
此外，界面层的形成以如下方式实现：在硅晶片达到第一基底层形成温度后，并在形成第一基底层2a之前，仅将TMA鼓泡气体导入反应器内，并将晶片置于TMA鼓泡气体环境中。
另外，在形成第一基底层2a时，也可以为使Si原子和O原子中的至少一种扩散固溶在第一基底层2a中的方式，或使N原子和O原子中的至少一种扩散固溶在基底基板1中的方式。
另外，构成缓冲层8的各组分调制层3的层构成(组分梯度的给予方式)无需是相同的，可以互相不同。
实施例
作为实施例，制作了缓冲层8的层结构不同的多种外延基板10。实施例的外延基板10的基本结构，具体地说，各层的形成材料以及膜厚在表1中示出。
[表1]
Figure BDA00002295308800211
如表1所示，在本实施例中，就全部外延基板10而言，基底基板1、基底层2(第一基底层2a以及第二基底层2b)、功能层9以相同材料和膜厚形成。此外，功能层9为沟道层和阻挡层的两层结构。
另一方面，第一组分层31、末端层4以及第二中间层7都由AlN形成，但是膜厚随着试料而不同。在表1中，将第一组分层31的膜厚设为变量A(nm)来表示，将末端层4的膜厚设为变量C(nm)来表示，将第二中间层7的膜厚设为变量E(nm)来表示。同样地，将第二组分层32的膜厚设为变量B(nm)来表示，将第一中间层5的膜厚设为变量D(nm)来表示。另外，n是第一组分层31和第二组分层32的层数。K是单位结构体6的重复数。
(实施例1)
本实施例中，通过使B、D、E、n、K的值以及组分梯度各不相同，制作了计23种的外延基板10(试料No.1-No.19、No.28-31)。此外，任何的试料中均为A＝C＝5nm。
另外，作为比较例，制作了8种(试料No.20-No.27)只具备一个全部第二组分层32的Al摩尔分数相同的组分调制层3、且不具备第一中间层5和第二中间层7的外延基板10。此外，比较例中，第二组分层32以外的制作条件均与实施例相同。
在表2中示出各试料的A(C)、B、D、E、n、以及K的值，从基底基板1侧开始的第i个第二组分层32的Al摩尔分数x(i)的值，第一中间层5的Al摩尔分数y的值，组分调制层3的总厚度，以及外延膜的总厚度。
[表2]
Figure BDA00002295308800221
各外延基板10的具体制作过程如下。
首先，到形成第二基底层2b为止，对于任一试料都以同样的步骤进行。首先，作为基底基板1，准备基板厚度为525μm的具有p型的导电型的4英寸(111)面单晶硅晶片(以下称为硅晶片)。对所准备的硅晶片利用氢氟酸/纯水＝1/10(体积比)组分的稀氢氟酸实施稀氢氟酸清洗和利用硫酸/双氧水＝1/1(体积比)组分的清洗液实施SPM清洗，以在晶片表面上形成厚度为数的氧化膜，然后将硅晶片放置在MOCVD装置的反应器内。接着，使反应器内处于氢和氮混合环境，使反应器内压力为15kPa，将基板温度加热至第一基底层形成温度即1100℃。
若基板温度到达1100℃，则向反应器内导入NH3气体，将基板表面暴露在NH3气体环境下一分钟。
之后，将TMA鼓泡气体以规定的流量比导入反应器内，通过使NH3和TMA反应来形成表面具有三维的凹凸形状的第一基底层2a。此时，第一基底层2a的生长速度(成膜速度)为20nm/min，第一基底层2a的目标平均膜厚为100nm。
若形成第一基底层2a，则继续使基板温度为1100℃，使反应器内压力为15kPa，再将TMG鼓泡气体导入反应器内，通过NH3、TMA以及TMG之间的反应，作为第一基底层2b的Al0.1Ga0.9N层形成为平均膜厚在40nm左右。
接着第二基底层2b的形成，根据表2所示的A(C)、B、D、E、n、K、x(i)、以及y的值形成了缓冲层8。此外，缓冲层8的形成中，基板温度为1100℃，反应器内压力为15kPa。使用的原料气体与基底层2的形成中使用的气体相同。
以下是整理实施例和比较例的A、B、D、E、n、K、以及y的具体设定值。
A(C)：实施例(5nm)、比较例(5nm)；
B：实施例(15nm、25nm)、比较例(15nm、20nm、25nm、35nm)；
D：实施例(120nm、180nm、300nm)、比较例(未设定)；
E：实施例(未设定、15nm、25nm、60nm、140nm、200nm)、比较例(未设定)；
n：实施例(12、14、15、16、18、20、30)、比较例(50、70、80、100)；
K：实施例(3、4、5、6)、比较例(1)；
y：实施例(0、0.25、0.4)、比较例(未设定)。
另外，实施例的试料中的第二组分层32的组分梯度的给予方式，即，从第二组分层32<1>到第二组分层32<n>的各第二组分层32<i>的Al摩尔分数x(i)的给予方式，如下所示大致分为3种。另外，图3是例示主要试料的Al摩尔分数的变化的样子的示意图。但是，任一的试料均以x(1)≥0.8且x(n)≤0.2的方式形成。
No.1-13、28-31：Al摩尔分数x(i)以一定比例递减；
No.14-17：在递减的同时，在中途使Al摩尔分数x(i)的变化比例不同；
No.18-19：Al摩尔分数x(i)以阶梯状变化。
另一方面，比较例的试料中，将第二组分层32的Al摩尔分数x的值定为0、0.1、0.2、0.3、0.4中的其中任一值。
在实施例和比较例的任一试料中，缓冲层8的形成后，作为功能层9，以700nm的厚度形成由GaN构成的沟道层，且以25nm的厚度形成由Al0.2Ga0.8N构成的阻挡层。功能层9的形成中，基板温度为1100℃，反应器内压力为15kPa。任一的使用的原料气体与用于基底层2的形成的气体相同。
如以上方式得到了共31种的外延基板10。
对于所得到的外延基板10，通过目视确认了是否产生了裂纹。另外，通过激光位移计来测定弯曲量。并且，测定了耐电压。此外，对于发生裂纹的外延基板10的耐电压的测定，是在无裂纹的区域中进行的。表3示出各测定结果。
[表3]
Figure BDA00002295308800251
首先，针对于耐电压，相比于比较例的试料中最大也只能低于600V，实施例的试料的耐电压全部为600V以上。该结果表示，通过对第二组分层32给予组分梯度方式而形成组分调制层3，能够得到高耐电压的外延基板。而且，通过由第一中间层为AlyGa1-yN(0.25≤x≤0.4)组分的III族氮化物形成，由此得到更高的耐电压的外延基板。
另外，关于裂纹的发生情况，比较例的全部试料中，在外周20mm处确认到裂纹的发生。而且，实施例的试料中，对实施例的No.28-31的试料也相同地在外周20mm处发生了裂纹。另一方面，No.1-19的试料中，与对第二组分层32给予组分梯度的方式无关地，哪一个都没有确认到裂纹。即，实施例的试料中，第二中间层的厚度为10nm以上且150nm以下的情形下未发生裂纹，当第二中间层的厚度较该范围过于薄或过于厚的情况下，均发生了裂纹。
此外，发生了裂纹的试料中弯曲量最低的也高于135μm而远超过100μm，与此相比，未发生裂纹的实施例的试料中弯曲量被抑制在60μm-70μm左右。
以上的结果表示，设置通过交替层叠单位结构体和第二中间层来构成的缓冲层8，对外延基板10的无裂痕化和弯曲的抑制有效。其中，所述单位结构体层包括组分梯度层、末端层和第一中间层且内部存在压缩应变，所述组分梯度层以如下方式形成：在对第二组分层32给予组分梯度的情况下，交替层叠第一组分层31和第二组分层32，另外所述第二中间层的厚度为10nm-150nm。
此外，比较例的试料中，第二组分层的厚度比较小，因此可以推测第二组分层自身生长为共格状态。尽管如此比较例中发生裂纹，由此能考虑到，当没有像比较例那样对第二组分层给予组分梯度，而仅仅交替层叠第一组分层和第二组分层时，虽然向每个第二组分层32导入压缩应变，但是其总和要抵消拉伸应力还是不够的。
(实施例2)
本实施例中，与实施例1相同的顺序制作了九种外延基板10，该九种外延基板10是使实施例1的No.4、10、11、14-19的试料的末端层4的厚度大于第一组分层31厚度的基板，由此进行了有无发生裂纹的评价、弯曲量的测定、耐电压的测定。为了方便对比，将各试料设为No.4’、10’、11’、14’-19’。末端层4的厚度采用了30nm、50nm、70nm的三个不同水准。此外，任一试料中均为A＝5nm、B＝15nm、D＝120nm、E＝25nm、K＝4。
表4示出各试料的C、n的值、从基底基板1侧开始第i个第二组分层32的Al摩尔分数x(i)的值、第一中间层5的Al摩尔分数y的值、组分调制层3的总厚度、外延膜的总厚度、弯曲量以及耐电压的测定结果。
[表4]
Figure BDA00002295308800271
如表4所示，No.4’、10’、11’、14’-19’的任一试料，与末端层4的厚度以外的制作条件相同的实施例1的试料(No.4、10、11、14-19)相比，更多地抑制了弯曲量。此外，任一试料中都未确认有裂纹。另一方面，耐电压为相同程度的值。该结果表示，通过将末端层4形成得比第一组分层31更厚而能够实现弯曲量降低更多的外延基板10。

Claims (12)

1.一种外延基板，在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其特征在于，
所述外延基板包括：
缓冲层，其具备多个第一层叠单位，
结晶层，形成在所述缓冲层上；
所述第一层叠单位包括：
组分调制层，其通过交替层叠由AlN构成的第一组分层和由AlxGa1-xN组分的III族氮化物构成的第二组分层而构成，其中x满足0≤x＜1，
第一中间层，其由AlyGa1-yN组分的III族氮化物构成，其中y满足0≤y＜1；
各所述组分调制层中，当将所述第一组分层和所述第二组分层的层叠数分别设为n，且将从所述基底基板侧开始的第i个所述第二组分层的x值设为x(i)时，以
x(1)≥x(2)≥···≥x(n-1)≥x(n)
且，
x(1)＞x(n)
的方式形成，
且在各所述组分调制层中，各所述第二组分层相对于所述第一组分层形成共格状态；
所述第一中间层相对于所述组分调制层形成共格状态；
其中所述n为2以上的自然数。
2.权利要求1所述的外延基板，其特征在于，
所述缓冲层是通过交替层叠所述第一层叠单位和第二层叠单位而构成的，
所述第二层叠单位是由AlN形成为10nm以上、150nm以下厚度的实质上无应变的中间层。
3.权利要求1或2所述的外延基板，其特征在于，
所述第一中间层由AlyGa1-yN组分的III族氮化物形成，其中y满足0.25≤y≤0.4。
4.权利要求1-3中任一项所述的外延基板，其特征在于，
在所述组分调制层的最上部设置有具有与所述第一组分层相同组分的末端层。
5.权利要求4所述的外延基板，其特征在于，
所述末端层的厚度大于所述第一组分层的厚度。
6.权利要求1-5中任一项所述的外延基板，其特征在于，
所述外延基板还具有：
第一基底层，在所述基底基板之上形成，并由AlN构成，
第二基底层，在所述第一基底层之上形成，并由AlpGa1-pN构成，其中p满足0≤p＜1；
所述第一基底层是由柱状结晶、粒状结晶、柱状畴或粒状畴中的至少一种构成的多结晶含有缺陷层；
所述第一基底层和所述第二基底层之间的界面是三维凹凸面；
在所述第二基底层的正上方形成有所述缓冲层。
7.一种外延基板的制造方法，是半导体元件用外延基板的制造方法，在作为(111)取向的单晶硅的基底基板上，形成使(0001)结晶面与所述基底基板的基板面大致平行的III族氮化物层，其特征在于，
所述制造方法包括缓冲层形成工序和结晶层形成工序，
所述缓冲层形成工序是如下工序：包括多次组分调制层形成工序和第一中间层形成工序，从而形成包括多个第一层叠单位的缓冲层，所述第一层叠单位包括所述组分调制层和所述第一中间层，
所述组分调制层形成工序是通过交替层叠由AlN构成的第一组分层和由AlxGa1-xN组分的III族氮化物构成的第二组分层而形成组分调制层的工序，其中x满足0≤x＜1，
所述第一中间层形成工序是由AlyGa1-yN组分的III族氮化物形成第一中间层的工序，其中y满足0≤y＜1，
所述结晶层形成工序是在所述缓冲层的上方形成由III族氮化物构成的结晶层的工序；
在所述组分调制层形成工序中，当将所述第一组分层和所述第二组分层的层叠数分别设为n，且将从所述基底基板侧开始第i个所述第二组分层的x值设为x(i)时，以
x(1)≥x(2)≥···≥x(n-1)≥x(n)
且，
x(1)＞x(n)
的方式，
且，以使各所述第二组分层相对于所述第一组分层呈共格状态的方式来形成所述组分调制层；
在所述第一中间层形成工序中，将所述第一中间层相对于所述组分调制层形成共格状态；
其中所述n为2以上的自然数。
8.权利要求7所述的外延基板的制造方法，其特征在于，
所述缓冲层形成工序是通过交替进行形成所述第一层叠单位的第一层叠单位形成工序、和形成第二层叠单位的第二层叠单位形成工序，形成交替层叠所述第一层叠单位和所述第二层叠单位的所述缓冲层的工序；
在所述第二层叠单位工序中，作为所述第二层叠单位，以10nm以上且150nm以下的厚度形成由AlN构成的中间层。
9.权利要求7或8所述的外延基板的制造方法，其特征在于，
在所述第一中间层形成工序中，所述第一中间层由AlyGa1-yN组分的III族氮化物形成，其中y满足0.25≤y≤0.4。
10.权利要求7-9中任一项所述的外延基板的制造方法，其特征在于，
用于形成所述第一层叠单位的工序包括末端层形成工序，并在所述末端层之上形成所述第一中间层，其中所述末端层形成工序是在所述组分调制层的最上部设置具有与所述第一组分层相同组分的末端层的工序。
11.权利要求10所述的外延基板的制造方法，其特征在于，
在所述末端层形成工序中，将所述末端层形成得比所述第一组分层更厚。
12.权利要求7-11中任一项所述的外延基板的制造方法，其特征在于，
所述外延基板的制造方法还包括：
第一基底层形成工序，在所述基底基板上形成由AlN构成的第一基底层，
第二基底层形成工序，在所述第一基底层上形成由AlpGa1-pN构成的第二基底层，其中p满足0≤p＜1；
在所述第一基底层形成工序中，将所述第一基底层形成为多结晶含有缺陷层，该多结晶含有缺陷层由柱状结晶、粒状结晶、柱状畴或粒状畴中的至少一种构成，并且表面为三维凹凸面；
在所述缓冲层形成工序中，在所述第二基底层的正上方形成所述缓冲层。
CN2011800205824A 2010-04-28 2011-04-15 外延基板以及外延基板的制造方法 Pending CN102859653A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010-103208 2010-04-28
JP2010103208 2010-04-28
JP2010-202981 2010-09-10
JP2010202981 2010-09-10
PCT/JP2011/059405 WO2011136052A1 (ja) 2010-04-28 2011-04-15 エピタキシャル基板およびエピタキシャル基板の製造方法

Publications (1)

Publication Number Publication Date
CN102859653A true CN102859653A (zh) 2013-01-02

Family

ID=44861360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800205824A Pending CN102859653A (zh) 2010-04-28 2011-04-15 外延基板以及外延基板的制造方法

Country Status (5)

Country Link
US (1) US8946723B2 (zh)
EP (1) EP2565907A4 (zh)
JP (1) JP5596783B2 (zh)
CN (1) CN102859653A (zh)
WO (1) WO2011136052A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114395805A (zh) * 2022-01-11 2022-04-26 中国科学院长春光学精密机械与物理研究所 一种反应腔系统及其实现AlGaN组分调制的方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545781B2 (ja) * 2010-02-16 2014-07-09 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JPWO2011135963A1 (ja) * 2010-04-28 2013-07-18 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
CN102870196A (zh) * 2010-06-08 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法
JP5159858B2 (ja) * 2010-09-08 2013-03-13 コバレントマテリアル株式会社 窒化ガリウム系化合物半導体基板とその製造方法
JPWO2013125126A1 (ja) 2012-02-23 2015-07-30 日本碍子株式会社 半導体素子および半導体素子の製造方法
WO2014024310A1 (ja) * 2012-08-10 2014-02-13 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
KR20140022136A (ko) * 2012-08-13 2014-02-24 삼성전자주식회사 반도체 발광소자
JP5892014B2 (ja) * 2012-09-14 2016-03-23 沖電気工業株式会社 窒化物半導体装置及びその作製条件特定方法
KR101901932B1 (ko) * 2012-11-02 2018-09-27 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
US8896101B2 (en) * 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
JP6108609B2 (ja) * 2013-04-25 2017-04-05 クアーズテック株式会社 窒化物半導体基板
EP2983195A1 (en) 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
CN108886000A (zh) * 2016-02-26 2018-11-23 三垦电气株式会社 半导体基体以及半导体装置
EP3618123A4 (en) * 2017-04-24 2020-05-13 Enkris Semiconductor, Inc. SEMICONDUCTOR STRUCTURE AND PRODUCTION METHOD FOR SEMICONDUCTOR STRUCTURE
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
GB202009043D0 (en) * 2020-06-15 2020-07-29 Univ Of Lancaster Semiconductor structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232440A1 (en) * 2003-05-21 2004-11-25 Sanken Electric Co., Ltd. Compound semiconductor substrates and method of fabrication
CN1692499A (zh) * 2002-12-04 2005-11-02 昂科公司 基于氮化镓的装置和制造方法
EP1343927B1 (en) * 2000-12-14 2007-04-25 Nitronex Corporation Gallium nitride materials and methods for forming layers thereof
CN101207093A (zh) * 2006-12-21 2008-06-25 中国科学院半导体研究所 一种SiGe弛豫衬底材料及其制备方法
US20080203382A1 (en) * 2007-02-28 2008-08-28 Sanken Electric Co., Ltd. Semiconductor wafer, devices made therefrom, and method of fabrication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19781541B4 (de) 1996-11-27 2006-10-05 The Furukawa Electric Co., Ltd. Vorrichtung aus einem III-V-Verbindungshalbleiter und Verfahren zur Herstellung der Vorrichtung
JP3895410B2 (ja) 1996-11-27 2007-03-22 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
US6775314B1 (en) * 2001-11-29 2004-08-10 Sandia Corporation Distributed bragg reflector using AIGaN/GaN
JP4276135B2 (ja) 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
JP4482490B2 (ja) * 2005-06-13 2010-06-16 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP5274785B2 (ja) * 2007-03-29 2013-08-28 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法
JP5117283B2 (ja) 2008-05-29 2013-01-16 古河電気工業株式会社 半導体電子デバイス
US8067787B2 (en) * 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
JP5053220B2 (ja) * 2008-09-30 2012-10-17 古河電気工業株式会社 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
JPWO2011135963A1 (ja) * 2010-04-28 2013-07-18 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5492984B2 (ja) * 2010-04-28 2014-05-14 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1343927B1 (en) * 2000-12-14 2007-04-25 Nitronex Corporation Gallium nitride materials and methods for forming layers thereof
CN1692499A (zh) * 2002-12-04 2005-11-02 昂科公司 基于氮化镓的装置和制造方法
US20040232440A1 (en) * 2003-05-21 2004-11-25 Sanken Electric Co., Ltd. Compound semiconductor substrates and method of fabrication
CN101207093A (zh) * 2006-12-21 2008-06-25 中国科学院半导体研究所 一种SiGe弛豫衬底材料及其制备方法
US20080203382A1 (en) * 2007-02-28 2008-08-28 Sanken Electric Co., Ltd. Semiconductor wafer, devices made therefrom, and method of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114395805A (zh) * 2022-01-11 2022-04-26 中国科学院长春光学精密机械与物理研究所 一种反应腔系统及其实现AlGaN组分调制的方法

Also Published As

Publication number Publication date
JP5596783B2 (ja) 2014-09-24
WO2011136052A1 (ja) 2011-11-03
EP2565907A4 (en) 2013-12-04
US8946723B2 (en) 2015-02-03
US20130043488A1 (en) 2013-02-21
JPWO2011136052A1 (ja) 2013-07-18
EP2565907A1 (en) 2013-03-06

Similar Documents

Publication Publication Date Title
CN102859653A (zh) 外延基板以及外延基板的制造方法
CN102511075B (zh) 外延基板以及外延基板的制造方法
CN102859695A (zh) 外延基板以及外延基板的制造方法
CN102870195A (zh) 外延基板以及外延基板的制造方法
CN102484049B (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN102870196A (zh) 外延基板以及外延基板的制造方法
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
CN102822397A (zh) 外延基板以及外延基板的制造方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
WO2012032915A1 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP2011071266A (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102