KR20100034921A - 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 - Google Patents
노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 Download PDFInfo
- Publication number
- KR20100034921A KR20100034921A KR1020080094166A KR20080094166A KR20100034921A KR 20100034921 A KR20100034921 A KR 20100034921A KR 1020080094166 A KR1020080094166 A KR 1020080094166A KR 20080094166 A KR20080094166 A KR 20080094166A KR 20100034921 A KR20100034921 A KR 20100034921A
- Authority
- KR
- South Korea
- Prior art keywords
- barrier layer
- layer
- normal
- nitride
- high electron
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 14
- 229910002704 AlGaN Inorganic materials 0.000 description 13
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 13
- 229910002601 GaN Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- -1 respectively Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것으로, 보다 자세하게는 장벽층(AlGaN)의 게이트 전극 아래 부분의 Al 함유량을 낮게 형성함으로써 국소적으로 2DEG층의 형성을 방해하여 노멀 오프 특성을 구현할 수 있는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.
본 발명의 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법은 기판 상부에 형성되며, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층; 상기 버퍼층 상부의 소정 영역에 형성되고, AlyGa1 - yN으로 이루어지는 제1장벽층; 상기 제1장벽층이 형성된 영역을 제외한 상기 버퍼층 상부에 형성되고, AlxGa1 -xN으로 이루어지는 제2장벽층; 상기 제1장벽층 상부에 형성된 게이트 전극; 및 상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극을 포함함에 기술적 특징이 있다.
고전자 이동도 트랜지스터(HEMT), 질화물계, 노멀 오프
Description
본 발명은 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것으로, 보다 자세하게는 장벽층(AlGaN)의 게이트 전극 아래 부분의 Al 함유량을 낮게 형성함으로써 국소적으로 2DEG층의 형성을 방해하여 노멀 오프 특성을 구현할 수 있는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 Si 및 GaAs와 같은 반도체 재료가 저전력 및 저주파수(Si의 경우)에 적용하기 위한 전계 효과 트랜지스터(FET: Field Effect Transistor) 및 고전자 이동도 트랜지스터(HEMT: High Electron Mobility Transistor) 등의 반도체 소자에 광범위하게 사용된다.
하지만 Si는 전자 이동도가 낮아서 높은 소스 저항을 발생시켜 고성능 이득 을 심각하게 저하시키며, GaAs는 Si보다 전자 이동도가 높고 소스 저항이 낮아서 더 높은 주파수에서 작동할 수 있으나, 밴드갭이 비교적 좁고 항복전압(breakdown voltage)이 낮아 GaAs계 HEMT는 고주파수에서 고출력을 제공할 수 없다.
따라서, 고전력·고주파수 적용에 있어서 Ⅲ족 원소의 질화물 즉, GaN계 화합물 반도체와 같은 넓은 밴드갭 반도체 재료에 관심을 가져왔다. GaN계 화합물 반도체는 기존의 다른 반도체 재료에 비하여 좀더 높은 항복전압과 전자포화속도를 갖고 있으며 열적/화학적으로 안정하기 때문에, 고출력·고주파 특성이 요구되는 차세대 무선통신 및 위성 통신 시스템, 고온 및 내열성이 요구되는 엔진 제어시스템 등 기존의 반도체 재료로는 한계를 갖는 분야로 응용 범위가 확대되고 있다.
특히, GaN/AlxGa1 - xN을 이용하는 HEMT는 앞에서 언급한 대로 높은 전자밀도(1×1013/cm2이상), 높은 항복전압, 넓은 밴드갭, 큰 전도대 오프셋(off-set), 높은 전자이동도(상온에서 1500cm2/Vs) 및 전자포화속도를 보인다.
고전자 이동도 트랜지스터(HEMT)에서는 상이한 밴드갭 에너지를 갖는 2개의 반도체 재료의 이종접합에 의하여 2DEG(2차원 전자가스)층이 형성된다. 2DEG층은 드레인 전극과 소스 전극 사이의 전류통로(Channel)로서 이용되며, 이 전류통로를 흐르는 전류는 게이트 전극에 인가되는 바이어스 전압에 의해 제어된다.
그러나, 전형적인 구조의 HEMT 소자는 노멀 온(normally on) 특성을 갖는다. 노멀 온 특성의 HEMT 소자를 오프(off)상태로 하기 위해서는 게이트 전극을 음전위로 하기 위한 마이너스 전원이 필요하게 되어, 전기회로가 고가가 된다. 또한, 노 멀 온 특성의 HEMT는 전원투입시에 과대 전류가 흐를 가능성이 있어 과대 전류를 억제하기 위한 특별한 회로가 필요하게 된다.
도 1은 종래의 고전자 이동도 트랜지스터의 구조를 나타낸 도면이다.
종래의 고전자 이동도 트랜지스터(HEMT)는 기판(110), 전이층(120), 버퍼층(130), 2DEG층(140), 장벽층(150)이 차례로 형성되어 있으며, 소스 전극(160), 드레인 전극(170) 및 게이트 전극(180)을 포함한다.
적층된 AlGaN/GaN 에피의 극성 차이에 의해 축적된 전하들은 2DEG(2-dimensional electron gas)를 형성하고 게이트에 의해 2DEG층을 통해 흐르는 전류의 양이 조절된다. 이와 같은 HEMT 구조의 특성상 2DEG층이 항상 존재하여 소자가 항상 켜져있는 노멀 온(normally on)상태를 유지하기 때문에 소자를 쓰기 위해서는 항상 전압을 가해주어야 하므로 대기상태의 전력소모가 커 스위치로 사용하기 어려운 점이 존재한다.
도 2는 종래의 다른 고전자 이동도 트랜지스터의 구조를 나타낸 도면이다.
종래에는 AlGaN으로 이루어지는 장벽층을 얇게 형성함으로써 노멀 오프 특성을 얻는 것이 시도되었다. 장벽층을 얇게 형성하면, 장벽층과 2DEG층 사이의 헤테로 접합에 기초하는 피에조 분극에 의한 전계가 약해지며, 2DEG층의 전자농도가 감소하게 된다. 이때, 전자농도가 감소한 2DEG층과 게이트 전극과의 사이에 바이어스 전압이 없는 상태에서의 전위차에 근거하는 전계가 작용하면, 게이트 전극의 바로 아래의 2DEG층이 소실되는 것이다. 이 때문에, 게이트 전극에 바이어스 전압을 가하지 않은 상태에 있어서 드레인·소스 사이에 전류가 흐르지 않아 오프 상태가 된 다.
그러나, 장벽층을 전체적으로 얇게 형성하면, 게이트 전극의 바로 아래 이외의 2DEG층에서도 전자농도가 저하되고, 드레인·소스 간의 온 저항이 커진다는 문제점이 있다.
따라서, 이와 같은 문제점을 해결하기 위해 도 2와 같이 게이트 전극(180) 아래 부분의 장벽층(150)만을 얇게 하여 노멀 오프 특성을 얻는 것이 고려되었다. 그러나, 이 방법을 채용하면, 식각에 의해 장벽층(150)을 얇게 형성할 때에 반도체 결정에 손상이 생겨 HEMT의 전기적 특성이 열화한다. 또한, 장벽층(150)의 선택적 식각을 용이하고 정확하게 달성하는 것이 어렵고, 불필요한 절연막 형성 등의 기술적인 어려움이 존재하였다. 이러한 문제점 때문에, 현재 노멀 오프의 HEMT가 실용화되고 있지 않다.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 장벽층(AlGaN)의 게이트 전극 아래 부분의 Al 함유량을 낮게 형성함으로써 국소적으로 2DEG층의 형성을 방해하여 노멀 오프 특성을 구현할 수 있도록 하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 게이트 전극의 하부 영역만 국소적으로 2DEG층의 형성을 억제하여 게이트의 전압에 따라 2DEG층의 생성 및 조절이 가능하며, 소스-드레인 영역에는 여전히 2DEG층을 유지함으로써 저항을 최소화하여 고출력소자를 형성시킬 수 있도록 하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법을 제공함에 다른 목적이 있다.
본 발명의 상기 목적은 기판 상부에 형성되며, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층; 상기 버퍼층 상부의 소정 영역에 형성되고, AlyGa1-yN으로 이루어지는 제1장벽층; 상기 제1장벽층이 형성된 영역을 제외한 상기 버퍼층 상부에 형성되고, AlxGa1 - xN으로 이루어지는 제2장벽층; 상기 제1장벽층 상부에 형성된 게이트 전극; 및 상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극을 포함하 는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터에 의해 달성된다.
또한, 본 발명의 상기 AlxGa1 - xN과 AlyGa1 - yN의 조성은 x>y>0을 만족하며, x는 0<x<1을 만족하도록 이루어짐이 바람직하다.
또한, 본 발명의 상기 2DEG층은 상기 게이트 전극 하부 부분이 불연속으로 형성됨이 바람직하다.
또한, 본 발명의 상기 제1장벽층의 높이와 상기 제2장벽층의 높이가 동일하도록 형성됨이 바람직하다.
또한, 본 발명의 상기 제1장벽층이 상기 제2자벽층의 상부를 뒤덮는 형태로 이루어짐이 바람직하다.
또한, 본 발명의 다른 목적은 기판 상부에 질화물계 반도체로 이루어진 버퍼층을 형성하는 제1단계; 상기 버퍼층 상부의 소정 영역에 패터닝된 산화막을 형성하는 제2단계; 상기 산화막이 형성되지 않아 노출된 상기 버퍼층 상에 AlxGa1 - xN을 상기 산화막 높이까지 성장시켜 제2장벽층을 형성하는 제3단계; 상기 산화막을 제거하는 제4단계; 상기 산화막이 제거되어 노출된 영역에 AlyGa1 - yN을 성장시켜 제1장벽층을 형성하는 제5단계; 상기 제2장벽층상에 메탈을 증착한 후 열처리하여 소스 및 드레인 전극을 형성하는 제6단계; 및 상기 제1장벽층 상부에 메탈을 증착하여 게이트 전극을 형성하는 제7단계를 포함하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법에 의해 달성된다.
또한, 본 발명의 상기 AlxGa1 - xN과 AlyGa1 - yN의 조성은 x>y>0을 만족하고, x는 0<x<1을 만족하도록 이루어짐이 바람직하다.
또한, 본 발명의 상기 제1장벽층은 AlyGa1 - yN을 상기 제2장벽층 높이까지 선택적으로 성장시켜 형성함이 바람직하다.
또한, 본 발명의 상기 제1장벽층은 AlyGa1 - yN을 성장시켜 상기 제2장벽층을 뒤덮도록 형성함이 바람직하다.
또한, 본 발명의 상기 제1장벽층 및 제2장벽층이 상기 버퍼층 상부에 형성됨으로써 상기 게이트 전극 하부 부분이 불연속적인 2DEG층이 형성됨이 바람직하다.
또한, 본 발명의 상기 소스 전극 및 드레인 전극은 상기 게이트 전극의 양측에 위치하고, 2DEG층과 접촉하도록 형성됨이 바람직하다.
또한, 본 발명의 상기 제6단계의 열처리는 600 내지 1200℃에서 수행함이 바람직하다.
또한, 본 발명의 상기 산화막을 제거하는 제4단계는 HF를 이용하는 습식식각으로 진행함이 바람직하다.
따라서, 본 발명의 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법은 장벽층(AlGaN)의 게이트 전극 아래 부분의 Al 함유량을 낮게 형성함으로써 2DEG층의 형성을 방해하여 노멀 오프 특성을 구현할 수 있도록 하는 현저하고도 유리한 효과가 있다.
또한, 본 발명의 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법은 게이트 전극의 하부 영역만 국소적으로 2DEG층을 없애 게이트의 전압에 따라 2DEG층의 생성 및 조절이 가능하며, 소스-드레인 전극 영역에는 여전히 2DEG층을 유지함으로써 저항을 최소화하여 고출력소자를 형성시킬 수 있도록 하는 현저하고도 유리한 효과가 있다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3 내지 도 8은 본 발명의 제1실시예에 따른 질화물계 고전자 이동도 트랜지스터의 제조방법을 나타낸 단면도이다.
본 발명의 질화물계 고전자 이동도 트랜지스터는 기판(210), 전이층(transition layer, 220), 버퍼층(230), 2DEG층(2차원 전자가스층, 240) 및 장벽층(250)을 포함한다. 그리고 소스 전극(260), 드레인 전극(270), 게이트 전극(280)이 구비되어 있다.
장벽층(250)은 제1장벽층(252)과 제2장벽층(251)으로 이루어져 있으며, 제1장벽층(252)과 제2장벽층(251)의 조성을 다르게 형성함으로써 전자가 이동하는 채널역할을 하는 2DEG층(240)을 부분적으로 불연속하게 만들 수 있어 본 발명의 질화물계 고전자 이동도 트랜지스터가 노멀 오프 특성을 나타내게 된다. Al의 조성이 낮을수록 장벽층(250)과 버퍼층(230) 사이의 격자상수 차이가 작아져 밴드갭과 극성 차이가 줄어들게 되며 이로 인해 2DEG(240)의 형성이 억제된다.
본 발명의 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법을 살펴보면 다음과 같다.
먼저, 도 3에 도시된 바와 같이, 기판(210) 상부에 고저항을 갖는 버퍼층(230)을 형성한 후, 버퍼층(230) 상부의 소정 영역에 패터닝된 산화막(290)을 형성한다. 이때, 산화막(290)이 형성되는 부분은 게이트 전극(280)이 형성되는 부분과 동일한 범위이다.
기판(210) 상부에 버퍼층(230)을 형성하기 전에 전이층(220)을 더 형성할 수도 있다. 전이층(210)은 기판과 이종 에피택셜(hetero-epitaxial)층과의 오접합(mismatch)으로 인한 스트레스를 완화하기 위하여 여러 가지 순서로 GaN, AlGaN, AIN, InGaAIN 등을 포함하는 여러 층들로 이루어져 있을 수 있다.
기판(210)은 실리콘(Si), 사파이어(Al2O3), 실리콘 카바이드(SiC) 등의 기판 중 어느 하나를 선택해서 사용할 수 있으며, 실리콘 기판은 (100), (111) 등의 기판일 수 있고, 실리콘 카바이드 기판으로는 3C, 4H, 6H 및 15R 폴리타입 등을 사용할 수 있다.
버퍼층(230)은 질화물계 반도체로 이루어지며, 불순물이 첨가되어 있지 않은 언도프 질화갈륨(GaN)으로 형성되는 것이 바람직하다. 질화갈륨 버퍼층(230)은 에피택셜 성장 방법으로 형성할 수 있으며, 예를 들어, 800 내지 1200℃의 온도에서 트리메틸갈륨(TMG: Trimethylgalluim)과 암모니아를 각각 Ga과 N의 소스로, 수소를 캐리어 가스로 이용하여 질화갈륨의 에피층을 성장시킨다.
기판이 사파이어 기판일 경우에는 질화갈륨 버퍼층과의 격자상수 및 열팽창계수의 차이로 인하여 막 성장 초기의 세척조건 및 저온 버퍼층의 성장이 중요하게 된다.
버퍼층(230)의 두께는 0.5 내지 15 ㎛의 범위 내에서 조절되는 것이 바람직하며, 이러한 버퍼층(230)은 질화갈륨 이외의 다른 3-5족 화합물 반도체로 형성할 수도 있다.
그 다음으로, 도 4와 같이, 산화막(290)이 형성되지 않아 노출된 버퍼층(230) 상에 AlxGa1 - xN을 산화막(290) 높이까지 성장시켜 제2장벽층(251)을 형성한다. 그리고, 도 5와 같이 산화막(280)을 HF를 포함한 용액을 이용하여 습식식각으로 제거한 후, 도 6과 같이 산화막(290)이 제거되어 노출된 영역에 AlyGa1 - yN을 성장 시켜 제1장벽층(252)을 형성한다.
AlyGa1 - yN을 성장시킬 때 에피택셜 성장 방법을 이용하며, 선택적으로 성장시켜 과성장되지 않고 제2장벽층(251)의 높이까지 성장될 수 있도록 조절하는 것이 바람직하다. 제1장벽층(252)이 과성장된 경우, 선택적으로 에치백(etchbag) 공정이나 CMP(Chemical Mechanical Polishing) 공정을 이용하여 평탄화하는 단계가 더 추가될 수 있다.
본 발명에서는 도 4 내지 도 6의 과정을 통해, 제1장벽층(252)과 제2장벽층(251)으로 이루어져 부분적으로 Al의 함량이 다른 장벽층(250)을 형성하게 된다.
버퍼층(230) 상부에 형성되는 장벽층(250)은 버퍼층(230)과는 다른 격자상수를 갖는 질화물 반도체로 이루지는데 바람직하게는 AlGaN계 물질이 사용되며, 전자를 공급하는 역할을 한다.
본 발명에서는 장벽층(250)이 AlxGa1 - xN(251)과 AlyGa1 - yN(252) 성분으로 구성되어 게이트 전극(280) 하부 영역의 Al 함유량이 낮게 형성되는 것이 특징이다. 즉, 장벽층(250)의 게이트 전극(280) 하부 영역은 AlyGa1 - yN막(252)으로 이루어지고, 게이트 전극 하부 이외의 영역은 AlxGa1 - xN막(251)으로 이루어지며, x>y>0을 만족한다. 이때, 여기에서 x는 0<x<1을 만족하는 수치이며, 바람직하게는 0.1 내지 0.9이다.
이는 Al, Ga, N의 몰분율이 정확히 일치하는 경우만을 의미하는 것은 아니다. Al의 몰분율이 너무 크면 전자밀도를 증가시키지만 크랙이 생겨 결정의 질을 떨어뜨리고 AlGaN의 성장을 어렵게 한다. 따라서, 결정의 문제나 과도전류의 문제가 없다면 Al의 몰분율을 크게 하는 것이 바람직하다.
본 발명의 일실시예에서는 x는 0.3, y는 0.1으로 조절하여 장벽층을 형성하였으며, 이에 한정되는 것이 아니라 x>y인 조건을 만족하기만 하면 된다.
2DEG층(2 Dimensional Electron Gas:2차원 전자가스, 240)은 버퍼층(230) 상부에 장벽층(250)이 형성되면서 생성된다. 장벽층(250)을 이루는 물질인 AlGaN계는 버퍼층(230)을 이루는 물질인 GaN보다 큰 밴드갭을 가지며, 이 두 물질을 접합시켰을 때 에너지 밴드갭에 있어서의 불연속성으로 인하여 보다 큰 밴드갭으로부터 보다 작은 밴드갭 물질로 자유전자가 이동하게 된다. 이러한 전자는 이들 층 사이의 계면에 축적되어 2DEG층(240)을 형성하게 되며, 소스와 드레인 전극 사이에서 전류가 흐를 수 있도록 하는 채널로서 작용하게 된다. Al의 함유량이 커질수록 2DEG(240)는 더 고농도로 형성된다.
본 발명에서 장벽층(250)의 일부분 즉, 게이트 전극 아래의 장벽층 부분을 다른 조성으로 형성하는 것은 노멀 오프 특성을 구현하기 위해서이다. 장벽층(250)의 게이트 전극(280) 하부 영역의 Al 함유량을 낮게끔 형성한다.
이는, Al의 함유량이 감소하면 버퍼층(230)과 장벽층(250) 사이의 격자상수 차이의 감소로 스트레스가 풀리고 압전효과가 사라지면서 문턱전압이 높아지게 되고, 2DEG층(240)의 형성을 방해하기 때문이다. 게이트 전극 하부 영역만 국소적으로 2DEG층을 없앨 수 있어 노멀 오프 상태를 구현할 수 있고, 게이트의 전압에 따라 2DEG층의 생성 및 조절이 가능하게 된다. 또한, 소스-드레인 전극 영역에는 여 전히 고농도의 2DEG층을 유지할 수 있어 저항을 최소화할 수 있고, 고출력소자를 형성시킬 수 있다.
장벽층(250)의 Al 농도가 감소하면 장벽층(250)과 쇼트키 접촉하고 있는 게이트 전극(280)에서 쇼트키 배리어에 의한 표면전위가 AlGaN층을 완전히 공핍시키고, 버퍼층(230)인 GaN층 표면에 형성된 2DEG층(240)의 전자들까지 공핍시킨다.
이러한 게이트 전극 일부분의 공핍에 의하여 소스 전극과 게이트 전극 사이의 전류가 흐르는 채널역할을 하는 2DEG층이 끊어지게 되어 소스와 드레인 전극 사이에 전류가 흐를 수 없게 된다. 이 때문에 게이트 전극에 바이어스 전압을 가하지 않은 상태에 있어서 드레인-소스 전극 사이가 오프 상태가 되어, 고전자 이동도 트랜지스터가 노멀 오프 상태로 동작하게 되는 것이다.
이러한 장벽층(250)은 언도프의 AlGaN으로 이루어지지만 n형 반도체 특성을 나타낸다. 언도프의 AlGaN으로 이루어지는 장벽층 대신에 n형의 불순물을 첨가한 AlGaN으로 이루어지는 장벽층을 형성할 수도 있다.
장벽층(250)은 에피택셜 성장 방법에 의해 형성할 수 있으며, 버퍼층(230)보다 얇은 두께로 형성되는 것이 바람직하다. 예를 들어, 900℃ 이상의 온도에서 TMG(Trimethylgallium)와 TMA(Trimethylalluminium), 암모니아를 각각 Ga, Al 및 N의 소스로 하는 MOCVD에 의하여 이루어질 수 있으나 이에 한정되는 것은 아니다.
장벽층(250)의 두께는 200Å 내지 1000Å의 범위에서 조절함이 바람직하다. 장벽층의 두께가 두꺼울수록 2DEG층이 잘 형성되어 고농도의 2DEG층을 형성할 수 있으며, 게이트 전극의 누설전류를 최소화할 수 있다. 그러나 너무 두꺼우면 크랙 이 생겨 결정의 질을 떨어뜨리므로 1000Å의 범위를 넘지 않도록 한다.
마지막으로, 도 7과 같이 상기 제2장벽층(251)의 소스 전극(260)과 드레인 전극(270)이 형성될 부분 상부에 메탈을 증착하여 소스 전극(260)과 드레인 전극(270)을 형성한 후 오믹접합을 완성하기 위해 열처리하는 하는 것이 가능하다. 열처리는 600 내지 1200℃에서 수행될 수 있으며 공정시간 단축을 위해 급속 열처리 공정(RTP: Rapid Thermal Process)을 사용할 수 있다.
이렇게 하여 도 8과 같은 형태로 소스 전극(260)과 드레인 전극(270)이 형성되며, 제1장벽층(251) 상부에 게이트 전극(280)을 형성하여 고전자 이동도 트랜지스터를 완성한다.
소스 전극(260) 및 드레인 전극(270)의 물질로는 티타늄(Ti), 알루미늄(Al), 니켈(Ni) 또는 금(Au)의 합금 등을 사용할 수 있으며, 게이트 전극(280)의 물질로는 질화물계 반도체 물질과 쇼트키 접촉을 이룰 수 있는 물질, 예를 들어 니켈(Ni), 백금(Pt), 텅스텐(W), 팔라듐(Pd), 크롬(Cr), 구리(Cu), 금(Au) 등의 금속, 금속 실리사이드 및 이들의 합금 등이 사용될 수 있다.
또한, 도 8에서는 T형 구조의 게이트 전극(280)을 도시하였으나, T형 이외에도 Γ형, 필드-플레이트(field plate) 등의 구조도 가능하다.
선택적으로 장벽층(250) 상부에 GaN, Sin 등으로 이루어진 패시배이션층을 더 형성하여 오믹접합을 형성할 때 열처리하는 과정에서 크랙이 생기는 것을 방지할 수도 있다.
[다른 실시예]
도 9 내지 도 11은 본 발명의 제2실시예에 따른 질화물계 고전자 이동도 트랜지스터의 제조방법을 나타낸 단면도이다.
도 3 내지 도 5까지의 제조공정은 제2실시예에도 공통적으로 적용되며, 도 5까지의 일련의 과정과 원리는 제1실시예와 동일하다.
본 발명의 제2실시예에 따른 고전자 이동도 트랜지스터는 도 4와 같이, 산화막(290)이 형성되지 않아 노출된 버퍼층(230) 상에 AlxGa1 - xN을 산화막(290) 높이까지 성장시켜 제2장벽층(251)을 형성한다. 그리고, 도 5와 같이 산화막(280)을 HF를 포함한 용액을 이용하여 습식식각으로 제거한 후, AlyGa1 - yN을 성장시켜 제1장벽층(252)을 형성하는 방법이 제1실시예와 다를 뿐 그 이외의 다른 공정은 동일하다.
도 9와 같이, 산화막(290)이 제거되어 노출된 영역에 AlyGa1 - yN을 성장시켜 제1장벽층(252)을 형성하는데, 선택적으로 성장시키지 않아 AlxGa1 - xN으로 이루어진 제2장벽층(251) 상부에도 AlyGa1 - yN으로 이루어진 제1장벽층(252)이 형성되는 형태이다. 이렇게 형성하여도 본 발명에서 Al의 함유량을 감소시켜 2DEG층의 형성을 방해해 노멀 오프 특성을 갖는 고전자 이동도 트랜지스터를 제조할 수 있다.
그리고 도 10 내지 도 11과 같이, 제1실시예와 동일한 방법으로 소스 전극(260), 드레인 전극(270) 및 게이트 전극(280)을 형성하여 고전자 이동도 트랜지스터를 완성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1 내지 도 2는 종래의 고전자 이동도 트랜지스터의 구조를 나타낸 단면도,
도 3 내지 도 8은 본 발명의 제1실시예에 따른 질화물계 고전자 이동도 트랜지스터의 제조공정도,
도 9 내지 도 11은 본 발명의 제2실시예에 따른 질화물계 고전자 이동도 트랜지스터의 제조공정도.
<도면의 주요 부분에 대한 부호의 설명>
210 : 기판 220 : 전이층
230 : 버퍼층 240 : 2DEG층
250 : 장벽층 260 : 소스 전극
270 : 드레인 전극 280 : 게이트 전극
290 : 산화막
Claims (13)
- 기판 상부에 형성되며, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층;상기 버퍼층 상부의 소정 영역에 형성되고, AlyGa1 - yN으로 이루어지는 제1장벽층;상기 제1장벽층이 형성된 영역을 제외한 상기 버퍼층 상부에 형성되고, AlxGa1-xN으로 이루어지는 제2장벽층;상기 제1장벽층 상부에 형성된 게이트 전극; 및상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극을 포함하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.
- 제 1항에 있어서,상기 AlxGa1 - xN과 AlyGa1 - yN의 조성은 x>y>0을 만족하며, x는 0<x<1을 만족하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.
- 제 1항에 있어서,상기 2DEG층은 상기 게이트 전극 하부 부분이 불연속으로 형성된 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.
- 제 1항에 있어서,상기 제1장벽층의 높이와 상기 제2장벽층의 높이가 동일한 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.
- 제 1항에 있어서,상기 제1장벽층이 상기 제2자벽층의 상부를 뒤덮는 형태인 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.
- 기판 상부에 질화물계 반도체로 이루어진 버퍼층을 형성하는 제1단계;상기 버퍼층 상부의 소정 영역에 패터닝된 산화막을 형성하는 제2단계;상기 산화막이 형성되지 않아 노출된 상기 버퍼층 상에 AlxGa1 - xN을 상기 산화막 높이까지 성장시켜 제2장벽층을 형성하는 제3단계;상기 산화막을 제거하는 제4단계;상기 산화막이 제거되어 노출된 영역에 AlyGa1 - yN을 성장시켜 제1장벽층을 형 성하는 제5단계;상기 제2장벽층상에 메탈을 증착한 후 열처리하여 소스 및 드레인 전극을 형성하는 제6단계; 및상기 제1장벽층 상부에 메탈을 증착하여 게이트 전극을 형성하는 제7단계를 포함하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.
- 제 6항에 있어서,상기 AlxGa1 - xN과 AlyGa1 - yN의 조성은 x>y>0을 만족하고, x는 0<x<1을 만족하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.
- 제 6항에 있어서,상기 제1장벽층은 AlyGa1 - yN을 상기 제2장벽층 높이까지 선택적으로 성장시켜 형성하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.
- 제 6항에 있어서,상기 제1장벽층은 AlyGa1 - yN을 성장시켜 상기 제2장벽층을 뒤덮도록 형성하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.
- 제 6항에 있어서,상기 제1장벽층 및 제2장벽층이 상기 버퍼층 상부에 형성됨으로써 상기 게이트 전극 하부 부분이 불연속적인 2DEG층이 형성되는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.
- 제 6항에 있어서,상기 소스 전극 및 드레인 전극은 상기 게이트 전극의 양측에 위치하고, 2DEG층과 접촉하도록 형성되는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.
- 제 6항에 있어서,상기 제6단계의 열처리는 600 내지 1200℃에서 수행하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.
- 제 6항에 있어서,상기 산화막을 제거하는 제4단계는 HF를 이용하는 습식식각으로 진행하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080094166A KR101008272B1 (ko) | 2008-09-25 | 2008-09-25 | 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080094166A KR101008272B1 (ko) | 2008-09-25 | 2008-09-25 | 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100034921A true KR20100034921A (ko) | 2010-04-02 |
| KR101008272B1 KR101008272B1 (ko) | 2011-01-13 |
Family
ID=42212934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080094166A KR101008272B1 (ko) | 2008-09-25 | 2008-09-25 | 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101008272B1 (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012074228A2 (ko) * | 2010-12-02 | 2012-06-07 | 엘지전자 주식회사 | 질화물 반도체 소자 및 그 제조방법 |
| WO2013155108A1 (en) * | 2012-04-09 | 2013-10-17 | Transphorm Inc. | N-polar iii-nitride transistors |
| US8564022B2 (en) | 2011-07-04 | 2013-10-22 | Samsung Electronics Co., Ltd. | Power device and method for manufacturing the same |
| KR20140028424A (ko) * | 2012-08-29 | 2014-03-10 | 엘지이노텍 주식회사 | 고 전력 반도체 소자 |
| US20150108547A1 (en) * | 2013-10-17 | 2015-04-23 | Samsung Electronics Co., Ltd. | High electron mobility transistor |
| US9231093B2 (en) | 2012-07-20 | 2016-01-05 | Samsung Electronics Co., Ltd. | High electron mobility transistor and method of manufacturing the same |
| US9269790B2 (en) | 2013-03-08 | 2016-02-23 | Samsung Electronics Co., Ltd. | High-electron-mobility transistor |
| CN111463259A (zh) * | 2020-03-10 | 2020-07-28 | 芜湖启迪半导体有限公司 | 高电子迁移率场效应晶体管及其制备方法 |
| CN113937155A (zh) * | 2021-09-29 | 2022-01-14 | 西安电子科技大学 | 一种组份渐变复合势垒层hemt器件及其制备方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101946009B1 (ko) | 2012-10-11 | 2019-02-08 | 삼성전자주식회사 | 고전자이동도 트랜지스터 및 그 구동방법 |
| KR102065113B1 (ko) | 2013-05-01 | 2020-01-10 | 삼성전자주식회사 | 고전자이동도 트랜지스터 및 그 제조 방법 |
| KR20150019723A (ko) | 2013-08-14 | 2015-02-25 | 삼성전자주식회사 | 고전자이동도 트랜지스터와 그 제조방법 및 고전자이동도 트랜지스터를 포함하는 전자소자 |
| KR101985897B1 (ko) * | 2017-12-15 | 2019-06-04 | 국방과학연구소 | Hemt 제조방법 |
| CN108598162B (zh) * | 2018-05-09 | 2022-03-29 | 大连芯冠科技有限公司 | 具有极化匹配势垒层的增强型GaN HEMT及制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3279795D1 (en) | 1981-04-23 | 1989-08-03 | Fujitsu Ltd | High electron mobility semiconductor device |
| US6849882B2 (en) * | 2001-05-11 | 2005-02-01 | Cree Inc. | Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer |
| JP2005086171A (ja) * | 2003-09-11 | 2005-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7364988B2 (en) | 2005-06-08 | 2008-04-29 | Cree, Inc. | Method of manufacturing gallium nitride based high-electron mobility devices |
-
2008
- 2008-09-25 KR KR1020080094166A patent/KR101008272B1/ko not_active IP Right Cessation
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012074228A3 (ko) * | 2010-12-02 | 2012-07-26 | 엘지전자 주식회사 | 질화물 반도체 소자 및 그 제조방법 |
| WO2012074228A2 (ko) * | 2010-12-02 | 2012-06-07 | 엘지전자 주식회사 | 질화물 반도체 소자 및 그 제조방법 |
| US8564022B2 (en) | 2011-07-04 | 2013-10-22 | Samsung Electronics Co., Ltd. | Power device and method for manufacturing the same |
| US8815666B2 (en) | 2011-07-04 | 2014-08-26 | Samsung Electronics Co., Ltd. | Power device and method for manufacturing the same |
| US9093366B2 (en) | 2012-04-09 | 2015-07-28 | Transphorm Inc. | N-polar III-nitride transistors |
| WO2013155108A1 (en) * | 2012-04-09 | 2013-10-17 | Transphorm Inc. | N-polar iii-nitride transistors |
| US9490324B2 (en) | 2012-04-09 | 2016-11-08 | Transphorm Inc. | N-polar III-nitride transistors |
| US9231093B2 (en) | 2012-07-20 | 2016-01-05 | Samsung Electronics Co., Ltd. | High electron mobility transistor and method of manufacturing the same |
| KR20140028424A (ko) * | 2012-08-29 | 2014-03-10 | 엘지이노텍 주식회사 | 고 전력 반도체 소자 |
| US9269790B2 (en) | 2013-03-08 | 2016-02-23 | Samsung Electronics Co., Ltd. | High-electron-mobility transistor |
| US9379227B2 (en) | 2013-03-08 | 2016-06-28 | Samsung Electronics Co., Ltd. | High-electron-mobility transistor |
| US20150108547A1 (en) * | 2013-10-17 | 2015-04-23 | Samsung Electronics Co., Ltd. | High electron mobility transistor |
| US9252253B2 (en) * | 2013-10-17 | 2016-02-02 | Samsung Electronics Co., Ltd. | High electron mobility transistor |
| CN111463259A (zh) * | 2020-03-10 | 2020-07-28 | 芜湖启迪半导体有限公司 | 高电子迁移率场效应晶体管及其制备方法 |
| CN111463259B (zh) * | 2020-03-10 | 2022-09-13 | 安徽长飞先进半导体有限公司 | 高电子迁移率场效应晶体管及其制备方法 |
| CN113937155A (zh) * | 2021-09-29 | 2022-01-14 | 西安电子科技大学 | 一种组份渐变复合势垒层hemt器件及其制备方法 |
| CN113937155B (zh) * | 2021-09-29 | 2024-01-19 | 西安电子科技大学 | 一种组份渐变复合势垒层hemt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101008272B1 (ko) | 2011-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101008272B1 (ko) | 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법 | |
| US20210313462A1 (en) | Nitride semiconductor device | |
| KR101124937B1 (ko) | 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법 | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| KR101497725B1 (ko) | 공핍형 ＧａＮ 기반 ＦＥＴ를 이용하는 캐스코드 회로 | |
| TWI429076B (zh) | 二元第iii族-氮化物基高電子移動性電晶體及其製造方法 | |
| KR101108344B1 (ko) | 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들 | |
| US8900939B2 (en) | Transistor with enhanced channel charge inducing material layer and threshold voltage control | |
| JP5400266B2 (ja) | 電界効果トランジスタ | |
| US20130009165A1 (en) | Nitride semiconductor device, method for manufacturing the same and nitride semiconductor power device | |
| KR101092467B1 (ko) | 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 | |
| US20080079009A1 (en) | Semiconductor device | |
| US20150236121A1 (en) | Semiconductor device and method of forming the same | |
| KR20120120826A (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| KR20120120828A (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| KR20120120825A (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| JP5546104B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| KR100912592B1 (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| JP2007329483A (ja) | エンハンスモード電界効果デバイスおよびその製造方法 | |
| KR101001222B1 (ko) | 스위치용 고전자 이동도 트랜지스터 및 그 제조방법 | |
| JP2010225938A (ja) | 化合物半導体装置及びその製造方法 | |
| EP3772112A1 (en) | High electron mobility transistor | |
| JP2007088186A (ja) | 半導体装置及びその製造方法 | |
| KR102526716B1 (ko) | 갈륨나이트라이드계 접합형 전계 효과 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |